CN109216419A - 发光显示装置 - Google Patents

发光显示装置 Download PDF

Info

Publication number
CN109216419A
CN109216419A CN201810690206.XA CN201810690206A CN109216419A CN 109216419 A CN109216419 A CN 109216419A CN 201810690206 A CN201810690206 A CN 201810690206A CN 109216419 A CN109216419 A CN 109216419A
Authority
CN
China
Prior art keywords
layer
light
wavelength conversion
wall
display unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810690206.XA
Other languages
English (en)
Other versions
CN109216419B (zh
Inventor
金秀刚
具沅会
张志向
赵昭英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020170126431A external-priority patent/KR102574597B1/ko
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN109216419A publication Critical patent/CN109216419A/zh
Application granted granted Critical
Publication of CN109216419B publication Critical patent/CN109216419B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明公开了发光显示装置。该发光显示装置包括：发光元件，其包括第一电极与第二电极之间的发光层；与发光元件交叠的波长转换层；以及不平坦层，其包括发光元件与波长转换层之间的多个沟槽，其中，多个沟槽的底表面与波长转换层分隔开一距离。

Description

发光显示装置
相关申请的交叉引用
本申请要求分别于2017年6月30日和2017年9月28日在韩国提交的韩国专利申请号为10-2017-0083798和10-2017-0126431的申请的优先权权益，出于所有目的，通过引用将这两个专利申请整体并入本文中，如同在此完全阐述一样。
技术领域
本发明涉及发光显示装置。
背景技术
发光显示装置具有高响应速度和低功耗，并且是自发光的，与液晶显示装置不同，因此发光显示装置在视角方面没有问题，并且作为下一代显示装置而具有吸引力。
发光显示装置通过发光元件的发射来显示图像，该发光元件包括两个电极之间的发光层。
然而，由于在发光层与电极之间的界面处或者在基板与空气之间的界面处发生全反射，所以在发光层处发射的光的一部分没有被输出到外部，因此发光显示装置的光提取效率降低。由于光提取效率低，发光显示装置存在亮度降低和功耗增加的问题。
发明内容
因此，本发明涉及一种基本上消除了由于现有技术的限制和缺点而导致的一个或多个问题的发光显示装置。
本发明的目的是提供一种可以提高从发光元件发射的光的提取效率的发光显示装置。
本公开内容的附加特征和优点将在下面的描述中阐述，并且部分地将从所述描述中显而易见，或者可以通过本公开内容的实践而被了解。将通过书面说明书和权利要求书以及附图中特别指出的结构来实现和获得本公开内容的优点。
为了实现这些优点和其他优点，根据本发明的目的，如本文中体现和广泛描述的，一种发光显示装置包括：发光元件，其包括第一电极与第二电极之间的发光层；与所述发光元件交叠的波长转换层；以及不平坦层，其包括所述发光元件与所述波长转换层之间多个沟槽，其中，所述多个沟槽的底表面与所述波长转换层之间的最短距离为0.1μm或更大。
应该理解，前面的一般性描述和下面的详细描述都是示例性和解释性的，并且意在提供对要求保护的本发明的进一步说明。
附图说明
附图被包括以提供对本公开内容的进一步理解，并且被并入并构成本说明书的一部分，附图示出了本公开内容的实施方式，并且与说明书一起用于说明本公开内容的原理。在附图中：
图1是示出了根据本发明的第一实施方式的发光显示装置的像素区域的电路图；
图2是示出了根据本发明的第一实施方式的像素区域的横截面视图；
图3是放大图2的部分A的视图；
图4是示出了图2的不平坦层的平面结构的平面视图；
图5是放大图2的部分A的视图；
图6是示出了图2的不平坦层处的发光亮度的平面视图；
图7是示出了根据本发明的第一实施方式的像素区域的横截面视图；
图8是示出了图7的部分B处的不平坦层的截面结构的视图；
图9是放大图7的部分B的视图；
图10是示出了根据本发明的第二实施方式的发光显示装置的像素区域的横截面视图；
图11是放大图10的部分A的视图；
图12是针对壁的各种纵横比示出了纵横比与电流效率提高之间的关系的图；以及
图13是示出了根据半峰纵横比与以下比率之间的关系的亮度效率的图：壁的半峰纵横比与纵横比的比率。
具体实施方式
现在将详细参考实施方式，其示例在附图中示出。在附图中可以使用相同或相似的附图标记来指代相同或相似的部件。
<第一实施方式>
图1是示出了根据本发明的第一实施方式的发光显示装置的像素区域的电路图。
参照图1，第一实施方式的发光显示装置的像素区域包括像素电路PC和发光元件ED。
像素电路PC形成在由栅极线GL和数据线DL限定的像素区域内的电路区域中，并且连接至栅极线GL、数据线DL和第一驱动电源VDD。像素电路PC响应于来自栅极线GL的栅极导通信号GS，以根据来自数据线DL的数据电压Vdata来控制发光元件ED的发射。像素电路PC可以包括开关薄膜晶体管(TFT)ST、驱动TFT DT和电容器Cst。
开关TFT ST包括连接至栅极线GL的栅电极、连接至数据线DL的第一源电极/漏电极、以及连接至驱动TFT DT的栅电极的第二源电极/漏电极。开关TFT ST根据来自栅极线GL的栅极导通信号GS将数据电压Vdata提供至驱动TFT DT的栅电极。
驱动TFT包括连接至开关TFT ST的第二源电极/漏电极的栅电极、连接至第一驱动电源VDD的漏电极、以及连接至发光元件ED的源电极。驱动TFT DT基于从开关TFT ST提供的数据电压Vdata根据栅极-源极电压而导通，并且控制从第一驱动电源VDD提供至发光元件ED的数据信号idata。
电容器Cst连接在驱动TFT DT的栅电极与源电极之间，以存储与提供至驱动TFTDT的栅电极的数据电压Vdata对应的电压，并且用所存储的电压使驱动TFT DT导通。电容器Cst保持驱动TFT DT的导通状态，直到在下一帧中通过开关TFT ST提供数据电压Vdata。
发光元件ED形成在像素区域内的发光区域中，并且根据从像素电路PC提供的数据信号idata而发射光。
发光元件ED可以包括连接至驱动TFT DT的源电极的第一电极、连接至第二驱动电源VSS的第二电极、以及第一电极与第二电极之间的发光层。发光层可以包括有机发光层、无机发光层和量子点发光层中的一种，或者有机发光层(或无机发光层)和量子点发光层的层叠结构或混合结构。
本实施方式的像素区域根据取决于数据电压Vdata的驱动TFT DT的栅极-源极电压来控制被提供至发光元件ED的数据信号idata，并且使发光元件ED发射以显示图像。
图2是示出了根据本发明的第一实施方式的像素区域的横截面视图。
参照图2，本实施方式的像素区域包括像素区域CA和限定在基板100上的发光区域(或开放区域)EA。
基板100通常可以由玻璃材料形成，可替选地，可以由具有可弯曲或柔性特性的透明塑料材料(例如，聚酰亚胺材料)形成。在将塑料材料用于基板100的情况下，考虑到在高温下进行沉积，因此可以使用具有极好的耐热性的聚酰亚胺。基板100的整个表面可以被至少一个缓冲层110覆盖。
缓冲层110用于防止包含在基板100中的材料在TFT的制造过程中的高温处理中扩散到晶体管层。此外，缓冲层110可以用于防止外部湿气渗透到发光元件ED。缓冲层110可以由氧化硅或氮化硅制成。可替选地，可以省略缓冲层110。
电路区域CA包括晶体管层、第一绝缘层130和第二绝缘层170。
晶体管层包括驱动TFT DT。
驱动TFT DT可以包括有源层111、栅极绝缘层113、栅电极115、钝化层117、漏电极119d和源电极119s。
有源层111包括形成在基板100或缓冲层110上所限定的电路区域CA的TFT区域处的沟道区域111c、漏极区域111d和源极区域111s。有源层111包括在栅极绝缘层113的蚀刻处理中通过蚀刻气体变得导电的漏极区域111d和源极区域111s，以及不导电的沟道区域111c。漏极区域111d和源极区域111s可以通过其间的沟道区域111c而彼此间隔开。
有源层111可以由半导体材料制成，半导体材料包括但不限于非晶硅、多晶硅、氧化物和有机材料中的至少一种。例如，有源层111可以由氧化物(诸如氧化锌、氧化锡、Ga-In-Zn氧化物、In-Zn氧化物或In-Sn氧化物、或者掺杂有Al、Ni、Cu、Ta、Mo、Zr、V、Hf或Ti的离子的氧化物)形成。
栅极绝缘层113形成在有源层111的沟道区域111c上。栅极绝缘层113可以不形成在基板100或缓冲层110的整个表面上，可以仅在沟道区域111c上形成为岛状。
栅电极115形成在栅极绝缘层113上，使得栅电极115与沟道区域111c交叠。栅电极115可以用作掩模，使得沟道区域111c在利用蚀刻对栅极绝缘层113进行图案化的处理中不会通过蚀刻气体而变得导电。栅电极115可以由Mo、Al、Cr、Au、Ti、Ni、Nd、Cu或其合金制成，并且可以使用上述金属之一或上述金属的合金以单层或多层结构来形成。
钝化层117可以形成在有源层111的栅电极115、漏极区域111d和源极区域111s上。换言之，钝化层117可以形成在基板100或缓冲层110的整个表面上，以覆盖有源层111的漏极区域111d和源极区域111s以及栅电极115。钝化层117可以由诸如氧化硅(SiOx)或氮化硅(SiNx)的无机材料或诸如苯并环丁烯或光亚克力(photo acryl)的有机材料制成。钝化层117可以被称为层间绝缘层。
漏电极119d通过形成在与漏极区域111d交叠的钝化层117中的第一接触孔而电连接至漏极区域111d。
源电极119s通过形成在与源极区域111s交叠的钝化层117中的第二接触孔而电连接至源极区域111s。
漏电极119d和源电极119s由同一金属材料(例如，Mo、Al、Cr、Au、Ti、Ni、Nd、Cu或其合金)制成，并且可以使用上述金属之一或上述金属的合金以单层或多层结构来形成。
此外，电路区域CA包括开关TFT和电容器。
开关TFT形成在电路区域CA中，具有与驱动TFT DT相同的结构，因此省略开关TFT的详细说明。
电容器形成在驱动TFT DT的栅电极115与源电极119s之间的交叠区域处，栅电极115与源电极119s之间具有钝化层117。
电路区域CA中的TFT可具有通过光使阈值电压偏移的特性，为了防止这种情况，本实施方式的发光显示装置还可以包括位于有源层111下方的遮光层101。
遮光层101形成在基板100与有源层111之间，并且针对通过基板100朝向有源层111入射的光而遮挡有源层111，从而防止由外部光引起的TFT的阈值电压改变。遮光层101可以被缓冲层110覆盖。可选择地，遮光层101可以连接至TFT的源电极并且用作该TFT的底栅电极，在这种情况下，不仅最小化或防止由光引起的特性变化，而且还最小化或防止根据偏置电压的阈值电压改变。
第一绝缘层130形成在基板100上以覆盖晶体管层。换言之，第一绝缘层130覆盖漏电极119d和源电极119s以及钝化层117。第一绝缘层130可以由诸如氧化硅或氮化硅的无机材料制成。第一绝缘层130可以被称为钝化层。
第二绝缘层170形成在基板100上以覆盖第一绝缘层130。第二绝缘层170形成为具有相对厚的厚度并且用于提供平坦表面。第二绝缘层170可以由诸如光压克力、苯并环丁烯、聚酰亚胺或氟树脂的有机材料制成。
发光区域EA包括波长转换层150、不平坦层180和发光元件ED。
波长转换层150形成在与发光区域EA交叠的第一绝缘层130上。换言之，波长转换层150由第一绝缘层130支承并且被第二绝缘层170覆盖，使得波长转换层150位于第一绝缘层130与不平坦层180之间，并且与发光元件ED交叠。
波长转换层150可以包括滤色器，该滤色器对从发光元件ED朝向基板100发出的白光中的、在其像素区域处设置(或限定)的彩色光的波长进行透射。可替选地，波长转换层150可以透射红色、绿色或蓝色的波长。例如，在发光显示装置中，一个单位像素可以由相邻的第一像素区域至第三像素区域构成，在这种情况下，第一像素区域的波长转换层可以包括红色滤色器，第二像素区域的波长转换层可以包括绿色滤色器，第三像素区域的波长转换层可以包括蓝色滤色器。此外，在发光显示装置中，一个单位像素可以包括不具有波长转换层的白色像素区域。
可替选地，波长转换层150可以包括量子点，该量子点具有根据从发光元件ED朝向基板100发出的白光而重新发光、并且输出在其像素区域处设置的颜色的光的尺寸。量子点可以选自CdS、CdSe、CdTe、ZnS、ZnSe、CdZnSeS、GaAs、GaP、GaAs-P、Ga-Sb、InAs、InP、InSb、AlAs、AlP或AlSb。例如，第一像素区域的波长转换层可以包括CdSe或InP的量子点，第二像素区域的波长转换层可以包括CdZnSeS的量子点，第三像素区域的波长转换层可以包括ZnSe的量子点。使用具有量子点的波长转换层150的发光显示装置可以具有高的色彩再现范围。
可替选地，波长转换层150可以由包含量子点的滤色器形成。
不平坦层180可以位于第二绝缘层170处以具有不平坦形状，并且改变从发光元件ED发射的光的行进路径，从而提高像素区域的光提取效率。不平坦层180包括位于发光元件ED与波长转换层150之间的多个沟槽181。换言之，不平坦层180可以包括多个沟槽181和壁183。
多个沟槽181中的每个沟槽从第二绝缘层170的前表面(或顶表面)170a凹入地形成。相对于第二绝缘层170的前表面170a，多个沟槽181中的每个沟槽可以具有相同深度，并且由于在对于不平坦层180的图案化处理中的制造工艺误差，多个沟槽181的一部分可以具有不同深度。
每个沟槽181的底表面(或最低表面)与波长转换层150相隔预定距离。为了防止由于沟槽181的深度而导致波长转换层150的前表面150a直接暴露于沟槽181，从沟槽181的底表面到波长转换层150的最短距离可以为0.1μm或更大。在这种情况下，沟槽181的底表面与波长转换层150之间的第二绝缘层170可以具有0.1μm或更大的厚度。在沟槽181的底表面与波长转换层150之间的第二绝缘层170具有小于0.1μm的厚度的情况下，在对于不平坦层180的图案化处理中，波长转换层150的一部分可能直接暴露于沟槽181，因此形成在不平坦层180上的发光元件ED的性能可能劣化。
壁183可以具有限定或围绕每个沟槽181的结构。壁183改变从发光元件ED朝向基板100的光的行进路径，从而提高来自发光元件ED的光的提取效率。
根据底部发射类型，发光元件ED可以沿朝向基板100的方向发光。发光元件ED可以包括第一电极E1、发光层EL和第二电极E2。
第一电极E1形成在发光区域EA的不平坦层180上，并且电连接至驱动TFT DT的源电极119s。
与电路区域CA相邻的第一电极E1的端部在驱动TFT DT的源电极119s上延伸，并且通过形成在第一绝缘层130和第二绝缘层170中的接触孔CH而电连接至源电极119s。第一电极E1直接接触不平坦层180，因此基本上具有依照不平坦层180的形状的形状。
第一电极E1可以是发光元件ED的阳极。第一电极E1可以由透明导电材料(例如，诸如ITO或IZO的透明导电氧化物)制成。
发光层EL形成在第一电极E1上并且直接接触第一电极E1，因此发光层EL基本上具有依照第一电极E1的形状的形状。因此，发光层EL具有依照不平坦层180的形状的形状。
发光层EL可以包括至少两个发光部以发出白光。例如，发光层EL可以包括第一发光部和第二发光部，以通过第一光和第二光的混合来发射白光。在这种情况下，第一发光部发射第一光，并且可以包括蓝色发光部、绿色发光部、红色发光部、黄色发光部和黄绿色发光部中之一。第二发光部可以包括蓝色发光部、绿色发光部、红色发光部、黄色发光部和黄绿色发光部中的、发出与第一光具有互补颜色的光的另一个发光部。
第二电极E2形成在发光层EL上并且直接接触发光层EL，因此第二电极E2基本上具有依照发光层EL的形状的形状。因此，第二电极E2具有依照不平坦层180的形状的形状。
第二电极E2可以是发光元件ED的阴极。第二电极E2可以包括具有高反射率的金属材料，以将来自发光层EL的光反射向基板100。
例如，第二电极E2可以具有多层结构，诸如具有Al和Ti(例如，Ti/Al/Ti)的层叠结构，具有Al和ITO(例如，ITO/Al/ITO)的层叠结构，APC(Ag/Pd/Cu)合金，或者具有APC合金和ITO(例如ITO/APC/ITO)的层叠结构，或者具有使用Ag、Al、Mo、Au、Mg、Ca、Ba或其合金的单层结构。
根据提供给第一电极E1的数据信号，发光元件ED通过发光层EL的发射来发射白光。发光元件ED具有依照不平坦层180的形状的形状。因此，在入射到第一电极E1与不平坦层180之间的界面上的白光中，具有与全反射的临界角相等或更小的入射角的光被直接提取到基板100，并且具有大于临界角的入射角的光通过不平坦层180的沟槽181和壁183在其行进路径中改变，然后被提取到基板100。因此，在该实施方式中，每个像素区域的光提取效率可以提高。
发光显示装置可以还包括堤坝层190和封装层200。
堤坝层190限定发光区域EA，并且可以形成在第一电极E1和第二绝缘层170的边缘上。堤坝层190可以由有机材料制成，所述有机材料诸如苯并环丁烯(BCB)基树脂、丙烯基树脂或聚酰亚胺基树脂。可替选地，堤坝层190可以由包含黑色颜料的光敏材料制成，并且在这种情况下，堤坝层190用作遮光构件。
发光层EL和第二电极E2可以形成在堤坝层190上。换言之，发光层EL可以形成在具有第一电极E1和堤岸层190的基板100上，并且第二电极E2可以形成为覆盖发光层EL。
封装层200形成在基板100上以覆盖第二电极E2，即，覆盖所有像素区域。封装层200保护TFT和发光元件ED免受外部冲击，并且防止湿气渗透到发光元件ED。
选择性地，可以用围绕所有像素区域的填充材料来代替封装层200，并且在这种情况下，发光显示装置可以还包括通过填充材料粘接至基板100上的封装基板300。封装基板300可以由金属材料制成。
此外，本实施方式的发光显示装置可以包括粘接至基板100的底表面(或光提取表面)上的偏振膜。偏振膜将由TFT和/或像素区域中形成的线所反射的外部光改变为圆偏振光，从而改善可见性和对比度。
在本实施方式的发光显示装置中，通过在像素区域的发光区域EA处的不平坦层180，来自发光元件ED的光的行进路径改变，从而可以改善光提取效率，并且因此可以提高亮度并且可以降低功耗。此外，由于不平坦层180与波长转换层150之间的最短距离被设置为0.1μm或更大，因此可以防止波长转换层150直接暴露于沟槽181，并且因此可以防止发光元件ED的性能劣化。
图3是放大图2的部分A以解释本实施方式的不平坦层的横截面结构的视图。图4是示出图2的不平坦层的平面结构的平面视图。
参照图2至图4，不平坦层180包括多个沟槽181和限定每个沟槽181的壁183。
多个沟槽181中的每一个从第二绝缘层170的前表面170a凹入地设置，以具有规则的间隔，并且可以被称为凹部或凹陷部。
沟槽181可以沿第一方向布置成一排，并且沿第二方向布置成之字形，使得沟槽181以规则的间隔定位。换言之，虽然沟槽181可以以具有规则间隔的格子形式布置，但是沿第二方向的相邻沟槽181可以交替地布置。因此，三个相邻的沟槽181的中心可以形成三角状TS。
相对于第二绝缘层170的前表面170a，沟槽181可以基本上具有相同的深度。由于在用于不平坦层180的图案化处理中的制造工艺误差，沟槽181的一部分可以具有不同的深度。
每个沟槽181的底表面(或最低表面)181a与波长转换层150以预定距离分隔开。换言之，沟槽181的底表面181a面向波长转换层150的前表面150a，其间具有第二绝缘层170。位于沟槽181的底表面181a与波长转换层150之间的第二绝缘层170可以具有0.1μm或更大的厚度，以便防止当形成沟槽181时波长转换层150的前表面150a的一部分直接暴露于沟槽181。当形成沟槽181时，由于沟槽181的底表面181a与波长转换层150之间的第二绝缘层170的厚度增加，因此有效地防止了波长转换层150的前表面150a的一部分直接暴露于沟槽181，但是就制造工艺而言，第二绝缘层170的材料成本和处理时间以及发光显示装置的厚度增加。因此，为了防止波长转换层150的前表面150a由于沟槽181的深度而直接暴露于沟槽181，并且还为了使第二绝缘层170的材料成本和处理时间以及发光显示装置的厚度的增加最小化，沟槽181的底表面181a与波长转换层150之间的第二绝缘层170的最大厚度可以被设置为3μm或更小。因此，在多个沟槽181中，距波长转换层150的前表面150a的最短距离L1可以是0.1μm，并且距波长转换层150的前表面150a的最长距离可以是3μm。因此，每个沟槽181的底表面181a与波长转换层150的前表面150a之间的距离L1可以在0.1μm至3μm的范围内。
在最短距离L1小于0.1μm的情况下，在对于不平坦层180的图案化处理中，波长转换层150的前表面150a的一部分可以被去除从而凹陷，或者可以直接暴露于沟槽181。在波长转换层150没有被第二绝缘层170覆盖并且暴露于沟槽181的情况下，在波长转换层150的凹陷部分处发生黑斑缺陷，通过波长转换层150的排气(outgassing)，湿气等扩散到发光元件ED，因此发光元件ED的性能、可靠性和寿命降低，由于第一电极E1直接接触波长转换层150而导致第一电极E1劣化，并且波长转换层150由于第一电极E1的劣化而被损坏。因此，在波长转换层150没有被第二绝缘层170覆盖并且暴露于沟槽181的情况下，可能降低发光显示装置的发光性能和寿命。
在该实施方式中，当在与发光区域EA交叠的第二绝缘层170中形成不平坦层180时，为了防止波长转换层150的前表面150a的一部分暴露于沟槽181，第二绝缘层170形成有第一层(或第一子层)170-1和第二层(或第二子层)170-2。换言之，使用相同的有机绝缘材料，第二绝缘层170被配置成具有不同厚度的依次形成的两个层的双层结构。
第一层170-1形成为覆盖第一绝缘层130和波长转换层150，并且用作暴露防止层或牺牲层，以防止波长转换层150的暴露。第一层170-1形成为具有0.1μm至3μm的厚度，从而使每个沟槽181的底表面181a与波长转换层150的前表面150a以0.1μm至3μm的距离分隔开。因此，当形成不平坦层180时，防止了波长转换层150的前表面150a直接暴露于沟槽181。
第二层170-2形成为完全覆盖第一层170-1并且具有比第一层170-1的厚度更大的厚度。第二层170-2在电路区域CA和发光区域EA的第一层170-1上提供平坦化层。例如，第二层170-2的厚度等于或大于沟槽181的深度或壁183的高度H。
第二绝缘层170在结构上包括第一层170-1和第二层170-2，以防止波长转换层150的前表面150a的暴露。然而，第一层170-1通过使用有机材料的第一沉积工艺和第一硬化工艺而形成，然后第二层170-2通过使用相同有机材料的第二沉积工艺和第二硬化工艺而形成。因此，在基板100的电路区域CA上形成的双层结构的第一层170-1与第二层170-2之间的边界部分可以不在结构上区分。
壁183围绕每个沟槽181以限定每个沟槽181，并且可以具有在波长转换层150上以凸状突出的结构。因此，壁183可以具有凸透镜形状或微透镜形状的横截面结构。壁183改变从发光元件ED发射并且入射到壁183的光朝向基板100的行进路径，并且因此像素区域的光提取效率提高。
在平面视图中，壁183可以具有六边形带状。一个沟槽181可以放置在六边形带状壁183中。因此，在平面视图中发光区域EA上的沟槽181和壁183形成六边形形状的蜂窝结构。然而，在该实施方式中，应当理解，在平面图中限定一个沟槽181的壁183可以具有各种形状，例如圆形带状、椭圆带状或多边形带状。
壁183具有与波长转换层150并排(或平行)的横截面区域。为了改变入射光的行进路径并且提高光提取效率，随着横截面区域变得更接近波长转换层150，壁183的横截面区域可以变得更大。换言之，壁183的宽度可以在向上的方向(即，从基板100到发光元件ED的方向)上减小。
壁183可以包括基底表面部183a、顶部183b和侧表面部183c。
基底表面部183a可以被限定为接近波长转换层150的壁183的底表面。换言之，基底表面部183a可以被限定为与波长转换层150交叠的第一层170-1与壁183之间的接触表面，或者与第一层170-1的前表面接触的壁183的底表面。
基底表面部183a的直径(或宽度)D可以根据壁183的纵横比(或高宽比)而设置在一范围内，使得基底表面部183a具有比顶部183b的尺寸大的尺寸，其中该纵横比基于壁183的高度H和直径D。壁183的纵横比可以被定义为壁183的高度H除以基底表面部183a的直径的一半D/2的值。
相邻的壁183的基底表面部183a可以彼此连接并且形成沟槽181的底表面181a。在这种情况下，相邻的壁183之间的间距P可以被设置为等于直径D。
可替选地，相邻的壁183的基底表面部183a可以彼此分开，并且在这种情况下，沟槽181的底表面181a可以是暴露在相邻的壁183的基底表面部183a之间的第一层170-1。相邻的壁183之间的间距P被设置为大于直径D，并且相邻的壁183的基底表面部183a以其间的间隙而彼此分隔开。
在相邻的壁183之间形成间隙的情况下，当形成沟槽181时，即使由于光掩模的变形而发生不对准，也可以在不暴露波长转换层150的情况下形成不平坦层180，并且因此不平坦层180的工艺余量可以增加。
顶部183b与基底表面部183a以预定高度分隔开。顶部183b可以被限定为具有凸状的壁183的顶点。顶部183b可以位于第二绝缘层170的前表面170a处，或位于前表面170a下方。
侧表面部183c位于基底表面部183a与顶部183b之间。
侧表面部183c可以在基底表面部183a与顶部183b之间形成为弯曲形状，以改变入射光的行进路径，从而提高光提取效率。为了使光提取效率最大化，侧表面部183c可以具有带有拐点IP的弯曲形状。在这种情况下，侧表面部183c可以包括含有拐点IP的拐弯部IPP，拐弯部IPP与基底表面部183a之间的第一弯曲部CP1，以及拐弯部IPP与顶部183b之间的第二弯曲部CP2。
拐弯部IPP可以包括拐点IP与第一弯曲部CP1之间的凹部，以及拐点IP与第二弯曲部CP2之间的凸部。因此，通过凹部和凸部中的每一个，入射到拐弯部IPP的光的行进路径可以以各种角度改变，并且因此可以改善像素区域的光提取效率。
第一弯曲部CP1可以在拐弯部IPP与基底表面部183a之间形成为凹状。第二弯曲部CP2可以在拐弯部IPP与顶部183b之间形成为凸状。
关于壁183的高度H，第一弯曲部CP1的高度h1、拐弯部IPP的高度h2和第二弯曲部CP2的高度h3的比率可以被设置为，但不限于，1：3：1，并且第一弯曲部CP1的高度h1和第二弯曲部CP2的高度h3可以彼此相同或不同，而高度h1和h3小于拐弯部IPP的高度h2。此外，相对于侧表面部183c的长度，拐弯部IPP的弯曲长度可以大于第一弯曲部CP1和第二弯曲部CP2中的每一个的弯曲长度，第一弯曲部CP1的弯曲长度和第二弯曲部CP2的弯曲长度可以彼此相同或不同。第二弯曲部CP2的弯曲长度可以大于第一弯曲部CP1的弯曲长度。第一弯曲部CP1、拐弯部IPP和第二弯曲部CP2的高度h1、h2和h3以及弯曲长度可以根据壁183的纵横比来确定，其中壁183的纵横比被确定为根据光行进路径的改变而改善光提取效率。
侧表面部183c的拐弯部IPP、第一弯曲部CP1和第二弯曲部CP2可以具有相对于顶部183b的对称结构，并且因此壁183可以具有钟形或高斯曲线的横截面结构。
可替选地，侧表面部183c可以具有凹或凸的弯曲形状，使得侧表面部183c在基底表面部183a与顶部183b之间具有任何曲率。
图5是放大图2的部分A以解释本实施方式的不平坦层和发光元件的横截面结构的视图。图6是示出在图2的不平坦层处的发光亮度的平面视图。
参照图2、图5和图6，发光元件ED包括顺序堆叠的第一电极E1、发光层EL和第二电极E2。发光元件ED形成为具有依照第二绝缘层170的沟槽181和壁183的形状的形状，因此通过不平坦层180，来自发光元件ED的光的行进路径朝向基板100改变，并且光提取效率可以提高。
根据沟槽181和壁183上的形成位置，发光元件ED可以具有不同的厚度。具体地，在使用沉积方法形成发光元件ED的工艺中，发光元件ED的沉积材料具有平直度，并且沉积在不平坦层180上而不是在平坦表面上。因此，发光元件ED形成在不平坦层180上以具有依照沟槽181和壁183的形状的形状，并且因此发光元件ED可以在沟槽181、顶部183b和拐弯部IPP处分别具有不同的厚度T1、T2和T3。换言之，沟槽181的底表面181a和顶部183b具有比拐弯部IPP的曲率大的曲率，或者相对于基底表面部183a具有比拐弯部IPP的斜度小的斜度。因此，发光元件ED可以在沟槽181的底表面181a处具有第一厚度T1，在顶部183b处具有与第一厚度T1相同或不同的第二厚度T2，以及在拐弯部IPP处具有小于第一厚度T1和第二厚度T2中的每一个的第三厚度T3。
在发光层EL形成为有机发光层的情况下，发光层EL的发射主要在具有高电流密度的区域产生。在该实施方式的发光元件ED中，在拐弯部IPP处第三厚度T3的相对薄的发光层EL处产生相对强的主发射，在沟槽181的底表面181a处比第三厚度T3大的第一厚度T1的相对厚的发光层EL处产生小于主发射的第一子发射，以及在顶部183b处比第三厚度T3大的第二厚度T2的相对厚的发光层EL处产生比主发射小的第二子发射。根据不平坦层180的形状，产生主发射的区域可以被定义为主光提取区域，并且产生子发射的区域可以被定义为子光提取区域。因此，如图6所示，关于不平坦层180上的亮度，与拐弯部IPP交叠的区域具有相对高的亮度，并且与底表面181a交叠的区域具有相对低的亮度。
考虑到根据不平坦层180的形状形成的发光元件ED的厚度，壁183的顶部183b可以用作子发射区域，并且具有高的光提取效率但是低的电流密度。沟槽181的底表面181a可以用作子发射区域，并且具有最低的光提取效率和最低的电流密度。壁183的拐弯部IPP可以用作主发射区域，并且具有高的光提取效率和高的电流密度。因此，关于每单位面积的发光元件ED的发射量，拐弯部IPP上的发射量可以相对最大，底表面181a上的发射量可以相对最小，顶部183b上的发射量可以等于或大于底表面181a上的发射量。
因此，关于壁183的侧表面部183c，随着拐弯部IPP占据的比率越大，光提取效率可以越大，并且随着第一弯曲部CP1占据的比率越小，功耗可以越小。因此，由于壁183被构造成使得相对于壁183的高度H，第一弯曲部CP1的高度h1、拐弯部IPP的高度h2和第二弯曲部CP2的高度h3的比率(h1：h2：h3)被设置为1：3：1，光提取效率可以提高。
通过不平坦层180的形状，光提取效率受壁183的纵横比的影响，该纵横比基于基底表面部183a的高度H和直径D。因此，壁183的纵横比被确定为在0.4至0.7的范围内，以便提高光提取效率。
壁183的纵横比在0.4至0.7的范围的情况具有比纵横比低于0.4或超过0.7的情况下的光提取效率大的光提取效率。换言之，在壁183的纵横比低于0.4的情况下，壁183的高度H非常低，因此来自发光元件ED的入射光不会行进到基板，而是在发光元件ED中被捕获(trap)，因此光提取效率降低。在壁183的纵横比大于0.7的情况下，壁183的高度H非常高，因此来自发光元件ED的入射光不会行进到基板，而是在壁183中被捕获，因此光提取效率降低。特别地，在纵横比大于0.7的情况下，发光元件ED的电流效率提高有降低的倾向，并且在纵横比在0.4至0.7的范围内的情况下，发光元件ED的电流效率提高变为最大值。因此，优选地将壁183的纵横比设置在0.4至0.7的范围内，以便使像素区域的光提取效率最大化。
在壁183的纵横比在0.4至0.7的范围内的情况下，可以基于要形成不平坦层180的掩模的分辨率将基底表面部183a的直径D设置在4μm至12μm的范围内。当基底表面部183a的直径D为4μm并且壁183的高度H为0.8μm时，壁183具有0.4的纵横比。当基底表面部183a的直径D为12μm并且壁183的高度H为4.2μm时，壁183具有0.7的纵横比。在壁13的高度H低于0.8μm的情况下，纵横比减小，因此电流效率提高可能降低，并且从发光元件ED发射的、被壁183多次反射的光的量增加，因此提取到基板的光的量减少。在壁的高度H超过4.2μm的情况下，纵横比增大，因此电流效率提高可能降低。
因此，在该实施方式中，为了使壁183的纵横比在0.4至0.7的范围内，基底表面部183a的直径D设置在4μm至12μm的范围内，并且壁183的高度H设置在0.8μm至4.2μm的范围内，并且因此可以使像素区域的光提取效率最大化。
此外，壁183的半峰全宽(a full width at half maximum)(或半高全宽)F可以设置在1μm至2.5μm的范围内。半峰全宽F表示在壁183的半高度(H/2)处的全宽度。在壁183的半峰全宽F低于1μm或高于2.5μm的情况下，壁183的光提取效率可能降低。在壁183的半峰全宽F低于1μm的情况下，来自发光元件ED的、被壁183反射然后被提取至基板的光的量小于在壁183处漫反射的光的量，因此发光元件ED中捕获的光的量增加，并且因此光提取效率可能降低。
特别地，从发光元件ED发射的光中的、具有比全反射的临界角小的入射角的光可以通过壁183的侧表面部183c之间的多次反射而被提取至基板的外部。在壁183的半峰全宽F超过2.5μm的情况下，在侧表面部183c之间反射的光的量减少，并且因此输出至基板外部的光的量减少。
在该实施方式中，由于发光元件ED的厚度薄，通过提高形成在不平坦层180处的壁183的区域中的、成为主发光区域的拐弯部IPP所占据的比率，从发光元件ED发射的光的提取效率可以增大。此外，通过将壁183的纵横比设置在0.4至0.7的范围内，增大了电流效率提高，并且因此可以降低功耗。此外，通过将壁183的半峰全宽F设置在1μm至2.5μm的范围内，从发光元件ED发射的光的提取效率可以增大。从而，每个像素区域的光提取效率可以增大。
图7是示出根据本发明的第一实施方式的像素区域的截面视图。图8是示出图7的部分B处的不平坦层的截面结构的视图。图7和图8的发光显示装置还包括像素区域中的阻挡层160。出于说明的目的，下面说明阻挡层和相关部件，并且可以省略对上述相似或相同部分的说明。
参照图7和图8，阻挡层160被形成为覆盖波长转换层150。换言之，阻挡层160被设置在不平坦层180与波长转换层150之间。此外，阻挡层160覆盖波长转换层150的前表面150a和侧表面以及在发光区域EA和电路区域CA处的第一绝缘层130。因此，与波长转换层150交叠的阻挡层160位于沟槽181的底表面181a与波长转换层150之间，并且位于壁183的基底表面部183a与波长转换层150之间。此外，未与波长转换层150交叠的阻挡层160位于第一绝缘层130与第二绝缘层170之间。在形成不平坦层180时，阻挡层160用作波长转换层150上的蚀刻阻挡物，因此防止了波长转换层150直接暴露于沟槽181，并且因此从根本上避免了由于波长转换层150的暴露引起的问题。
阻挡层160可以具有厚度t1，该厚度t1对应于沟槽181的底表面181a与波长转换层150之间的最短距离L1。换言之，可以以0.1μm至3μm的厚度t1形成阻挡层160，以防止在形成不平坦层180时波长转换层150暴露于沟槽181。
在阻挡层160具有小于0.1μm的厚度t1的情况下，波长转换层150中的波长转换粒子穿透阻挡层160并且损坏发光元件ED。此外，随着阻挡层160的厚度t1增加，有效地防止了波长转换层150的暴露，但是就制造工艺而言，阻挡层160的材料成本和处理时间以及发光显示装置的厚度增加。因此，为了在形成不平坦层180时，阻挡层160用作波长转换层150上的蚀刻阻挡物并且使阻挡层160的材料成本和处理时间以及发光显示装置的厚度的增加最小化，阻挡层160优选地形成为具有0.1μm至3μm的厚度t1。例如，在波长转换层150的波长转换粒子具有小于0.1μm的尺寸的情况下，阻挡层160可以被形成为具有至少0.1μm的厚度t1。
阻挡层160可以由不会被显影材料(developing material)(或蚀刻材料)去除的材料形成，所述显影材料(或蚀刻材料)被用在第二绝缘层170的图案化处理中。
可替选地，阻挡层160可以由无机材料例如氧化硅或氮化硅形成。换言之，阻挡层160可以由与第一绝缘层130相同的材料形成，并且在这种情况下，阻挡层160和第一绝缘层130可以由氧化硅形成。
在形成不平坦层180之后，可以进行形成接触孔CH的处理，接触孔CH露出驱动TFTDT的源电极119s的一部分。考虑到接触孔CH的形成处理，在阻挡层160由与第一绝缘层130相同的材料制成的情况下，可以通过一个图案化处理在阻挡层160和第一绝缘层130中形成接触孔CH。因此，为了简化发光显示装置的制造工艺，阻挡层160优选地由与第一绝缘层130相同的材料制成。
在该实施方式的发光显示装置中，由于在像素区域的发光区域EA处的不平坦层180，来自发光元件ED的光的行进路径发生变化，因此可以提高光提取效率，并且因此可以提高亮度并且降低功耗。
此外，由于阻挡层160被形成为不平坦层180与波长转换层150之间的蚀刻阻挡物，因此可以防止波长转换层150直接暴露于沟槽181，并且因此可以防止发光元件ED的性能劣化。
图9是放大图7的部分B的视图。在图7中，示出了不平坦层180的沟槽181的结构被修改。出于说明的目的，下面说明沟槽181和相关部件，并且可以省略对上述相似或相同部分的说明。
参照图7和图9，不平坦层180包括多个沟槽181和限定多个沟槽181中的每一个的壁183。除了每个沟槽181的底表面181a之外，不平坦层180可以与图2至图4所示的不平坦层相同。
可以通过使用掩模对第二绝缘层170的选择性曝光处理和显影处理来形成不平坦层181的沟槽181和壁183。当沟槽181的底表面181a的曝光量由于曝光处理中的光掩模的变形所引起的未对准而增加时，在沟槽181的底表面181a处第二绝缘层170被完全去除，并且因此相邻的壁183的基底表面部183a可以以恒定间隙G彼此分开。如果在不平坦层180与波长转换层150之间没有形成阻挡层160并且在相邻的壁183的基底表面部183a之间形成间隙G，则波长转换层150直接暴露于沟槽181。
然而，在该实施方式中，由于在不平坦层180与波长转换层150之间形成有阻挡层160，因此在相邻的壁183的基底表面部183a之间形成间隙G时，由于阻挡层160，波长转换层150不会直接暴露于沟槽181。
此外，由于相邻的壁183之间的间隙G形成沟槽181的底表面181a，并且形成在沟槽181的底表面181a上的发光元件ED用作子发光区域，所以该构造不会对光提取效率有很大影响。因此，是否形成间隙G几乎不会造成每个像素区域的光提取效率的差异。
因此，通过在相邻的壁183之间形成间隙G，光提取效率可以增加，并且特别地，即使发生由于光掩模的变形而引起的未对准，也可以在不暴露波长转换层150的情况下形成不平坦层180，并且因此不平坦层180的工艺余量(process margin)可以增大。
<第二实施方式>
图10是示出根据本发明第二实施方式的发光显示装置的像素区域的截面视图。
根据发射光的传输方向(或输出方向)，发光显示装置10可以是顶部发光型显示装置或底部发光型显示装置。在该实施方式中，以底部发光型发光显示装置10作为示例进行描述。
参照图10，像素区域SP可以包括发光区域EA和电路区域CA，在发光区域EA中形成有发光元件ED，并且图像基本上通过该发光区域EA被显示，电路区域CA位于发光区域EA的边缘周围，并且在电路区域CA中形成有驱动TFT DT。
在发光显示装置10中，具有驱动TFT DT和发光元件ED的基板401可以被保护膜402封装。
有源层405形成在电路区域CA中。有源层405可以由硅制成，并且包括在有源层405的中心处的沟道区域405a，以及漏极区域405b和源极区域405c，漏极区域405b和源极区域405c位于沟道区域405a的两侧并且高度掺杂有杂质。
栅极绝缘层406位于有源层405上。
栅极绝缘层406形成在有源层405的沟道区域405a上。栅极绝缘层406可以不形成在基板401的整个表面上方，可以以岛状仅形成在沟道区域405a上。
栅电极407形成在与沟道区域405a对应的栅极绝缘层406上，尽管在附图中未示出，但是沿一方向延伸的栅极线形成在栅极绝缘层406上。
钝化层408形成在栅电极407和栅极线上。在钝化层408中，形成有第一接触孔和第二接触孔(或第一有源层接触孔和第二有源层接触孔)CH1以分别露出漏极区域405b和源极区域405c。
漏电极410a和源电极410b形成在钝化层408上，并且分别通过第一接触孔和第二接触孔CH1接触漏极区域405b和源极区域405c。
第一绝缘层412位于漏电极410a和源电极410b上，以及位于漏电极410a与源电极410b之间露出的钝化层408上。
漏电极410a和源电极410b、有源层405、有源层405上的栅极绝缘层406以及栅电极407形成驱动TFT DT。
尽管在附图中未示出，但是与栅极线交叉以限定像素区SP的数据线形成在与漏电极410a和源电极410b相同的层处，并且开关TFT可以具有与驱动TFT DT相同的结构并且连接至驱动TFT DT。
作为示例，驱动TFT DT和开关TFT被描述为具有拥有多晶硅或氧化物半导体材料的顶部栅极型。可替选地，驱动TFT DT和开关TFT可以具有以非晶硅的底部栅极型。
基板401通常可以由玻璃材料形成，并且可替选地，可以由具有可弯曲或柔性特性的透明塑料材料(例如聚酰亚胺材料)形成。在塑料材料被用于基板401的情况下，考虑到在高温下进行沉积，可以使用具有优异的耐热性能的聚酰亚胺。基板401的整个表面可以被至少一个缓冲层403覆盖。
驱动TFT DT可具有阈值电压被光偏移的特性，并且为了防止这种情况，该实施方式的发光显示装置10还可以包括位于有源层405下方的遮光层404。
遮光层404形成在基板401与有源层405之间，并且针对通过基板401朝向有源层405入射的光而遮挡有源层405，因此防止了由外部光引起的TFT的阈值电压的变化。遮光层404可以被缓冲层403覆盖。
波长转换层414位于与每个像素区域SP的发光区域EA对应的第一绝缘层412上。
换言之，波长转换层414由第一绝缘层412支承并且被第二绝缘层416覆盖，使得波长转换层414位于第一绝缘层412与不平坦层420之间，并且与发光元件ED交叠。
波长转换层414可以包括滤色器，该滤色器对从发光元件ED朝向基板401发出的白光中的、在其像素区域SP处设置(或限定)的彩色光的波长进行透射。
可替选地，波长转换层414可以透射红色、绿色或蓝色的波长。例如，在发光显示装置10中，一个单元像素可以由相邻的第一像素区域SP至第三像素区域SP构成，并且在这种情况下，第一像素区域的波长转换层414可以包括红色滤色器，第二像素区域的波长转换层414可以包括绿色滤色器，并且第三像素区域的波长转换层414可以包括蓝色滤色器。
此外，在发光显示装置10中，一个单元像素可以包括不具有波长转换层的白色像素区域。
可替选地，波长转换层414可以包括量子点，该量子点具有根据从发光元件ED朝向基板401发射的白光而重新发射、并且输出在其像素区域SP处设置的颜色的光的尺寸。量子点可以选自CdS、CdSe、CdTe、ZnS、ZnSe、CdZnSeS、GaAs、GaP、GaAs-P、Ga-Sb、InAs、InP、InSb、AlAs、AlP或AlSb。
例如，第一像素区域的波长转换层414可以包括CdSe或InP的量子点，第二像素区域的波长转换层414可以包括CdZnSeS的量子点，第三像素区域的波长转换层414可以包括ZnSe的量子点。使用具有量子点的波长转换层414的发光显示装置10可以具有高的色彩再现范围。
可替选地，波长转换层414可以由包含量子点的滤色器形成。
第二绝缘层416形成在波长转换层414上。第二绝缘层416具有漏极接触孔CH2，漏极接触孔CH2露出源电极410b以及第一绝缘层412。
不平坦层420可以位于第二绝缘层416的上部，并且改变从发光元件ED发射的光的行进路径，并且因此增加像素区域SP的光提取效率。
不平坦层420包括位于发光元件ED与波长转换层414之间的多个沟槽418。换言之，不平坦层420可以包括壁419和多个沟槽418。
多个沟槽418中的每一个从第二绝缘层416的前表面(或顶表面)416a凹陷地形成。相对于第二绝缘层416的前表面416a，多个沟槽418中的每一个可以具有相同的深度。
每个沟槽418的底表面(或最低表面)以预定距离与波长转换层414分隔开。为了防止由于沟槽418的深度而引起波长转换层414的前表面直接暴露于沟槽418，从沟槽418的底表面至波长转换层414的最短距离可以是0.1μm或更大。
在这种情况下，在沟槽418的底表面与波长转换层414之间的第二绝缘层416可以具有0.1μm或更大的厚度。
在沟槽418的底表面与波长转换层414之间的第二绝缘层416具有小于0.1μm的厚度的情况下，在对于不平坦层420的图案化处理中，波长转换层414的一部分可能直接暴露于沟槽418，因此形成在不平坦层420上的发光元件ED的性能可能会劣化。
壁419可以具有限定或围绕每个沟槽418的结构。壁419改变从发光元件ED朝向基板401的光的行进路径，并且提高来自发光元件ED的光的提取效率。
壁419可以包括基底表面部(图11的419a)、顶部(图11的419b)和侧表面部(图11的419c)。在该实施方式的不平坦层420中，相邻的壁419的基底表面部以间隙G彼此分隔开。
在相邻的壁419之间形成间隙G的情况下，即使在形成沟槽418时发生由于光掩模的变形而引起的未对准，也可以在不暴露波长转换层414的情况下形成不平坦层420，并且因此不平坦层420的工艺余量可以增大。
在该实施方式的发光显示装置10中，由于提供了针对具有间隙G的不平坦层420的最佳条件，所以可以进一步提高从发光元件ED发射的光的提取效率。这在下面详细说明。
第一电极E1位于不平坦层420上。第一电极E1连接至驱动TFT DT的源电极410b，并且可以由具有相对高的功函数(work function)的材料制成，并且用作为阳极。
例如，第一电极E1可以由金属氧化物材料(例如ITO或IZO)、金属和氧化物材料的混合物(例如ZnO:Al或SnO2:Sb)、或者导电聚合物来制成，该导电聚合物例如是聚(3-甲基噻吩)、聚[3,4-(乙烯-1,2)-噻吩](PEDT)、聚吡咯或聚苯胺。可替选地，第一电极E1可以由碳纳米管(CNT)、石墨烯或银纳米线制成。
第一电极E1位于每个像素区域SP处，并且堤部421位于相邻的第一电极E1之间。换言之，利用作为每个像素区域SP的边界部分的堤部421，第一电极E1彼此分隔开。
发光层EL(例如有机发光层EL)位于第一电极E1上，并且有机发光层EL还可以位于堤部421上。有机发光层EL可以由发光材料制成的单层形成，并且可替选地，有机发光层EL可以由多层形成，所述多层可以包括空穴注入层、空穴传输层、发光材料层、电子传输层和电子注入层。
第二电极E2位于有机发光层EL上，并且可以用作为阴极。
第二电极E2可以由具有相对低的功函数的材料制成。第二电极E2可以使用第一金属(例如Ag)和第二金属(例如Mg)由单层或多层形成，并且单层可以由预定比率的第一金属和第二金属的合金制成。
当第一电极E1和第二电极E2被施加相应的电压时，来自第一电极E1的空穴和来自第二电极E2的电子被传输至有机发光层EL并且形成激子，当发生激子从激发态至基态的转变时，产生并发射光。
所发射的光穿过第一电极E1并且行进至外部，并且因此发光显示装置10显示图像。
第一电极E1、有机发光层EL和第二电极E2全部沿着不平坦层420的沟槽418和壁419形成，并且具有依照不平坦层420的形状的形状。
薄膜型的保护膜402形成在驱动TFT DT和发光元件ED上，其中，在保护膜402与发光元件ED之间具有封装层423，并且因此发光显示装置10被封装。
封装层423形成在基板401上以覆盖第二电极E2，即，覆盖所有像素区域SP。封装层423保护驱动TFT DT和发光元件ED免受外部冲击，并防止湿气渗透发光元件ED。
此外，该实施方式的发光显示装置10可以包括基板401的表面上的偏振板(或偏振膜)，以防止由于外部光而引起的对比度的降低，其中所发射的光透过基板401的该表面。
换言之，偏振板位于发光表面处，并且防止在显示装置10内部被反射的外部光返回至外部，并且因此可以提高对比度。
在该实施方式的发光显示装置10中，由于像素区域SP的发光区域EA处的不平坦层420，来自发光元件ED的光的行进路径发生变化，因此可以提高光提取效率，并且因此可以提高亮度并且可以降低功耗。
此外，由于不平坦层420与波长转换层414之间的最短距离被设置为0.1μm或更大，因此可以防止波长转换层414直接暴露于沟槽418，并且因此可以防止发光元件ED的性能劣化。
特别地，由于提供了针对具有间隙G的不平坦层420的最佳条件，因此可以进一步提高从发光元件ED发射的光的提取效率。
图11是放大图10的部分A以说明该实施方式的不平坦层的截面结构的视图。
图12是针对壁的各种纵横比示出纵横比A/R与电流效率提高之间的关系的曲线图。图13是示出根据壁的半峰纵横比F_AR与纵横比Rm之间的关系的亮度效率的曲线图。
参照图11，不平坦层420包括多个沟槽418和限定每个沟槽418的壁419。
多个沟槽418中的每一个从第二绝缘层416的前表面416a凹陷地设置，以具有规则的间隔，并且可以被称为凹部或凹陷部。
相对于第二绝缘层416的前表面416a，沟槽418可以基本具有相同的深度。每个沟槽418的底表面(或最低表面)418a以预定距离与波长转换层414分隔开。
换言之，沟槽418的底表面418a面向波长转换层414的前表面414a，其间具有第二绝缘层416。位于沟槽418的底表面418a与波长转换层414之间的第二绝缘层416可以具有0.1μm或更大的厚度，以便防止在形成沟槽418时波长转换层414的前表面414a的一部分直接暴露于沟槽418。
当形成沟槽418时，由于沟槽418的底表面418a与波长转换层414之间的第二绝缘层416的厚度增加，因此有效地防止了波长转换层414的前表面414a的一部分直接暴露于沟槽418，但是在制造工艺方面，第二绝缘层416的材料成本和处理时间以及发光显示装置的厚度增加。
因此，为了防止波长转换层414的前表面414a由于沟槽418的深度而直接暴露于沟槽418，并且还为了使第二绝缘层416的材料成本和处理时间以及发光显示装置的厚度的增加最小化，可以将沟槽418的底表面418a与波长转换层414之间的第二绝缘层416的最大厚度设置为3μm或更小。
因此，在多个沟槽418中，距波长转换层414的前表面414a的最短距离L1可以是0.1μm，并且距波长转换层414的前表面414a的最长距离可以是3μm。因此，每个沟槽418的底表面418a与波长转换层414的前表面414a之间的距离L1可以在0.1μm至3μm的范围内。
在最短距离L1小于0.1μm的情况下，在对于不平坦层420的图案化处理中，波长转换层414的前表面414a的一部分可以被去除从而凹陷，或者可以直接暴露于沟槽418。
在波长转换层414没有被第二绝缘层416覆盖并且暴露于沟槽418的情况下，在波长转换层414的凹陷部分处发生黑点缺陷，通过波长转换层414的排气，湿气等扩散到发光元件ED，因此发光元件ED的性能、可靠性和寿命降低，由于第一电极E1直接接触波长转换层414而导致第一电极E1劣化，并且波长转换层414由于第一电极E1的劣化而被损坏。
因此，在波长转换层414没有被第二绝缘层416覆盖并且暴露于沟槽418的情况下，可能降低发光显示装置的发光性能和寿命。
在该实施方式中，在制造工艺方面，考虑到第二绝缘层416等的材料成本和处理时间，第二绝缘层416形成有第一层(或第一子层)416-1和第二层(或第二子层)416-2，以确保沟槽418与波长转换层414的前表面414a之间的最短距离L1。
换言之，使用相同的有机绝缘材料，第二绝缘层416配置有具有不同厚度的依次形成的两个层的双层结构。
第一层416-1被形成为覆盖第一绝缘层412和波长转换层414，并且用作暴露防止层或牺牲层，以防止波长转换层414的暴露。
第一层416-1形成为具有0.1μm至3μm的厚度，从而将每个沟槽418的底表面418a与波长转换层414的前表面414a以0.1μm至3μm的距离分隔开。因此，当形成不平坦层420时，防止了波长转换层414的前表面414a直接暴露于沟槽418。
第二层416-2形成为完全覆盖第一层416-1并且具有比第一层416-1的厚度更大的厚度。第二层416-2在电路区域CA和发光区域EA的第一层416-1上提供平坦化层。例如，第二层416-2的厚度等于或大于沟槽418的深度或壁419的高度H。
第二绝缘层416在结构上包括第一层416-1和第二层416-2，以防止波长转换层414的前表面414a的暴露。然而，通过使用有机材料的第一沉积工艺和第一硬化工艺形成第一层416-1，然后通过使用相同有机材料的第二沉积工艺和第二硬化工艺形成第二层416-2。
因此，在基板401的电路区域CA上形成的双层结构的第一层416-1和第二层416-2之间的边界部分可以不在结构上区分。
壁419围绕每个沟槽418以限定每个沟槽418，并且可以具有在波长转换层414上以凸状突出的结构。
因此，壁419可以具有凸透镜形状或微透镜形状的截面结构。壁419改变从发光元件ED发射并且入射到壁419的光朝向基板401的行进路径，并且因此像素区域SP的光提取效率增加。
与第一实施方式中的壁183和沟槽181类似地，壁419可以具有六边形带状，并且一个沟槽418可以被放置在六边形带状壁419中。因此，在平面图中发光区域EA上的沟槽418和壁419形成六边形形状的蜂窝结构。然而，在该实施方式中，应当理解的是，在平面图中限定一个沟槽418的壁419可以具有各种形状，例如圆形带状、椭圆带状或多边形带状。
壁419具有与波长转换层414并排(或平行)的截面区域。为了改变入射光的行进路径并且提高光提取效率，随着截面区域变得更接近波长转换层414，壁419的截面区域可以变得更大。换言之，壁419的宽度可以在向上的方向(即，从基板401到发光元件ED的方向)上减小。
壁419可以包括基底表面部419a、顶部419b和侧表面部419c。
基底表面部419a可以被限定为靠近波长转换层414的壁419的底表面。换言之，基底表面部419a可以被限定为与波长转换层414交叠的第一层416-1与壁419之间的接触表面，或者与第一层416-1的前表面接触的壁419的底表面。
壁419的基底表面部419a与相邻(或邻近)的基底表面部419a分隔开以形成间隙G，并且在这种情况下，沟槽418的底表面418a可以是在相邻的基底表面部419a之间暴露的第二层416-1。
相邻的壁419之间的间距被设置为大于基底表面部419a的直径(或宽度)D，并且相邻的壁419的基底表面部419a以间隙G彼此分隔开。
在相邻的壁419之间形成间隙G的情况下，当形成沟槽418时，即使由于光掩模的变形而发生不对准，也可以在不暴露波长转换层414的情况下形成不平坦层420，并且因此不平坦层420的工艺余量可以增加。
顶部419b与基底表面部419a以预定高度分隔开。顶部419b可以被限定为具有凸状的壁419的顶点。顶部419b可以位于第二绝缘层416的前表面416a处，或位于前表面416a的下方。
侧表面部419c位于基底表面部419a和顶部419b之间。
侧表面部419c可以在基底表面部419a和顶部419b之间以弯曲形状形成，以便改变入射光的行进路径，从而提高像素区域SP的光提取效率。侧表面部419c可以具有带有拐点IP的弯曲形状，以便使像素区域SP的光提取效率最大化。
在这种情况下，侧表面部419c可以包括：包含拐点IP的拐弯部IPP、拐弯部IPP与基底表面部419a之间的第一弯曲部CP1、以及拐弯部IPP和顶部419b之间的第二弯曲部CP2。
拐弯部IPP可以包括拐点IP与第一弯曲部CP1之间的凹部，以及拐点IP与第二弯曲部CP2之间的凸部。因此，通过凹部和凸部中的每一个，入射到拐弯部IPP的光的行进路径可以以各种角度改变，并且因此可以改善像素区域SP的光提取效率。
第一弯曲部CP1可以在拐弯部IPP和基底表面部419a之间形成为凹状。第二弯曲部CP2可以在拐弯部IPP和顶部419b之间形成为凸状。
因此，关于壁419的侧表面部419c，由于拐弯部IPP占据的比率较大，所以光提取效率可较大，并且由于第一弯曲部CP1占据的比率较小，所以功耗可较小。
因此，由于壁419被配置成使得相对于壁419的高度H，第一弯曲部CP1的高度h1、拐弯部IPP的高度h2和第二弯曲部CP2的高度h3的比率(h1:h2:h3)被设置为1：3：1，所以可以提高光提取效率。
第二弯曲部CP2的弯曲长度可以大于第一弯曲部CP1的弯曲长度。第一弯曲部CP1、拐弯部IPP和第二弯曲部CP2的高度h1、h2和h3以及弯曲长度可以根据壁183的纵横比(A/R)来确定，其中壁183的纵横比被确定为根据光行进路径的改变而改善光提取效率。
侧表面部419c的拐弯部IPP、第一弯曲部CP1和第二弯曲部CP2可以具有相对于顶部419b的对称结构，并且因此壁419可以具有钟形或高斯曲线的截面结构。
可替选地，侧表面部419c可以具有凹或凸的弯曲形状，使得侧表面部419c在基底表面部419a和顶部419b之间具有任何曲率。
由于壁419的形状导致的光行进路径的改变使得提高了光提取效率，并且用于确定形状的变量(或因素)可以包括关于壁419的直径D、高度H、纵横比A/R、半峰全宽F、半峰纵横比F_A/R、斜度S(未示出)、间隙G、以及半峰纵横比与纵横比的比率Rm。
纵横比A/R被定义为下面的式1。
式1：A/R＝H/(D/2)。
换言之，纵横比A/R是高度H除以直径的一半D/2。
在该实施方式中，根据在相邻的壁419之间形成间隙G，壁419的纵横比A/R被设置在0.5至1.0的范围内。
就此而言，相邻的壁419的基底表面部419a之间的间隙G可以在0.3μm至1.0μm的范围内。
换言之，当间隙G可以在0.3μm至1.0μm的范围内时，在纵横比A/R低于0.5的情况下，壁419的高度H非常低，因此来自发光元件ED的入射光不行进到基板401，而是在发光元件ED中被捕获，因此光提取效率降低。
在纵横比超过1.0的情况下，壁419的高度H非常高，因此来自发光元件ED的入射光不行进到基板401，而是在壁419中被捕获，因此光提取效率降低。
特别地，在纵横比超过1.0的情况下，发光元件ED的电流效率提高有降低的趋势，并且在纵横比在0.5至1.0的范围内的情况下，发光元件ED的电流效率提高变成最大值。
因此，优选地将壁419的纵横比设置在0.5至1.0的范围内，以便使像素区域SP的光提取效率最大化。
在图12中，电流效率提高越大意味着发光效率越好。
参照图12，当壁419的纵横比A/R被设置在0.5至1.0的范围内时，电流效率提高高达35cd/A或更高。
然而，即使在纵横比A/R(其是限定壁419的形状的一个变量)相等而其他变量(例如壁419的半峰全宽F、壁419之间的间隙G等)改变时，壁419的形状也改变。
因此，在该实施方式中，壁419的半峰纵横比F_A/R被设置在0.4至0.8的范围内，并且壁419的半峰纵横比F_A/R与纵横比A/R的比率Rm被设置在0.7至1.0的范围内。此外，壁的斜度S被设置在40度至80度的范围内。
半峰纵横比F_A/R被定义为下面的式2。
式2：F_AR＝(H/2)/(F/2)＝H/F。
换言之，半峰纵横比F_A/R是针对壁419的半峰(即半高)全宽F的纵横比。
在半峰纵横比F_A/R低于0.4的情况下，壁419的高度H非常低，因此来自发光元件ED的入射光不行进到基板401，而是在发光元件ED中被捕获，因此光提取效率降低。
在半峰纵横比F_A/R超过0.8的情况下，壁419的高度H非常高，因此来自发光元件ED的入射光不行进到基板401，而是在壁419中被捕获，因此光提取效率降低。
特别地，在半峰纵横比F_A/R超过0.8的情况下，发光元件ED的电流效率提高有降低的趋势，并且在半峰纵横比F_A/R在0.4至0.8的范围内的情况下，发光元件ED的电流效率提高变成最大值。
因此，优选地将壁419的半峰纵横比F_A/R设置在0.4至0.8的范围内，以便使像素区域SP的光提取效率最大化。
壁419的半峰纵横比F_A/R与纵横比A/R的比率Rm被定义为下面的式3。
式3：Rm＝(F_A/R)/(A/R)＝D/2F。
换言之，半峰纵横比F_A/R与纵横比A/R的比率Rm是半峰纵横比F_A/R除以纵横比A/R。
在Rm低于0.7的情况下，壁419的高度H非常低，因此来自发光元件ED的入射光不行进到基板401，而是在发光元件ED中被捕获，因此光提取效率降低。
在Rm超过1.0的情况下，壁419的高度H非常高，因此来自发光元件ED的入射光不行进到基板401，而是在壁419中被捕获，因此光提取效率降低。
此外，在Rm超过1.0的情况下，发光元件ED的电流效率提高有降低的趋势，并且在Rm在0.7至1.0的范围内的情况下，发光元件ED的电流效率提高变成最大值。
因此，优选地将壁419的Rm设置在0.7至1.0的范围内，以便使像素区域SP的光提取效率最大化。
参照图13可以看出，当Rm在0.7至1.0的范围内、并且F_A/R在0.4至0.8的范围内时，白色的亮度效率非常高。
斜度S可以表示基底表面部419a的切线与水平面之间的最大角度。
由于斜度S低于40度的情况与没有形成壁419的情况在光行进角度方面差异不大，因此斜度S低于40度的情况几乎没有效率提高。在斜度S超过80度的情况下，光行进角度可以大于基板401与基板401外部的空气之间的全反射角，因此在发光元件ED中捕获的光的量可能大大增加。
因此，优选地将壁的斜度S设置在40度至80度的范围内，以便使像素区域SP的光提取效率最大化，。
在该实施方式中，根据在相邻的壁419之间形成间隙G，通过如下设置来获得使光提取效率最大化的最优条件：将壁419的纵横比A/R设置在0.5至1.0的范围内，将壁419的半峰纵横比F_AR设置在0.4至0.8的范围内，将壁419的半峰纵横比与纵横比的比率Rm设置在0.7至1.0的范围内，并且将壁的斜度S设置在40度至80度的范围内。
就此而言，间隙G可以处于0.3μm至10μm的范围内。
此外，半峰全宽F可以被设置在1μm至2.5μm的范围内。在半峰全宽F低于1μm或超过2.5μm的情况下，可能降低壁419的光提取效率。
换言之，在壁419的半峰全宽F低于1μm的情况下，来自发光元件ED的、被壁419反射然后被提取到基板401的光的量小于在壁419处漫反射的光的量，因此在发光元件ED中捕获的光的量增加，并且因此可能降低光提取效率。
特别地，从发光元件ED发射的光中的、具有小于全反射的临界角的入射角的光可以通过壁419的侧表面部419c之间的多次反射而被提取到基板401的外部。在壁419的半峰全宽F超过2.5μm的情况下，侧表面部419c之间反射的光的量减少，并且因此输出到基板401外部的光的量减少。
在该实施方式中，通过示例的方式描述了在波长转换层414上形成有第一层416-1和第二层416-2的第二绝缘层416。可替选地，与图7至图9中的实施方式类似地，阻挡层可以替换要形成在波长转换层414上的第一层416-1。
当形成不平坦层420时，阻挡层用作波长转换层414上的蚀刻停止件，因此防止了波长转换层414直接暴露于沟槽418，并且因此从根本上避免了波长转换层414的暴露问题。
阻挡层可以具有与沟槽418的底表面418a和波长转换层414之间的最短距离L1对应的厚度。换言之，阻挡层可以形成为0.1μm到3μm的厚度，以防止当形成不平坦层420时波长转换层414暴露于沟槽418。
阻挡层可以由不被显影材料(或蚀刻材料)去除的材料形成，该显影材料被用在第二绝缘层416的图案化处理中。
可替选地，阻挡层可以由无机材料例如氧化硅或氮化硅形成。换言之，阻挡层可以由与第一绝缘层412相同的材料形成。
根据本发明的上述实施方式，通过使用不平坦层，可以提高从发光元件发射的光的提取效率。
此外，可以在不暴露与不平坦层交叠的波长转换层的情况下形成不平坦层，并且因此可以防止由于波长转换层的暴露而引起的波长转换层的可靠性和寿命的降低。
对于本领域技术人员而言明显的是，在不脱离本公开内容的精神或范围的情况下，可以在本发明的显示装置中进行各种修改和变型。因此，本发明意图覆盖本公开内容的修改和变型，只要它们落入所附权利要求及其等同物的范围内。

Claims (20)

1.一种发光显示装置，包括：
发光元件，所述发光元件包括在第一电极与第二电极之间的发光层；
与所述发光元件交叠的波长转换层；以及
不平坦层，所述不平坦层包括在所述发光元件与所述波长转换层之间的多个沟槽，
其中，所述多个沟槽的底表面与所述波长转换层分隔开一距离。
2.根据权利要求1所述的发光显示装置，其中，所述多个沟槽的底表面与所述波长转换层之间的最短距离在0.1μm至3μm的范围内。
3.根据权利要求1所述的发光显示装置，还包括：
电路区域，所述电路区域包括连接至所述第一电极的薄膜晶体管；
第一绝缘层，所述第一绝缘层覆盖所述电路区域并且支承所述波长转换层；以及
第二绝缘层，所述第二绝缘层覆盖所述第一绝缘层和所述波长转换层，
其中，所述不平坦层形成在与所述波长转换层交叠的第二绝缘层处。
4.根据权利要求3所述的发光显示装置，其中，在所述多个沟槽的底表面与所述波长转换层之间的第二绝缘层具有0.1μm至3μm的厚度。
5.一种发光显示装置，包括：
包括发光层的发光元件；
与所述发光元件竖直交叠的波长转换层；
覆盖所述波长转换层的阻挡层；
覆盖所述阻挡层的第二绝缘层；
不平坦层，所述不平坦层包括设置在所述发光元件与所述波长转换层之间的多个沟槽，其中，所述不平坦层形成在与所述波长转换层交叠的第二绝缘层处，
其中，所述阻挡层具有与所述多个沟槽的底表面和所述波长转换层之间的分隔距离对应的厚度。
6.根据权利要求5所述的发光显示装置，其中，所述阻挡层具有0.1μm至3μm的厚度。
7.根据权利要求5所述的发光显示装置，还包括：
电路区域，所述电路区域包括连接至所述第一电极的薄膜晶体管；以及；
第一绝缘层，所述第一绝缘层覆盖所述电路区域并且支承所述波长转换层，
其中，所述阻挡层覆盖所述电路区域上的所述第一绝缘层。
8.根据权利要求7所述的发光显示装置，其中，所述阻挡层由与所述第一绝缘层相同的材料制成。
9.根据权利要求1所述的发光显示装置，其中，所述不平坦层还包括限定所述多个沟槽中的每个沟槽的壁，以及
其中，所述壁包括：
靠近所述波长转换层的基底表面部；
与所述基底表面部相隔预定高度的顶部；以及
所述基底表面部与所述顶部之间的侧表面部。
10.根据权利要求9所述的发光显示装置，其中，随着与所述波长转换层平行的所述壁的横截面积越靠近所述波长转换层，所述横截面积越大。
11.根据权利要求9所述的发光显示装置，其中，所述侧表面部具有带有拐点的弯曲形状。
12.根据权利要求11所述的发光显示装置，其中，所述第一电极、所述发光层和所述第二电极中的每一个具有依照所述不平坦层的形状的形状。
13.根据权利要求12所述的发光显示装置，其中，所述侧表面部包括：
包括所述拐点的拐弯部；
所述拐弯部与所述基底表面部之间的第一弯曲部；以及
所述拐弯部与所述顶部之间的第二弯曲部，
其中，覆盖所述拐弯部的发光元件的厚度小于覆盖所述第一弯曲部和所述第二弯曲部中的每一个的发光元件的厚度。
14.根据权利要求13所述的发光显示装置，其中，相对于所述壁的高度，所述第一弯曲部、所述拐弯部和所述第二弯曲部的高度比为1:3:1。
15.根据权利要求13所述的发光显示装置，其中，所述壁的纵横比为0.4至0.7。
16.根据权利要求13所述的发光显示装置，其中，相邻壁的基底表面部彼此分隔开。
17.根据权利要求16所述的发光显示装置，其中，所述相邻壁的基底表面部相隔0.3μm至10μm，以及
其中，所述壁的纵横比为0.5至1.0。
18.根据权利要求17所述的发光显示装置，其中，所述壁的半峰纵横比为0.4至0.8。
19.根据权利要求18所述的发光显示装置，其中，所述壁的半峰纵横比与纵横比的比率为0.7至1.0。
20.根据权利要求18所述的发光显示装置，其中，所述基底表面部的切线与水平面之间的角度在40度至80度的范围内。
CN201810690206.XA 2017-06-30 2018-06-28 发光显示装置 Active CN109216419B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2017-0083798 2017-06-30
KR20170083798 2017-06-30
KR10-2017-0126431 2017-09-28
KR1020170126431A KR102574597B1 (ko) 2017-06-30 2017-09-28 발광 표시 장치

Publications (2)

Publication Number Publication Date
CN109216419A true CN109216419A (zh) 2019-01-15
CN109216419B CN109216419B (zh) 2024-04-02

Family

ID=64738332

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810690206.XA Active CN109216419B (zh) 2017-06-30 2018-06-28 发光显示装置

Country Status (2)

Country Link
US (2) US10418520B2 (zh)
CN (1) CN109216419B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109216419B (zh) * 2017-06-30 2024-04-02 乐金显示有限公司 发光显示装置
CN208622729U (zh) * 2018-09-14 2019-03-19 京东方科技集团股份有限公司 一种oled显示面板以及显示装置
KR20210079007A (ko) * 2019-12-19 2021-06-29 엘지디스플레이 주식회사 유기발광다이오드 표시장치
CN111430414A (zh) * 2020-03-31 2020-07-17 京东方科技集团股份有限公司 Oled显示面板及制备方法、显示装置
CN111430428B (zh) * 2020-04-10 2023-02-07 京东方科技集团股份有限公司 柔性显示面板及其制作方法、显示装置
CN113826233B (zh) * 2020-04-21 2023-07-18 京东方科技集团股份有限公司 显示装置、显示面板及其制造方法
KR20220029193A (ko) * 2020-09-01 2022-03-08 엘지디스플레이 주식회사 발광 표시 장치
CN112234086A (zh) * 2020-10-15 2021-01-15 京东方科技集团股份有限公司 显示面板的制备方法
CN114256317A (zh) * 2021-12-22 2022-03-29 湖北长江新型显示产业创新中心有限公司 一种显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1947464A (zh) * 2004-04-30 2007-04-11 三洋电机株式会社 发光显示器
US20150380466A1 (en) * 2014-06-27 2015-12-31 Lg Display Co., Ltd. Organic light emitting display device and method for manufacturing the same
KR20170051786A (ko) * 2015-10-30 2017-05-12 엘지디스플레이 주식회사 상부발광 유기발광표시장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW562962B (en) * 2002-01-15 2003-11-21 Chi Mei Optoelectronics Corp Liquid crystal display device
JP4040048B2 (ja) * 2004-06-14 2008-01-30 シャープ株式会社 液晶表示装置及びその製造方法
KR20060055729A (ko) 2004-11-19 2006-05-24 현대자동차주식회사 금형을 자동 사상하기 위한 로봇 툴
KR20150077261A (ko) 2013-12-27 2015-07-07 엘지디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR102227462B1 (ko) 2014-04-22 2021-03-11 엘지디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR101739058B1 (ko) 2014-04-24 2017-05-25 주식회사 바이브라시스템 동영상 기반 생리 신호 검출을 이용한 왜곡에 대한 정신생리적 탐지 (거짓말 탐지) 방법 및 장치
KR101760192B1 (ko) 2014-06-19 2017-07-21 포항공과대학교 산학협력단 수중 이동형 에이전트 도킹 시스템 및 이를 이용한 도킹방법
KR20170143054A (ko) * 2016-06-17 2017-12-29 삼성디스플레이 주식회사 액정 표시 장치
CN109216419B (zh) * 2017-06-30 2024-04-02 乐金显示有限公司 发光显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1947464A (zh) * 2004-04-30 2007-04-11 三洋电机株式会社 发光显示器
US20150380466A1 (en) * 2014-06-27 2015-12-31 Lg Display Co., Ltd. Organic light emitting display device and method for manufacturing the same
KR20170051786A (ko) * 2015-10-30 2017-05-12 엘지디스플레이 주식회사 상부발광 유기발광표시장치

Also Published As

Publication number Publication date
US10886432B2 (en) 2021-01-05
CN109216419B (zh) 2024-04-02
US20190006557A1 (en) 2019-01-03
US10418520B2 (en) 2019-09-17
US20190363220A1 (en) 2019-11-28

Similar Documents

Publication Publication Date Title
CN109216419A (zh) 发光显示装置
KR102520549B1 (ko) 발광 표시 장치
US11450720B2 (en) Display device
CN107393940B (zh) Led显示设备及其制造方法
US9263502B2 (en) Organic light emitting element, organic light emitting display device, and method of manufacturing the organic light emitting display device
KR102476117B1 (ko) 유기발광 표시장치
CN108133952A (zh) 有机发光二极管显示装置
KR102436248B1 (ko) 유기발광표시장치
CN106684256A (zh) 一种显示面板及其制作方法
US20160247972A1 (en) Light-emitting diode chip
KR20240044541A (ko) 표시 장치 및 그 제조 방법
US20170047484A1 (en) Semiconductor light emitting structure
CN108172596A (zh) 有机发光二极管显示装置
TW201928932A (zh) 有機發光二極體顯示裝置
US11417798B2 (en) Light emitting display apparatus
TW202114471A (zh) 顯示裝置
KR20230069901A (ko) 유기발광소자를 이용한 조명장치 및 그 제조방법
CN112864188A (zh) 发光显示设备
CN112349751A (zh) 发光显示设备
KR102622792B1 (ko) 발광 표시 장치
KR102361115B1 (ko) 전계발광 표시장치
KR102595921B1 (ko) 표시장치 및 표시장치 제조방법
KR100552962B1 (ko) 유기 전계 발광 표시 장치 및 그의 제조 방법
KR20130022837A (ko) 마스크, 유기발광 표시장치 및 그 제조 방법
JP2022070551A (ja) 光源装置、表示装置及び光源装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant