KR20220029193A

KR20220029193A - 발광 표시 장치

Info

Publication number: KR20220029193A
Application number: KR1020200111215A
Authority: KR
Inventors: 최민근; 김수강
Original assignee: 엘지디스플레이 주식회사
Priority date: 2020-09-01
Filing date: 2020-09-01
Publication date: 2022-03-08
Also published as: US20220069038A1

Abstract

본 명세서에 따른 발광 표시 장치는 기판 상에 배치되고 발광 영역과 비발광 영역을 갖는 화소 영역, 기판 상에 배치된 평탄화층, 및 평탄화층 발광 영역과 비발광 영역에 배치된 발광 소자층을 포함하며, 발광 소자층은 발광 영역과 비발광 영역의 경계 영역에 배치된 배리어층을 포함할 수 있다. 이에 의해, 본 명세서에 따른 발광 표시 장치는 인접 화소들 사이의 누설 전류가 방지될 수 있다.

Description

발광 표시 장치{LIGHT EMITTING DISPLAY APPARATUS}

본 명세서는 발광 표시 장치에 관한 것이다.

발광 표시 장치는 자체 발광형 표시 장치로서, 액정 표시 장치와는 달리 별도의 광원이 필요하지 않아 경량 박형으로 제조 가능하다.

발광 표시 장치는 2개의 전극 사이에 개재된 발광부의 발광을 통해서 영상을 표시한다.

종래의 발광 표시 장치에서, 화소의 발광부는 2개 이상의 발광층들이 적층된 탠덤(tandem) 구조로 형성될 수 있다. 탠덤 구조의 발광부는 복수의 화소들에 공통층으로 형성됨에 따라 복수의 화소 중 어느 한 화소에서 인접한 다른 화소 쪽으로 전류가 누설될 수 있으며, 이러한 인접한 화소 간의 측면 누설 전류로 인하여 색 재현율이 저하될 수 있으며, 측면 누설 전류는 저계조 영역에서 명확하게 시인될 수 있다. 예를 들어, 청색 화소의 구동 전압이 적색 화소의 구동 전압보다 상대적으로 낮을 때, 청색 화소에서 측면(또는 수평) 방향으로 흐르는 측면 누설 전류에 의해 오프 상태의 인접한 적색 화소가 발광할 수 있으며, 이로 인하여 청색의 계조 표현이 어려울 수 있고, 인접한 화소 간의 혼색으로 인하여 저계조 영상의 색 재현율과 화질이 저하될 수 있으며, 해상도가 저하될 수 있다.

본 명세서는 인접 화소들 사이의 누설 전류가 방지될 수 있는 발광 표시 장치를 제공하는 것을 기술적 과제로 한다.

또한, 본 명세서는 화소들의 개구율이 증가되고 인접 화소들 사이의 누설 전류로 인한 화질 저하가 방지될 수 있는 발광 표시 장치를 제공하는 것을 기술적 과제로 한다.

본 명세서의 예에 따른 해결하고자 하는 과제들은 위에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재 내용으로부터 본 명세서의 기술 사상이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

본 명세서의 일 예에 따른 발광 표시 장치는 기판 상에 배치되고 발광 영역과 비발광 영역을 갖는 화소 영역, 기판 상에 배치된 평탄화층, 및 평탄화층 발광 영역과 비발광 영역에 배치된 발광 소자층을 포함하며, 발광 소자층은 발광 영역과 비발광 영역의 경계 영역에 배치된 배리어층을 포함할 수 있다.

본 명세서의 일 예에 따른 발광 표시 장치는 기판 상에 배치되고 발광 영역과 비발광 영역을 갖는 화소 영역, 기판 상에 배치된 평탄화층, 및 평탄화층 상의 화소 영역에 배치된 발광 소자층을 포함하며, 발광 소자층은 제 1 전극, 제 1 전극 상의 자발광부, 자발광부 상의 제 2 전극, 및 제 1 전극과 제 2 전극 사이의 최단 거리 영역의 주변에 배치된 배리어층을 포함할 수 있다.

위에서 언급된 과제의 해결 수단 이외의 본 명세서의 다양한 예에 따른 구체적인 사항들은 아래의 기재 내용 및 도면들에 포함되어 있다.

본 명세서에 따른 발광 표시 장치는 인접 화소들 사이의 누설 전류가 방지될 수 있으며, 인접한 화소들 사이의 혼색이 방지될 수 있다.

본 명세서에 따른 발광 표시 장치는 화소들의 개구율이 증가되고 인접 화소들 사이의 누설 전류로 인한 화질 저하가 방지될 수 있다.

위에서 언급된 해결하고자 하는 과제, 과제 해결 수단, 효과의 내용은 청구범위의 필수적인 특징을 특정하는 것은 아니므로, 청구범위의 권리 범위는 발명의 내용에 기재된 사항에 의하여 제한되지 않는다.

도 1은 본 명세서에 따른 발광 표시 장치를 개략적으로 나타내는 도면이다.
도 2는 도 1에 도시된 한 화소의 등가적인 회로도이다.
도 3은 본 명세서의 일 예에 따른 한 화소의 단면 구조를 나타내는 단면도이다.
도 4는 도 3에 도시된 A 부분의 확대도이다.
도 5는 본 명세서의 일 예에 따른 그루브를 나타내는 평면도이다.
도 6은 도 5에 도시된 선I-I'의 단면도이다.
도 7은 본 명세서의 일 예에 따른 배리어층을 나타내는 평면도이다.
도 8은 본 명세서의 다른 예에 따른 그루브를 나타내는 평면도이다.
도 9는 본 명세서의 다른 예에 따른 배리어층을 나타내는 평면도이다.
도 10은 본 명세서의 다른 예에 따른 한 화소의 단면 구조를 나타내는 단면도이다.
도 11은 본 명세서의 또 다른 예에 따른 한 화소의 단면 구조를 나타내는 단면도이다.
도 12는 도 11에 도시된 광 추출 패턴의 평면 구조를 나타내는 평면도이다.
도 13은 도 12에 도시된 선 II-II'의 단면도이다.

본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 명세서는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서는 청구항의 범주에 의해 정의될 뿐이다.

본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 명세서를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 "포함한다," "갖는다," "이루어진다" 등이 사용되는 경우 "만"이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 오차 범위에 대한 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들면, "상에," "상부에," "하부에," "옆에" 등으로 두 부분의 위치 관계가 설명되는 경우, 예를 들면, "바로" 또는 "직접"이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

시간 관계에 대한 설명일 경우, "후에," 에 "이어서," "다음에," "전에" 등으로 시간적 선후 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.

제 1, 제 2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성요소는 본 명세서의 기술적 사상 내에서 제 2 구성요소일 수도 있다.

본 명세서의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결" "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 특별히 명시적인 기재 사항이 없는 간접적으로 연결되거나 또는 접속될 수 있는 각 구성 요소 사이에 다른 구성 요소가 "개재"될 수도 있다고 이해되어야 할 것이다.

"적어도 하나"는 연관된 구성요소의 하나 이상의 모든 조합을 포함하는 것으로 이해되어야 할 것이다. 예를 들면, "제 1, 제 2, 및 제 3 구성요소의 적어도 하나"의 의미는 제 1, 제 2, 또는 제 3 구성요소뿐만 아니라, 제 1, 제 2, 및 제 3 구성요소의 두 개 이상의 모든 구성요소의 조합을 포함한다고 할 수 있다.

본 명세서의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.

이하, 첨부된 도면 및 예를 통해 본 명세서의 예를 살펴보면 다음과 같다. 도면에 도시된 구성요소들의 스케일은 설명의 편의를 위해 실제와 다른 스케일을 가지므로, 도면에 도시된 스케일에 한정되지 않는다.

도 1은 본 명세서에 따른 발광 표시 장치를 개략적으로 나타내는 도면이다.

도 1을 참조하면, 본 명세서의 일 예에 따른 발광 표시 장치는 표시 패널(10), 제어 회로(30), 데이터 구동 회로(50), 및 게이트 구동 회로(70)를 포함할 수 있다.

표시 패널(10)은 기판 상에 정의된 표시 영역(AA)(또는 활성 영역), 및 표시 영역(AA)을 둘러싸는 비표시 영역(IA)(또는 비활성 영역)을 포함할 수 있다.

표시 영역(AA)은 영상이 표시되는 영역으로서, 화소 어레이 영역, 활성 영역, 화소 어레이부, 표시부, 또는 화면일 수 있다. 예를 들어, 표시 영역(AA)은 표시 패널(10)의 중앙 부분에 배치될 수 있다.

비표시 영역(IA)은 영상이 표시되지 않는 영역으로서, 주변 회로 영역, 신호 공급 영역, 비활성 영역, 또는 베젤 영역일 수 있다. 비표시 영역(IA)은 표시 영역(AA)을 둘러싸도록 구성될 수 있다.

일 예에 따른 표시 영역(AA)은 m개 게이트 라인(GL)과 n개의 데이터 라인(DL)에 의해 정의되는 화소 영역에 배치된 화소들(12a, 12b, 12c, 12d)을 포함할 수 있다.

n개의 게이트 라인(GL) 각각은 제 1 방향(X)을 따라 길게 연장되고, 제 1 방향(X)을 가로지르는 제 2 방향(Y)을 따라 서로 이격될 수 있다. 예를 들어, n개의 게이트 라인(GL) 각각은 제 1 및 제 2 게이트 라인을 포함할 수 있다.

m개의 데이터 라인(DL) 각각은 제 2 방향(Y)을 따라 길게 연장되고, 제 1 방향(X)을 따라 서로 이격될 수 있다.

표시 영역(AA)은 데이터 라인(DL)과 나란하게 배치된 복수의 화소 구동 전압 라인(PL) 및 복수의 레퍼런스 전압 라인(RL)을 더 포함할 수 있다. n개의 게이트 라인(GL) 각각은 m개의 데이터 라인(DL)과 복수의 화소 구동 전압 라인(PL) 및 복수의 레퍼런스 전압 라인(RL) 각각을 가로지르는 교차부를 포함할 수 있다. n개의 게이트 라인(GL) 각각의 교차부는 다른 라인들과의 중첩 면적을 최소화하기 위한 적어도 하나의 슬릿 또는 개구부를 포함할 수 있다.

복수의 화소(12a, 12b, 12c, 12d) 각각은 실제 빛이 발광되는 최소 단위의 영역으로 정의될 수 있으며, 예를 들어, 서브 화소일 수 있다.

일 예에 따르면, 복수의 화소(12a, 12b, 12c, 12d) 중 서로 인접하게 배치된 3개의 화소 또는 게이트 라인(또는 데이터 라인)의 길이 방향을 따라 서로 인접하게 배치된 3개의 화소는 하나의 단위 화소(12)를 구성할 수 있다. 하나의 단위 화소(12)는 적색 화소, 녹색 화소, 및 청색 화소를 포함할 수 있지만, 이에 한정되지 않는다. 예를 들어, 하나의 단위 화소(12)는 적어도 하나의 적색 화소, 적어도 하나의 녹색 화소, 및 적어도 하나의 청색 화소를 포함하여 구성될 수 있다.

다른 예에 따르면, 복수의 화소(12a, 12b, 12c, 12d) 중 서로 인접하게 배치된 적어도 4개의 화소 또는 게이트 라인(또는 데이터 라인)의 길이 방향을 따라 서로 인접하게 배치된 4개의 화소는 하나의 단위 화소(12)를 구성한다. 하나의 단위 화소(12)는 적색 화소, 녹색 화소, 청색 화소, 및 백색 화소를 포함할 수 있지만, 이에 한정되지 않는다. 일 예로서, 하나의 단위 화소(12)는 적어도 하나의 적색 화소, 적어도 하나의 녹색 화소, 적어도 하나의 청색 화소, 및 적어도 하나의 백색 화소를 포함하여 구성될 수 있다.

하나의 단위 화소(12)를 구성하는 복수의 화소(12a, 12b, 12c, 12d)는 서로 동일한 크기를 가지거나 각기 다른 크기를 가질 수 있다. 예를 들어, 하나의 단위 화소(12)가 적색 화소, 녹색 화소, 청색 화소, 및 백색 화소로 구성될 때, 백색 화소(12b)가 가장 큰 크기를 갖고, 청색 화소(12d)가 가장 작은 크기를 가질 수 있고, 적색 화소(12a)는 백색 화소(12a)보다 작을 수 있으며, 녹색 화소(12c)는 적색 화소(12a)보다 작을 수 있다.

복수의 화소(12a, 12b, 12c, 12d) 각각은 화소 회로, 및 화소 회로에 연결된 발광 소자층을 포함할 수 있다. 발광 소자층은 제 1 전극, 제 2 전극, 및 제 1 전극과 제 2 전극 사이에 개재된 발광부를 포함할 수 있다.

복수의 화소(12a, 12b, 12c, 12d) 각각에 배치된 발광부는 각기 다른 컬러 광을 개별적으로 방출하거나 백색 광을 공통적으로 방출할 수 있다. 일 예에 따르면, 복수의 화소(12a, 12b, 12c, 12d) 각각의 발광부가 백색 광을 공통적으로 방출하는 경우, 적색 화소와 녹색 화소 및 청색 화소 각각은 백색 광을 각기 다른 컬러 광으로 변환하는 각기 컬러 필터(또는 파장 변환 부재)를 포함할 수 있다. 이 경우, 일 예에 따른 백색 화소는 컬러 필터를 구비하지 않을 수 있다. 다른 예에 따른 백색 픽셀의 적어도 일부 영역은 적색 화소와 녹색 화소 및 청색 화소 중 어느 하나와 동일한 컬러 필터를 포함할 수 있다.

복수의 화소(12a, 12b, 12c, 12d) 각각에 배치된 발광부는 하부 발광(bottom emission) 방식에 따라 기판 쪽으로 광을 방출할 수 있다. 이때, 복수의 화소(12a, 12b, 12c, 12d) 각각은 화소 영역을 정의하기 위한 별도의 뱅크 패턴(또는 화소 정의막) 없이 기판 상에 구현될 수 있다. 복수의 화소(12a, 12b, 12c, 12d) 각각에 배치된 발광부는 인접한 화소(12a, 12b, 12c, 12d) 간의 측면 누설 전류를 방지하거나 차단하기 위한 배리어층을 포함할 수 있다. 예를 들어, 배리어층은 전류 배리어층, 전류 차단층, 또는 전기 분리층일 수 있다.

일 예에 따른 배리어층은 제 1 전극과 제 2 전극 사이의 최단 거리 주변에 구현될 수 있다. 다른 예에 따른 배리어층은 가장 얇은 두께를 갖는 발광부를 사이에 두고 서로 마주하는 제 1 전극과 제 2 전극 사이에 구현될 수 있다. 예를 들어, 배리어층은 발광부를 관통하여 제 1 전극과 제 2 전극 사이에 물리적으로 연결될 수 있다. 이에 따라, 복수의 화소(12a, 12b, 12c, 12d)에 배치된 발광부는 배리어층에 의해 전기적으로 분리될 수 있다. 이러한 배리어층에 대한 구체적인 설명은 후술된다.

제어 회로(30)는 영상 신호를 기반으로 복수의 화소(12a, 12b, 12c, 12d) 각각에 대응되는 화소별 데이터 신호를 생성할 수 있다. 일 예에 따른 제어 회로(30)는 영상 신호, 즉 각 단위 화소(12)의 적색 입력 데이터와 녹색 입력 데이터 및 청색 입력 데이터를 기반으로 백색 화소 데이터를 추출하고, 추출된 백색 화소 데이터에 기초한 옵셋 데이터를 적색 입력 데이터와 녹색 입력 데이터 및 청색 입력 데이터 각각에 반영하여 적색 화소 데이터와 녹색 화소 데이터 및 청색 화소 데이터를 각각 산출하고, 산출된 적색 화소 데이터, 녹색 화소 데이터, 청색 화소 데이터, 및 백색 화소 데이터를 화소 배열 구조에 알맞도록 정렬해 데이터 구동 회로(50)에 공급할 수 있다. 예를 들어, 제어 회로(30)는 대한민국 공개특허공보 제10-2013-0060476호 또는 제10-2013-0030598호에 개시된 데이터 변환 방법에 따라 적색, 녹색, 및 청색의 입력 데이터를 적색, 녹색, 청색, 및 백색의 4색 데이터로 변환할 수 있다.

제어 회로(30)는 게이트 구동 회로(50)와 데이터 구동 회로(70)를 표시 모드 또는 센싱 모드로 구동시킬 수 있다. 제어 회로(30)는 타이밍 동기 신호를 기반으로 게이트 구동 회로(50)와 데이터 구동 회로(70) 각각을 표시 모드 또는 센싱 모드로 구동시키기 위한 데이터 제어 신호와 게이트 제어 신호 각각을 생성하고, 데이터 제어 신호를 데이터 구동 회로(50)에 제공하며, 게이트 제어 신호를 게이트 구동 회로(70)에 제공할 수 있다. 예를 들어, 센싱 모드(또는 외부 보상 구동)는 발광 표시 장치의 제품 출하 전의 검사 공정시, 표시 패널(10)의 최초 초기 구동시, 발광 표시 장치의 전원 온(power on)시, 발광 표시 장치의 전원 오프(power off)시, 표시 패널(10)의 장시간 구동 후 전원 오프(power off)시, 실시간 또는 주기적으로 설정된 프레임의 블랭크 기간에 수행될 수 있다.

제어 회로(30)는 센싱 모드에 따라 데이터 구동 회로(50)로부터 제공되는 화소별 센싱 데이터를 저장 회로에 저장한다. 그리고, 제어 회로(30)는 표시 모드시, 저장 회로에 저장된 센싱 데이터에 기초하여 각 화소(12a, 12b, 12c, 12d)에 공급될 화소 데이터를 보정하여 데이터 구동 회로(50)에 제공할 수 있다. 여기서, 화소별 센싱 데이터는 구동 트랜지스터와 발광 소자 각각의 경시적 변화 정보를 포함할 수 있다. 이에 따라, 제어 회로(350)는 센싱 모드에서, 각 화소(12a, 12b, 12c, 12d)에 배치된 구동 트랜지스터의 특성 값(예를 들어, 문턱 전압 또는 이동도)을 센싱하고, 이를 기반으로 각 화소(12a, 12b, 12c, 12d)에 공급될 화소 데이터를 보정함으로써 복수의 화소들 내 구동 트랜지스터의 특성 값 편차에 따른 화질 저하를 최소화하거나 방지할 수 있다. 이와 같은, 발광 표시 장치의 센싱 모드는 본 명세서의 출원인에 의해 이미 공지된 기술이므로, 이에 대한 상세한 설명은 생략한다. 예를 들어, 본 명세서에 따른 발광 표시 장치는 대한민국 공개특허공보 제 10-2016-0093179호, 제10-2017-0054654호, 또는 제10-2018-0002099호에 개시된 센싱 모드를 통해서 각 화소(12a, 12b, 12c, 12d)에 배치된 구동 트랜지스터의 특성 값을 센싱할 수 있다.

데이터 구동 회로(50)는 표시 패널(10)에 구현된 m개의 데이터 라인(DL) 각각과 개별적으로 연결될 수 있다. 데이터 구동 회로(50)는 제어 회로(30)로부터 제공되는 화소별 데이터 신호와 데이터 제어 신호를 수신하고, 전원 회로로부터 제공되는 복수의 기준 감마 전압을 수신할 수 있다.

데이터 구동 회로(50)는, 표시 모드에서, 데이터 제어 신호와 복수의 기준 감마 전압을 이용하여 디지털 형태의 화소별 데이터 신호를 아날로그 형태의 화소별 데이터 전압으로 변환하고, 변환된 화소별 데이터 전압을 해당하는 데이터 라인(DL)에 공급하고, 데이터 전압과 동기되는 레퍼런스 전압을 생성해 복수의 레퍼런스 전압 라인(RL)에 공급할 수 있다.

데이 데이터 구동 회로(50)는, 센싱 모드에서 데이터 제어 신호와 복수의 기준 감마 전압을 기반으로, 디지털 형태의 센싱용 데이터 신호를 센싱용 데이터 전압으로 변환하여 해당하는 데이터 라인(DL)을 통해 해당하는 화소(12a, 12b, 12c, 12d)에 공급하고, 복수의 레퍼런스 전압 라인(RL) 각각을 통해서 해당하는 화소(12a, 12b, 12c, 12d)에 배치된 구동 트랜지스터의 특성 값을 센싱하고, 센싱된 화소별 센싱 데이터를 제어 회로(30)에 제공할 수 있다. 예를 들어, 데이터 구동 회로(50)는 단위 화소(12)을 구성하는 제 1 내지 제 4 화소(12a, 12b, 12c, 12d)을 순차적으로 센싱할 수 있다.

게이트 구동 회로(70)는 화소 어레이부(10)에 마련된 n개의 게이트 라인(GL) 각각과 개별적으로 연결될 수 있다. 게이트 구동 회로(70)는 제어 회로(30)로부터 공급되는 게이트 제어 신호를 기반으로 정해진 순서에 따라 게이트 신호를 생성하여 해당하는 게이트 라인(GL)에 공급할 수 있다.

일 예에 따른 게이트 구동 회로(70)는 박막 트랜지스터의 제조 공정에 따라 기판의 비표시 영역(IA)에 배치될 수 있다. 예를 들어, 게이트 구동 회로(70)는 박막 트랜지스터의 제조 공정에 따라 기판의 일측 가장자리 및/또는 양측 가장자리에 집적되어 복수의 게이트 라인(GL)과 일대일로 연결될 수 있다.

다른 예에 따른 게이트 구동 회로(70)는 집적 회로로 구성되어 기판에 실장되거나 연성 회로 필름에 실장되어 복수의 게이트 라인(GL)과 일대일로 연결될 수 있다.

한편, 데이터 구동 회로(50)가 센싱 모드 없이 표시 모드만으로 구동될 경우, 표시 영역(AA)에 배치된 복수의 레퍼런스 전압 라인(RL)은 생략되며, 데이터 구동 회로(50)는 데이터 전압만을 해당하는 데이터 라인(DL)에 공급할 수 있다.

도 2는 도 1에 도시된 한 화소의 등가적인 회로도이다.

도 2를 참조하면, 본 명세서의 일 예에 따른 화소(12a, 12b, 12c, 12d)는 화소 회로(PC) 및 발광 소자층(EDL)을 포함한다.

화소 회로(PC)는 제 1 스위칭 박막 트랜지스터(Tsw1), 제 2 스위칭 박막 트랜지스터(Tsw2), 구동 박막 트랜지스터(Tdr), 및 커패시터(Cst)를 포함할 수 있다. 박막 트랜지스터(Tsw1, Tsw2, Tdr)는 N형 박막 트랜지스터(TFT)일 수 있다.

일 예로서, 제 1 스위칭 박막 트랜지스터(Tsw1), 제 2 스위칭 박막 트랜지스터(Tsw2), 및 구동 박막 트랜지스터(Tdr) 중 적어도 하나는 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon), 산화물(oxide) 및 유기물(organic material) 중 어느 하나를 기반으로 하는 반도체층(또는 활성층)을 포함할 수 있다.

다른 예로서, 제 1 스위칭 박막 트랜지스터(Tsw1), 제 2 스위칭 박막 트랜지스터(Tsw2), 및 구동 박막 트랜지스터(Tdr) 중 일부의 박막 트랜지스터는 응답 특성이 우수한 저온 결정질 실리콘(low-temperature poly-Si)을 기반으로 하는 반도체층을 포함하고, 나머지는 오프 전류(off current) 특성이 우수한 옥사이드(oxide)를 기반으로 하는 반도체층을 포함하는 박막 트랜지스터일 수 있다.

제 1 스위칭 박막 트랜지스터(Tsw1)는 게이트 라인(GL)의 제 1 게이트 라인(GLa)에 접속된 게이트 전극, 인접한 데이터 라인(DL)에 접속된 제 1 소스/드레인 전극, 및 구동 박막 트랜지스터(Tdr)의 게이트 전극인 제 1 노드(n1)에 접속된 제 2 소스/드레인 전극을 포함할 수 있다. 제 1 스위칭 박막 트랜지스터(Tsw1)는 제 1 게이트 라인(GLa)에 공급되는 게이트 온 전압 레벨의 제 1 게이트 신호(GSa)에 따라 데이터 라인(DL)에 공급되는 데이터 전압(Vdata)을 제 1 노드(n1), 즉 구동 박막 트랜지스터(Tdr)의 게이트 전극에 공급할 수 있다.

제 2 스위칭 박막 트랜지스터(Tsw2)는 게이트 라인(GL)의 제 2 게이트 라인(GLb)에 접속된 게이트 전극, 인접한 레퍼런스 라인(RL)에 접속된 제 1 소스/드레인 전극, 및 구동 박막 트랜지스터(Tdr)의 소스 전극인 제 2 노드(n2)에 접속된 제 2 소스/드레인 전극을 포함할 수 있다. 제 2 스위칭 박막 트랜지스터(Tsw2)는 제 2 게이트 라인(GLb)에 공급되는 게이트 온 전압 레벨의 제 2 게이트 신호(GSb)에 따라 레퍼런스 라인(RL)에 공급되는 기준 전압(Vref)을 제 2 노드(n2), 즉 구동 박막 트랜지스터(Tdr)의 소스 전극에 공급할 수 있다.

커패시터(Cst)는 구동 박막 트랜지스터(Tdr)의 게이트 전극과 소스 전극 사이에 형성될 수 있다. 일 예에 따른 커패시터(Cst)는 구동 박막 트랜지스터(Tdr)의 게이트 전극으로 이루어진 제 1 커패시터 전극, 구동 박막 트랜지스터(Tdr)의 소스 전극으로 이루어진 제 2 커패시터 전극, 및 제 1 커패시터 전극과 제 2 커패시터 전극의 중첩 영역에 형성된 유전체층을 포함할 수 있다. 커패시터(Cst)는 구동 박막 트랜지스터(Tdr)의 게이트 전극과 소스 전극 사이의 차 전압을 충전한 후, 충전된 전압에 따라 구동 박막 트랜지스터(Tdr)를 스위칭시킬 수 있다.

구동 박막 트랜지스터(Tdr)는 제 1 스위칭 박막 트랜지스터(Tsw1)의 제 2 소스/드레인 전극과 커패시터(Cst)의 제 1 커패시터 전극에 공통적으로 접속된 게이트 전극, 제 2 스위칭 박막 트랜지스터(Tsw2)의 제 1 소스/드레인 전극과 커패시터(Cst)의 제 2 커패시터 전극 및 발광 소자층(EDL)에 공통적으로 접속된 소스 전극, 및 화소 구동 전원 라인(PL)에 접속된 드레인 전극을 포함할 수 있다. 구동 박막 트랜지스터(Tdr)는 커패시터(Cst)의 전압에 의해 턴-온됨으로써 화소 구동 전원 라인(PL)으로부터 발광 소자층(EDL)으로 흐르는 전류 량을 제어할 수 있다.

발광 소자층(DEL)은 화소 회로(PC)의 구동에 따라 화소 구동 전원 라인(PL)으로부터 저전위 전원(VSS)으로 흐르는 데이터 전류에 비례하여 발광할 수 있다. 일 예에 따른 발광 소자층(EDL)은 제 1 전극, 자발광부(EP), 및 제 2 전극을 포함할 수 있다. 예를 들어, 발광 소자층(EDL)은 발광 소자, 광 방출부, 또는 점 광원부일 수 있다.

제 1 전극은 화소 회로(PC)의 구동 박막 트랜지스터(Tdr)의 소스 전극과 전기적으로 연결될 수 있다. 제 1 전극은 애노드 전극, 화소 전극, 또는 투명 전극일 수 있다.

자발광부(EP)는 제 1 전극 상에 형성될 수 있다. 일 예에 따른 자발광부(EP)는 복수의 화소(12a, 12b, 12c, 12d) 각각에 개별적으로 형성될 수 있으며, 이 경우, 각 화소(12a, 12b, 12c, 12d)의 자발광부(EP)는 각기 다른 컬러 광을 방출할 수 있다. 다른 예에 따른 자발광부(EP)는 복수의 화소(12a, 12b, 12c, 12d)에 공통적으로 형성될 수 있으며, 이 경우, 각 화소(12a, 12b, 12c, 12d)의 자발광부(EP)는 서로 동일한 백색 광을 방출할 수 있다.

일 예에 따른 자발광부(EP)는 단일층 구조이거나 2 이상의 복층 구조를 갖는 적어도 하나의 발광층을 포함할 수 있다. 적어도 하나의 발광층은 유기 발광층, 양자점 발광층, 및 무기 발광층 중 어느 하나를 포함할 수 있다. 예를 들어, 자발광부(EP)는 제 1 전극과 제 2 전극 사이에 배치되고, 각기 다른 컬러 광을 방출하는 2 이상의 유기 발광층을 포함할 수 있다.

제 2 전극은 자발광부(EP) 상에 형성될 수 있다. 제 2 전극은 복수의 화소(12a, 12b, 12c, 12d) 각각에 공통적으로 연결될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 제 2 전극은 캐소드 전극, 공통 전극, 또는 반사 전극일 수 있다.

상술한 예에 있어서는 화소 회로(PC)가 3개의 트랜지스터와 하나의 커패시터(Cst)로 구성되는 것으로 설명하였지만, 화소 회로(PC)를 구성하는 트랜지스터 및 커패시터의 개수는 다양하게 변형 가능할 것이다. 예를 들어, 화소(12a, 12b, 12c, 12d)의 화소 회로(PC)는 구동 박막 트랜지스터(Tsw), 스위칭 박막 트랜지스터(Tsw), 및 커패시터(Cst)를 포함할 수 있다.

도 3은 본 명세서의 일 예에 따른 한 화소의 단면 구조를 나타내는 단면도이며, 도 4는 도 3에 도시된 A 부분의 확대도이다.

도 3 및 도 4를 참조하면, 본 명세서의 일 예에 따른 표시 패널(10)(또는 발광 표시 장치)는 기판(100), 회로층(110), 평탄화층(130), 및 발광 소자층(EDL)을 포함할 수 있다.

기판(100)은 주로 글라스 재질로 이루어지지만, 구부리거나 휠 수 있는 투명한 플라스틱 재질, 예로서, 폴리이미드 재질로 이루어질 수 있다.

기판(100)은 표시 영역에 정의된 복수의 화소 영역(PA)을 포함할 수 있다.

복수의 화소 영역(PA) 각각은 발광 영역(EA), 회로 영역(CA), 및 비발광 영역(NEA)을 포함할 수 있다.

발광 영역(EA)은 화소 영역(PA) 중 비발광 영역(NEA)을 제외한 나머지 영역으로 정의될 수 있다. 예를 들어, 발광 영역(EA)은 화소 영역(PA)의 일측에 배치될 수 있다. 예를 들어, 발광 영역(EA)은 화소 영역(PA)의 상측에 배치될 수 있다.

회로 영역(CA)은 화소 영역(PA) 내에서 발광 영역(EA)과 공간적으로 분리될 수 있다. 예를 들어, 회로 영역(CA)은 화소 영역(PA)의 타측에 배치될 수 있다. 예를 들어, 회로 영역(CA)은 화소 영역(PA)의 하측에 배치될 수 있다.

비발광 영역(NEA)은 제 1 방향(X)과 제 2 방향(Y)을 따라 서로 인접한 2개의 화소 영역(PA) 사이에 배치될 수 있다. 또한, 비발광 영역(NEA)는 하나의 화소 영역(PA) 내에서 발광 영역(EA)과 회로 영역(CA) 사이에 배치될 수 있다. 비발광 영역(EA)은 회로 영역(CA)을 포함할 수 있다. 예를 들어, 발광 영역(EA)은 개구 영역, 개구부, 광 방출 영역, 또는 광 방출부 등일 수 있다. 비발광 영역(NEA)은 비개구 영역일 수 있다.

회로층(110)은 기판(100)의 제 1 면(100a) 상에 배치될 수 있다. 일 예에 따른 회로층(110)은 버퍼층(111), 화소 회로(PC), 및 보호층(117)을 포함할 수 있다.

버퍼층(111)은 기판(100)의 제 1 면(100a) 전체에 배치될 수 있다. 버퍼층(111)은 박막 트랜지스터의 제조 공정 중 고온 공정시 기판(100)에 함유된 물질이 트랜지스터층으로 확산되는 것을 차단하는 역할을 한다. 또한, 버퍼층(111)은 외부의 수분이나 습기가 발광 소자 쪽으로 침투하는 것을 방지하는 역할을 겸할 수 있다. 버퍼층(111)은 실리콘 산화물 또는 실리콘 질화물로 이루어질 수 있다. 선택적으로, 버퍼층(111)은 경우에 따라서 생략될 수도 있다.

화소 회로(PC)는 복수의 화소 영역(PA) 각각의 회로 영역(CA)에 배치될 수 있다. 일 예에 따른 화소 회로(PC)는 구동 박막 트랜지스터(Tdr)를 포함할 수 있다.

구동 박막 트랜지스터(Tdr)는 액티브층(112), 게이트 절연막(113), 게이트 전극(114), 층간 절연막(115), 드레인 전극(116d), 및 소스 전극(116s)을 포함할 수 있다.

액티브층(112)은 회로 영역(CA)의 구동 박막 트랜지스터 영역에 형성된 채널 영역(112c)과 드레인 영역(112d) 및 소스 영역(112s)을 포함할 수 있다. 드레인 영역(112d)과 소스 영역(112s)은 채널 영역(112c)을 사이에 두고 서로 나란하도록 이격될 수 있다.

액티브층(112)은 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon), 산화물(oxide) 및 유기물(organic material) 중 어느 하나를 기반으로 하는 반도체 물질로 구성될 수 있지만, 이에 제한되지 않는다.

게이트 절연막(113)은 액티브층(112)의 채널 영역(112c) 상에 형성될 수 있다. 일 예로서, 게이트 절연막(113)은 액티브층(112)의 채널 영역(112c) 상에만 섬 형태로 형성될 수 있다. 다른 예로서, 게이트 절연막(113)은 액티브층(112)을 포함하는 기판(100) 또는 버퍼층(111)의 전면(前面) 전체에 형성될 수 있다.

게이트 전극(114)은 액티브층(112)의 채널 영역(112c)과 중첩되도록 게이트 절연막(113) 상에 형성될 수 있다. 예를 들어, 게이트 전극(114)은 단일 금속층, 합금의 단일층, 또는 2층 이상의 다중층으로 이루어질 수 있다.

층간 절연막(115)은 게이트 전극(114)과 액티브층(112)의 드레인 영역(112d) 및 소스 영역(112s) 상에 형성될 수 있다. 층간 절연막(115)은 발광 영역(EA), 회로 영역(CA), 및 비발광 영역(NEA) 전체에 형성될 수 있다. 예를 들어, 층간 절연막(115)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx)과 같은 무기 물질로 이루어지거나 벤조사이클로부텐(benzocyclobutene) 또는 포토 아크릴(photo acryl)과 같은 유기 물질로 이루어질 수 있다.

드레인 전극(116d)은 액티브층(112)의 드레인 영역(112d)과 중첩되는 층간 절연막(115)에 마련된 드레인 콘택홀을 통해 액티브층(112)의 드레인 영역(112d)과 전기적으로 연결될 수 있다.

소스 전극(116s)은 액티브층(112)의 소스 영역(112s)과 중첩되는 층간 절연막(115)에 마련된 소스 콘택홀을 통해 액티브층(112)의 소스 영역(112s)과 전기적으로 연결될 수 있다.

드레인 전극(116d)과 소스 전극(111s) 각각은 동일한 금속 재질로 이루어질 수 있다. 예를 들어, 드레인 전극(116d)과 소스 전극(111s) 각각은 게이트 전극과 동일하거나 다른 단일 금속층, 합금의 단일층, 또는 2층 이상의 다중층으로 이루어질 수 있다.

추가적으로, 화소 회로부는 구동 박막 트랜지스터(Tdr)와 함께 회로 영역(CA)에 배치된 제 1 및 제 2 스위칭 박막 트랜지스터, 및 커패시터를 더 포함할 수 있다. 제 1 및 제 2 스위칭 박막 트랜지스터 각각은 구동 박막 트랜지스터(Tdr)와 동일한 구조를 가지도록 화소 영역(PA)의 회로 영역(CA) 상에 마련되므로, 이에 대한 설명은 생략하기로 한다. 커패시터는 층간 절연막(115)을 사이에 두고 서로 중첩되는 구동 박막 트랜지스터(Tdr)의 게이트 전극(GE)과 소스 전극(SE) 사이의 중첩 영역에 마련될 수 있다.

부가적으로, 화소 회로부에 마련된 박막 트랜지스터는 광에 의해 문턱 전압이 쉬프트되는 특성을 가질 수 있는데, 이를 방지하기 위하여, 표시 패널 또는 제 1 기판(100)은 구동 박막 트랜지스터(Tdr), 제 1 스위칭 박막 트랜지스터, 및 제 2 스위칭 박막 트랜지스터 중 적어도 하나의 액티브층(112)의 아래에 마련된 차광층(105)을 더 포함할 수 있다. 차광층(105)은 기판(100)과 액티브층(112) 사이에 마련되어 기판(100)을 통해서 액티브층(112) 쪽으로 입사되는 광을 차단함으로써 외부 광에 의한 트랜지스터의 문턱 전압 변화를 최소화 내지 방지한다.

보호층(117)은 화소 회로부를 덮도록 기판(100) 상에 마련될 수 있다. 보호층(117)은 구동 박막 트랜지스터(Tdr)의 드레인 전극(116d)과 소스 전극(116s) 및 층간 절연막(115)을 덮는다. 보호층(117)은 발광 영역(EA), 회로 영역(CA), 및 비발광 영역(NEA) 전체에 형성될 수 있다. 예를 들어, 보호층(117)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx)과 같은 무기 물질로 이루어질 수 있다. 선택적으로, 보호층(117)은 패시베이션층의 용어로 표현될 수도 있다. 이러한 보호층(117)은 생략될 수도 있다.

평탄화층(130)은 보호층(117)을 덮도록 기판(100) 상에 마련될 수 있다. 보호층(117)이 생략될 때, 평탄화층(130)은 회로층(110)을 덮도록 기판(100) 상에 마련될 수 있다. 평탄화층(130)은 발광 영역(EA), 회로 영역(CA), 및 비발광 영역(NEA) 전체에 형성될 수 있다.

일 예에 따른 평탄화층(130)은 상대적으로 두꺼운 두께를 가지도록 형성되어 표시 영역(AA) 상에 평탄면을 제공할 수 있다. 예를 들어, 평탄화층(130)은 포토 아크릴(photo acryl), 벤조사이클로부텐(benzocyclobutene), 폴리 이미드(polyimide), 및 불소 수지 등과 같은 유기 물질로 이루어질 수 있다.

일 예에 따른 평탄화층(130)은 화소 영역(PA)의 비발광 영역(NEA)에 배치된 그루브(131)를 포함할 수 있다.

그루브(131)는 화소 영역(PA)의 비발광 영역(NEA)에 배치된 평탄화층(130)의 상면(또는 평탄면)(130a)으로부터 미리 설정된 깊이를 가지도록 오목하게 형성될 수 있다. 이러한 그루브(131)는 서로 인접한 2개의 화소 영역(PA) 사이의 혼색을 방지하거나 최소화할 수 있다. 예를 들어, 그루브(131)는 서로 인접한 2개의 화소 영역(PA) 중 제 1 화소 영역으로부터의 광을 제 1 화소 영역 쪽으로 반사시키고 제 2 화소 영역으로부터의 광을 제 2 화소 영역 쪽으로 반사시킬 수 있다. 예를 들어, 그루브(131)는 혼색 방지 구조물, 광 반사 구조물, 또는 광 경로 변경 구조물일 수 있다.

일 예에 따른 그루브(131)는 제 1 방향(X)과 제 2 방향(Y)을 따라 서로 인접한 2개의 화소 영역(PA) 사이에 배치될 수 있다. 그루브(131)는 제 1 방향(X)과 제 2 방향(Y)을 따라 서로 인접한 2개의 화소 영역(PA) 사이의 경계부(BP)에 배치되거나 경계부(BP) 주변에 배치될 수 있다. 예를 들어, 그루브(131)는 제 1 방향(X)과 제 2 방향(Y) 중 어느 하나의 방향을 따라 서로 인접한 2개의 화소 영역(PA)의 발광 영역(EA) 사이의 경계부(BP)에 배치되거나 경계부(BP) 주변에 배치될 수 있다. 이 경우, 그루브(131)는 제 1 방향(X)과 제 2 방향(Y) 중 어느 하나의 방향을 따라 서로 인접한 2개의 화소 영역(PA)에 공유되고, 될 수 있다.

일 예에 따른 그루브(131)는 화소 영역(PA)의 발광 영역(EA) 주변의 평탄화층(130)으로부터 오목하게 형성될 수 있다. 그루브(131)는 화소 영역(PA)의 비발광 영역(EA)에 배치된 평탄화층(130)으로부터 오목하게 형성됨으로써 화소 영역(PA)의 발광 영역(EA)의 적어도 일부를 정의할 수 있다. 예를 들어, 그루브(131)는 발광 영역(EA)의 제 1 내지 제 4 변 중 적어도 2변 이상을 정의할 수 있다. 이에 의해, 화소 영역(PA)의 발광 영역(EA)이 그루브(131)에 의해 정의됨으로써 화소 영역(PA)의 발광 영역(EA)을 정의하기 위한 별도의 뱅크층 또는 화소 정의막이 생략됨에 따라 화소의 개구율이 증가될 수 있다.

발광 소자층(EDL)은 화소 영역(PA)의 발광 영역(EA) 상의 평탄화층(130) 상에 배치될 수 있다. 발광 소자층(EDL)은 하부 발광(bottom emission) 방식에 따라 기판(100) 쪽으로 광을 방출할 수 있다. 일 예에 따른 발광 소자층(EDL)은 제 1 전극(E1), 자발광부(EP), 및 제 2 전극(E2)을 포함할 수 있다.

제 1 전극(E1)은 화소 영역(PA) 상의 평탄화층(130) 상에 배치되고 구동 박막 트랜지스터(Tdr)의 소스 전극(116s)과 전기적으로 연결될 수 있다.

제 1 전극(E1)은 구동 박막 트랜지스터(Tdr)와의 전기적인 연결 영역을 제외한 나머지 부분은 평탄면 구조를 가질 수 있다. 예를 들어, 제 1 전극(E1) 중 구동 박막 트랜지스터(Tdr)와의 전기적인 연결 영역을 제외한 나머지 영역은 화소 영역(PA)의 발광 영역(EA)에서 평탄화층(130)의 상면(130a)과 직접적으로 접촉되기 때문에 평탄화층(130)의 상면(130a)과 동일한 평면 구조를 가질 수 있다. 그리고, 제 1 전극(E1) 중 구동 박막 트랜지스터(Tdr)와의 전기적인 연결 영역은 오목 구조를 가질 수 있다. 제 1 전극(E1)은 평탄화층(130) 중 그루브(131) 및 구동 박막 트랜지스터(Tdr)와의 전기적인 연결 영역을 제외한 나머지 평탄화층(130)의 상면(130a)에 배치될 수 있다.

제 1 전극(E1)의 일단은 구동 박막 트랜지스터(Tdr)의 소스 전극(116s)과 중첩되도록 회로 영역(CA) 상의 평탄화층(130) 상에 배치되고, 평탄화층(130)과 보호층(117)에 마련된 전극 컨택홀(132)을 통해서 구동 박막 트랜지스터(Tdr)의 소스 전극(116s)과 전기적으로 연결될 수 있다. 예를 들어, 제 1 전극(E1)의 일단은 구동 박막 트랜지스터(Tdr)의 소스 전극(116s) 상으로 연장되어 전극 컨택홀(132)을 통해서 구동 박막 트랜지스터(Tdr)의 소스 전극(116s)과 전기적으로 연결될 수 있다. 예를 들어, 제 1 전극(E1)은 각 화소 영역(PA) 내에서 발광 영역(EA)과 회로 영역(CA) 사이에 배치된 연장 부분을 포함할 수 있다.

제 1 전극(E1)의 타단은 화소 영역(PA)의 발광 영역(EA)의 끝에 위치하거나 발광 영역(EA)과 비발광 영역(NEA)의 경계부에 위치할 수 있다.

자발광부(EP)는 화소 영역(PA) 상의 제 1 전극(E1)과 평탄화층(130) 상에 배치될 수 있다.

일 예에 따른 자발광부(EP)는 제 1 전극(E1) 전체를 둘러싸도록 형성될 수 있다. 예를 들어, 자발광부(EP)는 제 1 전극(E1)의 상면 및 모든 측면(또는 측벽)을 둘러싸도록 형성될 수 있다.

다른 예에 따른 자발광부(EP)는 각 화소 영역(PA)의 발광 영역(EA)과 비발광 영역(NEA) 및 회로 영역(CA) 상에 배치될 수 있다. 예를 들어, 자발광부(EP)는 제 1 전극(E1)과 평탄화층(130)의 상면(130a) 및 그루브(131)를 덮도록 형성될 수 있다.

자발광부(EP)는 백색 광을 방출하기 위한 2 이상의 발광층(EL1, EL2)(또는 스택층을 포함한다. 일 예에 따른 자발광부(EP)는 제 1 광과 제 2 광의 혼합에 의해 백색 광을 방출하기 위한 제 1 발광층(또는 제 1 스택층)(EL1)과 제 2 발광층(또는 제 2 스택층)(EL2)을 포함할 수 있다. 예를 들어, 제 1 발광층(EL1)은 제 1 광을 방출하기 위하여, 청색 발광층, 녹색 발광층, 적색 발광층, 황색 발광층, 및 황록색 발광층 중 어느 하나를 포함할 수 있다. 제 2 발광층(EL2)은 청색 발광층, 녹색 발광층, 적색 발광층, 황색 발광층, 및 황록색 발광층 중 제 1 광과의 혼합에 의해 자발광부(EP)에서 백색 광을 구현하기 위한 제 2 광을 방출하는 발광층을 포함할 수 있다.

일 예에 따른 자발광부(EP)는 정공 수송층과 전자 수송층을 더 포함할 수 있다. 예를 들어, 자발광부(EP)는 제 1 전극(E1)과 제 1 발광층(EL1) 사이의 제 1 정공 수송층, 제 1 발광층(EL1)과 제 2 발광층(EL2) 사이의 제 1 전자 수송층, 제 1 전자 수송층과 제 2 발광층(EL2) 사이의 제 2 정공 수송층, 및 제 2 발광층(EL2)과 제 2 전극(E2) 사이의 제 2 전자 소송층을 더 포함할 수 있다. 예를 들어, 자발광부(EP)에서, 제 1 정공 수송층과 제 1 발광층(EL1) 및 제 1 전자 수송층은 제 1 스택층, 제 2 정공 수송층과 제 2 발광층(EL2) 및 제 2 전자 수송층은 제 2 스택층일 수 있다.

일 예에 따른 자발광부(EP)는 제 1 발광층(EL1)과 제 2 발광층(EL2) 사이에 배치된 중간층(ML)을 더 포함할 수 있다.

중간층(ML)은 제 1 발광층(EL1)과 제 2 발광층(EL2) 사이에 배치될 수 있다. 일 예에 따른 중간층(ML)은 제 1 발광층(EL1)과 제 2 발광층(EL2) 사이의 전하 균형을 조절할 수 있다. 예를 들어, 중간층(ML)은 전하 생성층일 수 있다. 예를 들어, 중간층(ML)은 N형 전하 생성층 및 P형 전하 생성층을 포함할 수 있다.

일 예에 따른 자발광부(EP)는 제 3 발광층(또는 제 3 스택층)을 더 포함할 수 있다. 제 3 발광층은 제 2 발광층(EL)과 제 2 전극(E2) 사이에 배치될 수 있다. 제 3 발광층은 청색 발광층, 녹색 발광층, 적색 발광층, 황색 발광층, 및 황록색 발광층 중 제 1 발광층(EL1)과 같거나 다른 발광층을 포함할 수 있다.

제 2 전극(E2)은 자발광부(EP) 상에 형성되어 자발광부(EP)와 직접적으로 접촉될 수 있다. 제 2 전극(E2)은 자발광부(EP) 상에 형성(또는 증착)됨으로써 자발광부(EP)의 표면 형상을 그대로 따르는 표면 형상을 가질 수 있다. 예를 들어, 제 2 전극(E2)은 증착 공정에 의해 자발광부(EP)의 표면 형상(또는 모폴로지)를 그대로 따르는 등각(conformal) 형태로 형성됨으로써 자발광부(EP)과 동일한 단면 구조를 가질 수 있다. 예를 들어, 제 2 전극(E2)은 각 화소 영역(PA)의 발광 영역(EA)에서 평면 구조를 가질 수 있고, 각 화소 영역(PA)의 비발광 영역(NEA)에서 그루브(131)의 형상을 따르는 오목 구조 또는 기판(100) 쪽으로 돌출 구조를 가질 수 있다. 그루브(131) 상에 배치된 제 2 전극(E2)은 인접한 2개의 발광 영역(EA) 사이의 혼색을 방지하거나 최소화할 수 있는 광 경로 차단 구조물, 혼색 방지 구조물, 또는 반사 구조물일 수 있다.

일 예에 따른 제 2 전극(E2)은 발광 소자층(EDL)에서 방출되어 입사되는 광을 기판(100) 쪽으로 반사시키기 위해 반사율이 높은 금속 물질을 포함할 수 있다. 예를 들어, 제 2 전극(E2)은 알루미늄(Al), 은(Ag), 몰리브덴(Mo), 금(Au), 마그네슘(Mg), 칼슘(Ca), 또는 바륨(Ba) 중에서 선택된 어느 하나의 물질 또는 2 이상의 합금 물질로 이루어진 단일층 구조 또는 다층 구조를 포함할 수 있다.

발광 소자층(EDL)은 기판(100) 상의 비발광 영역(NEA)에 배치되는 홈부(GP)를 더 포함할 수 있다.

홈부(GP)는 인접한 2개의 화소 영역(PA) 사이 또는 경계부에 오목하게 배치될 수 있다. 예를 들어, 홈부(GP)는 인접한 2개의 화소 영역(PA)의 발광 영역(EA) 사이에 오목하게 배치된 제 2 전극(E2)을 포함함으로써 오목한 제 2 전극(E2)의 광 반사에 의해 인접한 2개의 발광 영역(EA) 사이의 혼색을 방지하거나 최소화할 수 있다. 예를 들어, 제 1 및 제 2 화소 영역이 서로 인접할 때, 홈부(GP)는 제 1 화소 영역(PA)의 발광 영역(EA)으로부터 방출되는 광을 제 1 화소 영역(PA) 쪽으로 반사시켜 제 2 화소 영역(PA)으로의 진행을 차단하거나 제 2 화소 영역(PA)의 발광 영역(EA)으로부터 방출되는 광을 제 2 화소 영역(PA) 쪽으로 반사시켜 제 1 화소 영역(PA)으로의 진행을 차단할 수 있다. 예를 들어, 오목하거나 기판(100) 쪽으로 돌출된 제 2 전극(E2)을 포함하는 홈부(GP)는 광 경로 차단 구조물, 혼색 방지 구조물, 또는 반사 구조물일 수 있다.

일 예에 따른 발광 소자층(EDL)은 배리어층(또는 금속 산화물층)(BL)을 더 포함할 수 있다.

일 예에 따른 배리어층(BL)은 화소 영역(PA)의 발광 영역(EA)과 비발광 영역(NEA)의 경계 영역(BA)에 배치될 수 있다. 예를 들어, 배리어층(BL)은 발광 영역(EA)과 비발광 영역(NEA)의 경계 영역(BA) 상의 제 1 전극(E1)과 제 2 전극(E2) 사이에 배치될 수 있다. 예를 들어, 배리어층(BL)은 경계 영역(BA)에서 자발광부(EP)를 단절시키거나 전기적으로 분리시킬 수 있다. 예를 들어, 배리어층(BL)은 평탄화층(130)의 상면(130a)과 그루브(131)의 경계 영역(BA) 주변에 배치될 수 있다.

일 예에 따른 배리어층(BL)은 제 1 전극(E1)의 끝단 측면(E1e) 주변에 배치될 수 있다. 예를 들어, 배리어층(BL)은 그루브(131)에 인접한 제 1 전극(E1)의 끝단 측면(E1e) 주변에 배치될 수 있다. 예를 들어, 배리어층(BL)은 발광 소자층(EDL)의 홈부(GP)에 인접한 제 1 전극(E1)의 끝단 측면(E1e) 주변에 배치될 수 있다.

일 예에 따른 배리어층(BL)은 제 1 전극(E1)의 끝단 측면(E1e)과 제 2 전극((E2) 사이에 배치될 수 있다. 예를 들어, 배리어층(BL)은 그루브(131)에 인접한 제 1 전극(E1)의 끝단 측면(E1e)과 제 2 전극((E2) 사이에 배치될 수 있다. 예를 들어, 배리어층(BL)은 홈부(GP)와 중첩되는 제 1 전극(E1)의 끝단 측면(E1e)과 제 2 전극((E2) 사이에 배치될 수 있다.

일 예에 따른 배리어층(BL)은 배리어층(BL)은 제 1 전극(E1)과 제 2 전극(E2) 사이의 최단 거리 영역(SDA)의 주변에 배치될 수 있다. 예를 들어, 배리어층(BL)은 그루브(131)에 인접한 제 1 전극(E1)과 제 2 전극(E2) 사이의 최단 거리 영역(SDA)의 주변에 배치될 수 있다.

일 예에 따른 배리어층(BL)은 금속 산화물을 포함할 수 있다. 예를 들어, 배리어층(BL)은 제 2 전극((E2)의 물질을 기반으로 형성될 수 있으며, 이에 의해 배리어층(BL)은 제 2 전극 산화막일 수 있다. 예를 들어, 제 2 전극(E2)이 알루미늄 재질로 이루어질 때, 배리어층(BL)은 알루미늄 산화물(Al₂O₃)을 포함할 수 있다.

일 예에 따른 배리어층(BL)은 산화 분위기에서 발광 소자층(EDL)에 인가되는 바이어스 전압에 의해 형성될 수 있다. 배리어층(BL)은 산소 분위기에서 제 1 전극(E1)과 제 2 전극(E2)에 인가되는 역바이어스 전압을 인가하는 에이징 공정에 의해 형성될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 에이징 공정은 발광부(EP)의 얇은 두께로 인하여 제 1 전극(E1)과 제 2 전극(E2)이 서로 전기적으로 쇼트(short)된 영역에 비전도성의 산화물(또는 금속 산화물층)을 형성할 수 있다. 예를 들어, 발광부(EP)는 제 1 전극(E1)의 끝단부에서 얇은 두께로 형성되고, 이러한 발광부(EP) 상에 제 2 전극(E2)을 형성하면 제 1 전극(E1)의 끝단부에서 제 1 전극(E1)과 제 2 전극(E2)이 서로 전기적으로 쇼트(short)된다. 이에, 산화 분위기(또는 산소 분위기)에서 제 1 전극(E1)과 제 2 전극(E2)에 역바이어스 전압을 인가하면, 제 1 전극(E1)과 제 2 전극(E2)이 서로 전기적으로 쇼트 영역과 주변 영역에서 제 2 전극(E2)의 산화 현상이 발생함으로써 제 1 전극(E1)과 제 2 전극(E2)이 서로 전기적으로 쇼트 영역과 주변 영역에 비전도성을 갖는 배리어층(또는 금속 산화물층)(BL)이 형성될 수 있다.

일 예에 따르면, 배리어층(BL)은 에이징 공정에 따라 제 1 전극(E1)과 제 2 전극(E2) 사이의 최단 거리 영역(SDA)(또는 가장 가까운 영역)을 중심으로 일정한 방향으로 형성될 수 있다. 예를 들어, 배리어층(BL)은 제 1 전극(E1)과 제 2 전극(E2) 사이의 최단 거리 영역(SDA)을 중심으로 방사형으로 형성될 수 있다. 예를 들어, 배리어층(BL)은 제 1 전극(E1)과 제 2 전극(E2) 사이의 최단 거리 영역(SDA)에서, 자발광부(EP)를 사이에 두고 서로 마주하는 제 1 전극(E1)과 제 2 전극(E2) 사이의 전체 영역에 형성될 수 있다. 배리어층(BL)은 제 1 전극(E1)과 제 2 전극(E2) 사이의 최단 거리 영역(SDA)에서, 자발광부(EP)에 접한 제 2 전극(E2)의 일측과 제 1 전극(E1) 사이의 전체 영역에 형성될 수 있으며, 제 2 전극(E2)의 일측과 반대되는 타측에 일정한 두께를 가지도록 추가로 형성될 수 있다. 예를 들어, 배리어층(BL)은 제 1 전극(E1)과 제 2 전극(E2) 사이의 최단 거리 영역(SDA)에서, 제 2 전극(E2)의 일측과 타측 각각에 일정한 두께를 가지도록 형성될 수 있다.

일 예에 따른 배리어층(BL)은 에이징 공정에 따라 제 2 전극(E2)의 표면으로부터 제 1 전극(E1) 쪽으로 성장함으로써 자발광부(EP)를 통과(또는 관통)하여 제 1 전극(E1)과 물리적으로 접촉될 수 있다. 자발광부(EP)는 배리어층(BL)에 의해 전기적으로 분리 또는 전기적으로 단절될 수 있다. 예를 들어, 자발광부(EP)는 화소 영역(PA)의 발광 영역(EA)과 비발광 영역(NEA)의 경계 영역(BA)에서 배리어층(BL)에 의해 전기적으로 분리 또는 전기적으로 단절될 수 있으며, 이에 의해 자발광부(EP)는 각 화소 영역(PA)마다 전기적으로 분리 또는 단절될 수 있다.

일 예에 따른 배리어층(BL)은 발광 소자층(EDL)의 발광시, 자발광부(EP) 내에서 측면 방향으로 흐르는 측면 누설 전류(LLC)를 차단할 수 있으며, 이에 의해 배리어층(BL)은 전류 차단층일 수 있다. 예를 들어, 2개 이상의 발광층(EL1, EL2)을 갖는 자발광부(EP)에서는 2개 이상의 발광층(EL1, EL2) 사이의 층을 통해 인접한 다른 화소 영역(PA) 쪽으로 흐르는 측면 누설 전류(LLC)가 발생될 수 있고, 이러한 측면 누설 전류(LLC)는 배리어층(BL)에 의해 차단될 수 있다. 이에 따라, 본 명세서에 따른 발광 표시 장치는 배리어층(BL)에 의해 인접한 화소 간의 측면 누설 전류(LLC)가 방지(또는 차단)됨에 따라 측면 누설 전류(LLC)에 의한 비발광 영역에서의 비정상적인 발광(또는 이상 발광)에 따른 색 재현율과 화질 및 해상도 저하가 방지되거나 최소화할 수 있으며, 특히 저계조 영여에서의 색 재현율과 화질 및 해상도 저하가 방지되거나 최소화할 수 있다. 또한, 본 명세서에 따른 발광 표시 장치는 인접한 화소 간의 측면 누설 전류(LLC)가 방지됨에 따라 측면 누설 전류(LLC)에 의한 소비 전류가 방지되거나 감소함에 따라 자발광부(EP)의 발광 효율이 증가되거나 극대화될 수 있다.

본 명세서의 일 예에 따른 표시 패널(10)(또는 발광 표시 장치)는 파장 변환층(150)을 더 포함할 수 있다. 파장 변환층(150)은 복수의 화소 영역(PA) 중 적어도 하나의 발광 영역(EA)과 중첩되도록 기판(100)과 평탄화층(130) 사이에 배치될 수 있다.

일 예에 따른 파장 변환층(150)은 발광 영역(EA)과 중첩되도록 회로층(110)과 평탄화층(130) 사이에 배치될 수 있다. 예를 들어, 발광 영역(EA)과 중첩되는 파장 변환층(150)은 보호층(117)과 평탄화층(130) 사이, 층간 절연막(115)과 보호층(117) 사이, 기판(100)과 층간 절연막(115) 사이 중 어느 하나의 사이에 배치될 수 있다.

파장 변환층(150)은 발광 영역(EA)보다 넓은 크기를 가질 수 있다. 예를 들어, 파장 변환층(150)은 발광 영역(EA)보다 넓은 크기를 가질 수 있다.

제 1 예에 따른 파장 변환층(150)은 자발광부(EP)로부터 기판(100) 쪽으로 방출되는 광 중 화소에 설정된 색상의 파장만을 투과시키는 컬러필터를 포함한다. 예를 들어, 파장 변환층(150)은 적색, 녹색, 또는 청색의 파장만을 투과시킬 수 있다. 일 예로서, 본 출원에 따른 발광 표시 장치에서, 하나의 단위 화소는 인접한 제 1 내지 제 3 화소로 구성될 경우, 제 1 화소에 마련된 파장 변환층은 적색 컬러필터, 제 2 화소에 마련된 파장 변환층은 녹색 컬러필터, 및 제 3 화소에 마련된 파장 변환층은 청색 컬러필터를 각각 포함할 수 있다. 추가적으로, 본 출원에 따른 발광 표시 장치에서, 하나의 단위 화소는 파장 변환층이 형성되지 않은 백색 화소를 더 포함할 수 있다.

제 2 예에 따른 파장 변환층(150)은 자발광부(EP)로부터 기판(100) 쪽으로 방출되는 광에 따라 재발광하여 화소에 설정된 색상의 광을 방출하는 크기를 갖는 양자점을 포함할 수 있다. 여기서, 양자점은 CdS, CdSe, CdTe, CdZnSeS, ZnS, ZnSe, GaAs, GaP, GaAs-P, Ga-Sb, InAs, InP, InSb, AlAs, AlP, 또는 AlSb 등에서 선택될 수 있다. 예를 들어, 상기 제 1 화소의 파장 변환층은 CdSe 또는 InP의 양자점, 상기 제 2 화소의 파장 변환층은 CdZnSeS의 양자점, 및 상기 제 3 화소의 파장 변환층은 ZnSe의 양자점을 각각 포함할 수 있다. 이와 같이, 파장 변환층(150)이 양자점을 포함하는 발광 표시 장치는 높은 색재현율을 가질 수 있다.

제 3 예에 따른 파장 변환층(150)은 양자점을 함유하는 컬러필터로 이루어질 수도 있다.

일 예에 따른 파장 변환층(150)은 인접한 화소 영역(PA) 사이에서 중첩될 수 있다. 예를 들어, 각 화소 영역(PA)에 배치된 파장 변환층(150)은 인접한 화소 영역(PA)의 비발광 영역(NEA)에서 서로 중첩될 수 있다. 예를 들어, 각 화소 영역(PA)에 배치된 파장 변환층(150)은 평탄화층(130)의 그루브(131) 아래에서 서로 중첩될 수 있다. 인접한 화소 영역(PA) 사이에 배치된 파장 변환층(150)의 중첩부는 인접한 화소 간의 혼색을 방지하는 기능을 겸할 수 있다.

본 명세서의 일 예에 따른 표시 패널(10)(또는 발광 표시 장치)는 봉지층(encapsulation layer)(170)을 더 포함할 수 있다.

봉지층(170)은 발광 소자층(EDL)을 덮도록 기판(100)의 표시 영역(AA) 상에 배치될 수 있다. 봉지층(170)은 외부 충격으로부터 박막 트랜지스터 및 자발광 소자(SED) 등을 보호하고, 산소 또는/및 수분 나아가 이물들(particles)이 발광 소자층(EDL)으로 침투하는 것을 방지하는 역할을 겸할 수 있다.

일 예에 따른 봉지층(170)은 표시 영역(AA) 전체를 덮는 적어도 하나의 무기막을 포함할 수 있다. 그리고, 봉지층(170)은 적어도 하나의 유기막을 더 포함할 수 있다. 예를 들어, 봉지층(170)은 제 1 무기 봉지층, 유기 봉지층, 및 제 2 무기 봉지층을 포함할 수 있다. 예를 들어, 유기 봉지층은 이물들(particles)에 의한 발광 소자층(EDL)의 손상을 방지하기 위하여, 상대적으로 두꺼운 두께로 형성되는 이물 커버층일 수 있다.

일 예에 따른 봉지층(170)은 표시 영역(AA) 전체를 둘러싸도록 기판(100) 상에 배치된 충진재(또는 접착 부재)를 포함할 수 있다. 충진재는 열 경화성 투명 접착제 또는 광 경화성 투명 접착제를 포함할 수 있다. 부가적으로, 충진재는 자발광부(EP) 쪽으로 침투하는 산소 또는/및 수분 등을 흡수하기 위한 흡수 물질(또는 게터 물질)을 함유할 수 있다.

본 명세서에 따른 표시 패널(10)(또는 발광 표시 장치)는 충진재를 매개로 하여 기판(100) 상에 부착되는 커버 기판(또는 대향 기판)(190)을 더 포함할 수 있다.

커버 기판(190)은 불투명 글라스 기판, 불투명 플라스틱 기판, 또는 불투명 금속 기판일 수 있다. 예를 들어, 커버 기판(190)은 불투명 금속 기판일 수 있다.

커버 기판(190)은, 기판 합착 공정의 마진과 봉지층(170)의 넘침을 방지하기 위하여, 봉지층(170)보다 큰 크기를 가질 수 있다. 예를 들어, 봉지층(170)의 각 측면(또는 측벽)은 커버 기판(190)에 의해 가려질 수 있다. 예를 들어, 커버 기판(190)의 각 측면(또는 측벽)은 봉지층(170)의 각 측면으로부터 외부 방향으로 더 돌출될 수 있다.

본 명세서에 따른 표시 패널(10)(또는 발광 표시 장치)는 제 1 기판(100)에 배치된 광학 필름을 더 포함할 수 있다.

광학 필름은 제 1 기판(100)의 제 1 면(100a)과 반대되는 제 2 면(100b)에 배치될 수 있다. 제 1 기판(100)의 제 2 면(100b)은 제 1 기판(100)의 후면 또는 광 추출면일 수 있다.

광학 필름은 기판(100)의 제 2 면(100b)에 부착된 편광 필름을 더 포함할 수 있다. 편광 필름은 화소에 마련된 박막 트랜지스터 및/또는 라인들 등에 의해 반사된 외부 광을 원편광 상태로 변경하여 발광 표시 장치의 시인성과 명암비를 향상시킨다. 예를 들어, 편광 필름은 원편광 필름으로 구현될 수 있다.

이와 같은, 본 명세서의 일 예에 따른 발광 표시 장치는 각 화소 영역(PA)의 비발광 영역(NEA)에 배치된 배리어층(BL)에 의해 인접 화소들 사이의 누설 전류가 방지될 수 있으며, 인접한 화소들 사이의 혼색이 방지될 수 있다. 또한, 본 명세서의 일 예에 따른 발광 표시 장치는 각 화소 영역(PA)의 비발광 영역(NEA)에 배치된 그루브(131)에 의해 각 화소 영역(PA)의 발광 영역(EA)이 정의되므로 각 화소의 개구율이 증가되고, 인접 화소들 사이의 누설 전류로 인한 화질 저하가 방지될 수 있다.

도 5는 본 명세서의 일 예에 따른 그루브를 나타내는 평면도이며, 도 6은 도 5에 도시된 선I-I'의 단면도이다.

도 4 내지 도 6을 참조하면, 본 명세서의 일 예에 따른 그루브(131)는 인접한 2개의 화소 영역(PA) 사이의 평탄화층(130)에 오목하게 배치되거나 형성될 수 있다.

일 예에 따른 그루브(131)는 제 1 방향(X)을 따라 인접한 2개의 화소 영역(PA) 사이의 평탄화층(130)으로부터 오목하게 배치될 수 있다. 예를 들어, 그루브(131)는 제 1 방향(X)과 교차하거나 가로지르는 제 2 방향(Y)과 나란한 라인(또는 세로 라인) 형태를 가지도록 제 1 방향(X)을 따라 인접한 2개의 화소 영역(PA) 사이의 평탄화층(130)에 오목하게 배치될 수 있다. 예를 들어, 그루브(131)는 제 1 방향(X)을 따라 인접한 2개의 화소 영역(PA) 중 제 1 화소 영역의 일측(또는 우측)과 제 2 화소 영역의 타측(또는 좌측) 각각으로부터 오목하게 형성될 수 있다. 이러한 그루브(131)는 제 1 방향(X)을 따라 인접한 2개의 화소 영역들(PA)의 발광 영역(EA) 사이에 배치됨으로써 제 1 방향(X)을 따라 서로 인접한 화소 영역들(PA)의 발광 영역(EA)을 정의하거나 제 1 방향(X)을 따라 서로 인접한 화소 영역들(PA) 사이의 비발광 영역(NEA)을 구현할 수 있다. 그리고, 본 명세서의 일 예에 따른 그루브(131)는 일정한 깊이(D1)로 오목하게 형성됨으로써 제 1 방향(X)을 따라 인접한 2개의 화소 영역들(PA) 사이의 혼색을 방지하거나 최소화할 수 있다.

일 예에 따른 그루브(131)는 상부 영역(131H), 중간 영역(131M), 및 하부 영역(131L)을 포함할 수 있다.

상부 영역(131H)은 제 1 전극(E1) 또는 평탄화층(130)의 상면(130a)에 인접하거나 가장 가깝게 위치한 그루브(131)의 상측을 포함할 수 있다. 하부 영역(131L)은 제 1 전극(E1) 또는 평탄화층(130)의 상면(130a)으로부터 가장 멀리 위치한 그루브(131)의 바닥면(BS)을 포함하는 그루브(131)의 하측을 포함할 수 있다. 중간 영역(131M)은 상부 영역(131H)과 하부 영역(131L) 사이를 포함할 수 있다.

일 예에 따르면, 그루브(131)의 상부 영역(131H), 중간 영역(131M), 및 하부 영역(131L) 각각은 서로 다른 곡면 형태를 가질 수 있다. 예를 들어, 그루브(131)의 상부 영역(131H), 중간 영역(131M), 및 하부 영역(131L) 각각의 곡면 길이(또는 경사면 길이)는 서로 다를 수 있다.

일 예에 따른 그루브(131)는 제 1 전극(E1)의 끝단 측면(E1e) 주변에서 최대 기울기를 가질 수 있다. 예를 들어, 그루브(131)는 제 1 전극(E1)에 인접한 상부 영역(131H)에서 접선 기울기(또는 최대 접선 기울기)를 가질 수 있다. 예를 들어, 제 1 전극(E1)에 인접한 그루브(131)의 상부 영역(131H)은 최대 접선 기울기를 갖는 경사면(또는 슬로프)을 포함할 수 있다.

일 예에 따르면, 그루브(131)의 상부 영역(131H)은 배리어층(BL)의 형성(또는 배치) 영역일 수 있다. 그루브(131)의 상부 영역(131H)은 배리어층(BL)이 형성될 수 있도록 75도 이상의 접선 기울기(θ1)를 갖는 최대 경사면을 포함할 수 있다. 예를 들어, 최대 경사면은 평탄화층(130)의 상면(130a)을 기준으로, 75도 이상의 접선 기울기(θ1)를 가질 수 있다.

일 예에 따르면, 그루브(131)의 상부 영역(131H)에 배치된 최대 경사면이 75도 미만의 최대 접선 기울기(θ1)를 가질 때, 그루브(131) 상에 형성되는 발광부의 두께 증가로 인하여 제 1 전극(E1)의 끝단에서 제 1 전극(E1)과 제 2 전극(E2) 간의 쇼트가 발생되지 않고, 이로 인해 배리어층(BL)을 형성할 수 없게 된다. 따라서, 제 1 전극(E1)의 끝단에서 제 1 전극(E1)과 제 2 전극(E2) 간의 쇼트를 유발시키고, 그 쇼트 영역에 배리어층(BL)을 형성하기 위하여, 그루브(131)의 상부 영역(131H)은 75도 이상의 접선 기울기(θ1)를 갖는 최대 경사면을 포함하도록 구현될 수 있다.

일 예에 따르면, 그루브(131)의 상부 영역(131H)은 제 1 전극(E1)의 끝단 측면(E1e)으로부터 제 1 거리(L1)와 제 1 깊이(D1)의 범위(L1×D1) 내에 배치된 75도 이상의 접선 기울기를 갖는 최대 경사면을 포함할 수 있다. 예를 들어, 제 1 방향(X)을 기준으로, 제 1 전극(E1)의 끝단 측면(E1e)과 최대 경사면 사이의 제 1 거리(L1)는 0.5 마이크로미터 이하일 수 있다. 예를 들어, 평탄화층(130)의 두께 방향(X)을 기준으로, 제 1 전극(E1)의 끝단 측면(E1e)과 최대 경사면 사이의 제 1 깊이(D1)는 0.8 마이크로미터 이하일 수 있다. 제 1 깊이(D1)는 제 1 거리(L1)보다 클 수 있다.

일 예에 따르면, 평탄화층(130)의 두께 방향(X)을 기준으로, 그루브(131)의 전체 높이(H1)는 2 마이크로미터 이상일 수 있다. 예를 들어, 평탄화층(130)의 상면(130a)과 그루브(131)의 바닥면(BS) 사이의 높이(H1)는 2 마이크로미터 이상일 수 있다. 예를 들어, 제 1 깊이(D1)는 그루브(131)의 전체 높이(H1)의 1/4 지점일 수 있으나, 이에 한정되는 것은 아니다.

도 7은 본 명세서의 일 예에 따른 배리어층을 나타내는 평면도로서, 이는 도 5 및 도 6에 도시된 그루브에 의해 형성된 배리어층을 나타낸 것이다.

도 4 내지 도 7을 참조하면, 본 명세서의 일 예에 따른 배리어층(BL)은 그루브(131)에 인접하도록 각 화소 영역(PA)에 배치된 제 1 전극(E1)의 끝단 측면(E1e) 주변에 형성되거나 배치될 수 있다.

일 예에 따른 배리어층(BL)은 각 화소 영역(PA)의 발광 영역(EA) 사이의 그루브(131) 상에 패턴 형태로 형성될 수 있다. 배리어층(BL)은 제 2 방향(Y)과 나란하도록 각 화소 영역(PA)의 발광 영역(EA)에 배치된 제 1 전극(E1)의 일단 주변과 타단 주변에 패턴 형태로 형성될 수 있다. 예를 들어, 제 1 전극(E1)의 일단 주변에 배치된 배리어층(BL)은 제 1 전극(E1)의 일단 형태를 그대로 따르는 형태를 가질 수 있다.

일 예에 따르면, 각 화소 영역(PA)에 배치된 제 1 전극(E1)은 하나의 단위 화소를 구성하는 각 화소 영역(PA)의 평면 구조에 따라 사각 형태 또는 비사각 형태를 가질 수 있다. 이에 의해, 각 화소 영역(PA)에 배치된 제 1 전극(E1)의 일단(또는 좌측)은 직선 라인부, 사선 라인부, 및 곡선 라인부 중 적어도 하나를 포함할 수 있다. 이에 따라, 배리어층(BL)은 제 1 전극(E1)의 일단의 직선 라인부, 사선 라인부, 및 곡선 라인부 중 적어도 하나를 포함할 수 있다. 일 예로서, 배리어층(BL)은 제 2 방향(Y)과 나란한 하나의 직선 라인부를 포함할 수 있다. 다른 예로서, 배리어층(BL)은 제 2 방향(Y)과 나란한 복수의 직선 라인부, 및 복수의 직선 라인부 사이의 사선 라인부들을 포함할 수 있다.

이와 같은, 본 명세서의 일 예에 따른 배리어층(BL)은 제 1 전극(E1)의 끝단 측면(E1e)에 배치된 그루브(131)의 상부 영역에서 제 1 전극(E1)과 제 2 전극(E2) 사이에 형성됨으로써 제 1 방향(X)을 따라 인접한 화소 영역들(PA)의 발광 영역(EA) 사이에만 형성될 수 있다. 따라서, 배리어층(BL)은 제 1 방향(X)을 따라 인접한 화소 영역들(PA)의 발광 영역(EA) 사이에서 자발광부(EP)를 전기적으로 분리 또는 전기적으로 단절시킴으로써 제 1 방향(X)을 따라 인접한 화소 영역들(PA) 간의 측면 누설 전류(LLC)를 방지할 수 있다.

도 8은 본 명세서의 다른 예에 따른 그루브를 나타내는 평면도이다. 도 8에 도시된 선 I-I'의 단면도는 도 6에 도시된다.

도 8을 도 4 및 도 6과 결부하면, 본 명세서의 다른 예에 따른 그루브(131)는 각 화소 영역(PA)의 둘러싸도록 평탄화층(130)에 배치되거나 형성될 수 있다. 이러한 다른 예에 따른 그루브(131)의 평면 구조를 제외한 단면 구조는 도 6을 참조하여 설명한 일 예에 따른 그루브와 실질적으로 동일하므로, 그루브(131)의 단면 구조에 대한 중복 설명은 생략하고, 이하에서는 그루브(131)의 평면 구조에 대해서만 설명한다.

본 명세서의 다른 예에 따른 그루브(131)는 제 1 그루브(131a) 및 제 2 그루브(131b)를 포함할 수 있다.

제 1 그루브(131a)는 제 1 방향(X)을 따라 인접한 2개의 화소 영역(PA) 사이에 오목하게 배치될 수 있다. 예를 들어, 제 1 그루브(131a)는 제 1 방향(X)과 교차하거나 가로지르는 제 2 방향(Y)과 나란한 제 1 라인(또는 세로 라인) 형태를 가지도록 제 1 방향(X)을 따라 인접한 2개의 화소 영역(PA) 사이에 오목하게 배치될 수 있다. 예를 들어, 제 1 그루브(131a)는 제 1 방향(X)을 따라 인접한 2개의 화소 영역(PA) 중 제 1 화소 영역의 일측(또는 우측)과 제 2 화소 영역의 타측(또는 좌측) 각각으로부터 오목하게 형성될 수 있다. 이러한 제 1 그루브(131a)는 제 1 방향(X)을 따라 인접한 2개의 화소 영역(PA)의 발광 영역(EA) 사이에 배치됨으로써 제 1 방향(X)을 따라 서로 인접한 화소 영역들(PA)의 발광 영역(EA)을 정의하거나 제 1 방향(X)을 따라 서로 인접한 화소 영역들(PA) 사이의 비발광 영역(NEA)을 구현할 수 있다. 그리고, 제 1 그루브(131a)는 일정한 깊이(D1)로 오목하게 형성됨으로써 제 1 방향(X)을 따라 인접한 2개의 화소 영역들(PA) 사이의 혼색을 방지하거나 최소화할 수 있다.

제 2 그루브(131b)는 제 2 방향(Y)을 따라 인접한 2개의 화소 영역(PA) 사이에 오목하게 배치될 수 있다. 예를 들어, 제 2 그루브(131b)는 제 1 방향(X)과 나란한 제 2 라인(또는 가로 라인) 형태를 가지도록 제 2 방향(Y)을 따라 인접한 2개의 화소 영역(PA) 사이에 오목하게 배치될 수 있다. 예를 들어, 제 2 그루브(131b)는 제 2 방향(Y)을 따라 인접한 2개의 화소 영역(PA) 중 제 1 화소 영역의 일측(또는 하측)과 제 2 화소 영역의 타측(또는 상측) 각각으로부터 오목하게 형성될 수 있다. 이러한 제 2 그루브(131b)는 제 2 방향(Y)을 따라 인접한 2개의 화소 영역(PA) 중 제 1 화소 영역의 발광 영역(EA)과 제 2 화소 영역의 회로 영역(CA) 사이에 배치됨으로써 제 2 방향(Y)을 따라 서로 인접한 화소 영역들(PA)의 발광 영역(NEA)을 정의하거나 제 2 방향(Y)을 따라 서로 인접한 화소 영역들(PA)의 비발광 영역(NEA)을 구현할 수 있다. 그리고, 제 2 그루브(131b)는 일정한 깊이(D1)로 오목하게 형성됨으로써 제 2 방향(Y)을 따라 인접한 2개의 화소 영역들(PA) 사이의 혼색을 방지하거나 최소화할 수 있다.

제 1 그루브(131a)와 제 2 그루브(131b)의 교차 영역은 서로 연결되거나 서로 연통됨으로써 각 화소 영역(PA)은 제 1 그루브(131a)와 제 2 그루브(131b)에 의해 둘러싸일 수 있다.

다른 예에 따른 그루브(131)는 제 3 그루브(131c)를 포함할 수 있다.

제 3 그루브(131c)는 제 1 방향(X)과 나란하거나 제 2 그루브(131b)와 나란하도록 각 화소 영역(PA) 내에 오목하게 배치될 수 있다. 예를 들어, 제 3 그루브(131c)는 각 화소 영역(PA) 내에서 제 1 방향(X)과 나란한 제 3 라인(또는 점선 가로 라인) 형태를 가지도록 발광 영역(EA)과 회로 영역(CA) 사이에 오목하게 배치될 수 있다. 예를 들어, 제 3 그루브(131c)는 각 화소 영역(PA) 내에서 발광 영역(EA)의 일측(또는 하측)과 회로 영역(CA)의 타측(또는 상측) 각각으로부터 오목하게 형성될 수 있다.

제 3 그루브(131c)는 각 화소 영역(PA) 내의 발광 영역(EA)과 회로 영역(CA) 사이의 영역 중 전극 컨택홀(132)의 형성 영역과 대응되는 영역을 제외한 나머지 영역에 형성될 수 있다. 예를 들어, 제 3 그루브(131c)는 각 화소 영역(PA)의 발광 영역(EA)에 배치된 제 1 전극의 일단이 배치되는 영역에 미배치(또는 미형성)될 수 있다. 이로 인하여, 제 3 그루브(131c)는 제 1 그루브(131a)와의 교차 영역에만 배치되거나 형성될 수 있다. 예를 들어, 제 3 그루브(131c)는 제 1 그루브(131a)로부터 제 1 방향(X)을 따라 각 화소 영역(PA) 내의 발광 영역(EA)과 회로 영역(CA) 사이로 연장되거나 돌출된 형태를 가질 수 있다. 제 1 그루브(131a)로부터 제 1 방향(X)을 따라 연장된 제 3 그루브(131c)는 각 화소 영역(PA) 내의 발광 영역(EA)과 회로 영역(CA) 사이에서 서로 이격될 수 있다. 그리고, 제 1 그루브(131a)와 제 3 그루브(131c)의 교차 영역은 서로 연결되거나 서로 연통될 수 있다.

도 9는 본 명세서의 다른 예에 따른 배리어층을 나타내는 평면도로서, 이는 도 8에 도시된 그루브에 의해 형성된 배리어층을 나타낸 것이다.

도 9를 도 6 및 도 8과 결부하면, 본 명세서의 다른 예에 따른 배리어층(BL)은 그루브(131)에 인접하도록 각 화소 영역(PA)에 배치된 제 1 전극(E1)의 끝단 측면(E1e) 주변에 형성되거나 배치될 수 있다.

다른 예에 따른 배리어층(BL)은 각 화소 영역(PA)의 발광 영역(EA) 사이의 그루브(131) 상에 패턴 형태로 형성될 수 있다. 배리어층(BL)은 제 1 전극(E1)의 연장 부분을 제외한 나머지 부분의 형태를 그대로 따르는 형태를 가질 수 있다. 예를 들어, 배리어층(BL)은 각 화소 영역(PA)의 발광 영역(EA)과 회로 영역(CA) 사이에 배치된 제 1 전극(E1)의 연장 부분을 제외한 나머지 부분을 둘러싸는 패턴 형태로 형성될 수 있다. 예를 들어, 배리어층(BL)은 제 1 전극(E1)의 연장 부분에 대응되는 일측 개구부를 갖는 사각 형태 또는 비사각 형태의 평면 구조를 포함할 수 있다.

다른 예에 따른 배리어층(BL)은 그루브(131)의 제 1 내지 제 3 그루브(131a, 131b, 131c)에 의해 둘러싸이는 제 1 전극(E1)의 끝단 주변에 형성될 수 있다. 예를 들어, 배리어층(BL)은 제 1 배리어 패턴(BLa) 및 제 2 배리어 패턴(BLb)을 포함할 수 있다.

제 1 배리어 패턴(BLa)은 제 1 방향(X)을 따라 인접한 화소 영역들(PA)의 발광 영역(EA) 사이의 제 1 그루브(131a) 상에 패턴 형태로 형성될 수 있다. 제 1 배리어 패턴(BLa)은 제 2 방향(Y)과 나란하도록 각 화소 영역(PA)의 발광 영역(EA)에 배치된 제 1 전극(E1)의 일단 주변과 타단 주변에 패턴 형태로 형성될 수 있다. 예를 들어, 제 1 배리어 패턴(BLa)은 제 1 전극(E1)의 일단과 타단 각각의 형태를 그대로 따르는 형태를 가질 수 있다.

제 2 배리어 패턴(BLb)은 제 2 방향(Y)을 따라 인접한 화소 영역들(PA) 사이의 제 2 그루브(131b) 상에 패턴 형태로 형성될 수 있다. 제 2 배리어 패턴(BLb)은 제 2 방향(Y)과 나란하도록 각 화소 영역(PA)의 발광 영역(EA)에 배치된 제 1 전극(E1)의 일측 주변(또는 상측 주변)에 패턴 형태로 형성될 수 있다. 예를 들어, 제 2 배리어 패턴(BLb)은 제 1 전극(E1)의 일측(또는 상측)의 형태를 그대로 따르는 형태를 가질 수 있다. 예를 들어, 제 2 배리어 패턴(BLb)은 제 1 배리어 패턴(BLa) 사이에 배치되어 제 1 배리어 패턴(BLa)의 일측(또는 상측)에 연결될 수 있다. 이에 의해, 제 1 배리어 패턴(BLa)과 제 2 배리어 패턴(BLb)은 서로 연결됨으로써 평면적으로 하측 개구부를 갖는 사각 형태 또는 비사각 형태의 평면 구조를 포함할 수 있다.

다른 예에 따른 배리어층(BL)은 제 3 배리어 패턴(BLc)을 더 포함할 수 있다.

제 3 배리어 패턴(BLc)은 제 2 방향(Y)을 따라 각 화소 영역(PA)의 발광 영역(EA)과 회로 영역(CA) 사이의 제 3 그루브(131c) 상에 패턴 형태로 형성될 수 있다. 제 3 배리어 패턴(BLc)은 제 2 방향(Y)과 나란하도록 각 화소 영역(PA)의 발광 영역(EA)에 배치된 제 1 전극(E1)의 타측 주변(또는 하측 주변)에 패턴 형태로 형성될 수 있다. 예를 들어, 제 3 배리어 패턴(BLc)은 제 1 전극(E1)의 타측(또는 하측) 중 연장 부분을 제외한 나머지 부분의 형태를 그대로 따르는 형태를 가질 수 있다. 예를 들어, 제 3 배리어 패턴(BLc)은 제 1 배리어 패턴(BLa) 사이에 배치되어 제 1 배리어 패턴(BLa)의 타측(또는 하측)에 연결될 수 있다. 이에 의해, 제 1 내지 제 3 배리어 패턴(BLa, BLb, BLc)은 서로 연결됨으로써 평면적으로 제 1 전극(E1)의 연장 부분과 대응되는 하측 개구부를 갖는 사각 형태 또는 비사각 형태의 평면 구조를 포함할 수 있다.

제 1 및 제 2 배리어 패턴(BLa, BLb) 각각 또는 제 1 내지 제 3 배리어 패턴(BLa, BLb, BLc) 각각은 제 1 전극(E1)의 평면 구조에 따라 직선 라인부, 사선 라인부, 및 곡선 라인부 중 적어도 하나를 포함할 수 있다. 일 예로서, 제 1 및 제 2 배리어 패턴(BLa, BLb) 각각 또는 제 1 내지 제 3 배리어 패턴(BLa, BLb, BLc) 각각은 하나의 직선 라인부를 포함할 수 있다. 다른 예로서, 제 1 및 제 2 배리어 패턴(BLa, BLb) 각각 또는 제 1 내지 제 3 배리어 패턴(BLa, BLb, BLc) 각각은 제 1 방향(X)과 제 2 방향(Y) 중 어느 하나의 방향과 나란한 복수의 직선 라인부, 및 복수의 직선 라인부 사이의 사선 라인부들을 포함할 수 있다.

이와 같은, 본 명세서의 다른 예에 따른 배리어층(BL)은 제 1 전극(E1)의 연장 부분을 제외한 나머지 부분의 끝단 측면(E1e) 주변에 배치된 그루브(131)의 상부 영역에서 제 1 전극(E1)과 제 2 전극(E2) 사이에 형성됨으로써 각 화소 영역들(PA)의 발광 영역(EA) 중 일 부분을 제외한 나머지 영역을 둘러싸도록 형성될 수 있다. 따라서, 배리어층(BL)은 각 화소 영역들(PA)의 발광 영역(EA) 중 제 1 전극(E1)의 연장 부분을 제외한 나머지 모든 영역에서 자발광부(EP)를 전기적으로 분리 또는 전기적으로 단절시킴으로써 각 화소 영역들(PA) 중 제 1 전극(E1)의 연장 부분을 제외한 나머지 모든 영역에서의 측면 누설 전류(LLC)를 방지할 수 있다.

도 10은 본 명세서의 다른 예에 따른 한 화소의 단면 구조를 나타내는 단면도로서, 이는 도 3 내지 도 9에 도시된 발광 표시 패널(또는 발광 표시 장치)에 뱅크층을 추가로 구성한 것이다. 이에 따라, 이하의 설명에서는 뱅크층 및 이와 관련된 구성들을 제외한 나머지 동일한 구성들에 대한 설명은 도 3 내지 도 9에 대한 설명으로 대신하다. 도 10에 도시된 A 부분의 확대도는 도 4에 도시된다.

도 10을 참조하면, 본 명세서의 다른 예에 따른 표시 패널(10)(또는 발광 표시 장치)은 각 화소 영역(PA)의 회로 영역(CA)에 배치된 뱅크층(160)을 더 포함할 수 있다.

뱅크층(160)(또는 뱅크 패턴)은 회로 영역(CA)에서 발생되는 비정상적인 발광을 방지하거나 회로 영역(CA)의 전극 컨택홀(132)에 발생되는 제 1 전극(E1)과 제 2 전극(E2) 사이의 전기적인 쇼트를 방지할 수 있다.

일 예에 따른 뱅크층(160)은 회로 영역(CA)의 전극 컨택홀(132) 상에 배치될 수 있다. 뱅크층(160)은 전극 컨택홀(132)을 통해 박막 구동 트랜지스터(Tdr)에 전기적으로 연결된 제 1 전극(E1)의 연장 부분 상에 배치될 수 있다. 예를 들어, 뱅크층(160)은 전극 컨택홀(132)과 중첩되는 제 1 전극(E1)과 자발광부(EP) 사이에 배치될 수 있다. 예를 들어, 뱅크층(160)은 전극 컨택홀(132) 내에 배치된 제 1 전극(E1)의 연장 부분을 덮도록 전극 컨택홀(132)에 충진되거나 전극 컨택홀(132)을 매립할 수 있다. 예를 들어, 뱅크층(160)은 회로 영역(CA)의 전극 컨택홀(132)에 배치된 제 1 전극(E1)의 연장 부분 상에 평탄면을 형성할 수 있다.

일 예에 따른 뱅크층(160)은 제 1 전극(E1)과 평탄화층(130) 전체를 덮는 뱅크 물질을 형성하는 공정 및 전극 컨택홀(132)과 중첩되는 영역을 제외한 나머지 뱅크 물질을 제거하는 뱅크 패터닝 공정에 의해 전극 컨택홀(132) 상에만 형성될 수 있다. 예를 들어, 평탄화층(130)의 그루브(131)를 덮는 뱅크 물질은 뱅크 패터닝 공정에 의해 제거되지 않고 잔존할 수 있으며, 이에 의해 그루브(131)의 일부 또는 전체는 뱅크층(160)에 의해 덮일 수도 있다. 그러나, 뱅크층(160)이 그루브(131)의 일부 또는 전체에 배치될 때, 제 2 전극(E2)이 그루브(131)를 덮는 뱅크층(160) 상에 평면 구조로 배치됨에 따라 전술한 바와 같이 그루브(131) 상의 제 2 전극(E2)을 통한 인접한 2개의 발광 영역(EA) 사이의 혼색을 방지할 수 없게 된다. 따라서, 그루브(131) 상의 제 2 전극(E2)을 통한 인접한 2개의 발광 영역(EA) 사이의 혼색을 방지하거나 최소화하기 위하여, 평탄화층(130)의 그루브(131)를 덮는 뱅크 물질은 뱅크 패터닝 공정에 의해 제거되는 것이 바람직하다.

부가적으로, 뱅크층(160)은 각 화소 영역(PA)의 회로 영역(CA)을 덮도록 형성될 수 있다. 일 예로서, 뱅크층(160)은 각 화소 영역(PA)의 회로 영역(CA)에 배치된 제 1 전극(E1)의 연장 부분을 모두 덮도록 형성될 수 있다. 다른 예로서, 뱅크층(160)은 각 화소 영역(PA)의 회로 영역(CA) 전체를 모두 덮도록 형성될 수 있다. 예를 들어, 뱅크층(160)은 각 화소 영역(PA) 중 발광 영역(EA)과 그루브(131)와 중첩되는 비발광 영역(NEA)을 제외한 나머지 회로 영역(CA) 전체를 덮도록 제 1 방향(X)과 나란한 라인 형태로 형성될 수 있다.

일 예에 따른 뱅크층(160)은 벤조사이클로부텐(benzocyclobutene; BCB)계 수지, 아크릴계(acryl) 수지 또는 폴리이미드(polyimide) 수지 등의 유기물로 형성할 수 있다. 예를 들어, 뱅크층(160)은 검정색 안료를 포함하는 감광제로 형성할 수 있으며, 이 경우에는 뱅크층(160)은 인접한 화소 사이의 차광 부재의 역할을 겸할 수 있다.

자발광부(EP)는 제 1 전극(E1)과 뱅크층(160) 상에 배치되는 것을 제외하고는 도 3 내지 도 9에서 설명한 자발광부(EP)와 실질적으로 동일하므로, 이에 대한 중복 설명은 생략한다.

제 2 전극(E2)은 자발광부(EP) 상에 배치되는 것으로, 이는 도 3 내지 도 9에서 설명한 자발광부(EP)와 실질적으로 동일하므로, 이에 대한 중복 설명은 생략한다.

이와 같은, 본 명세서의 다른 예에 따른 표시 패널(10)(또는 발광 표시 장치)은 도 3 내지 도 9에서 설명한 표시 패널(10)(또는 발광 표시 장치)와 동일한 효과를 가질 수 있으며, 뱅크층(160)에 의해 회로 영역(CA)에서 발생되는 비정상적인 발광이 방지되거나 회로 영역(CA)의 전극 컨택홀(132)에 발생되는 제 1 전극(E1)과 제 2 전극(E2) 사이의 전기적인 쇼트가 방지될 수 있다.

도 11은 본 명세서의 또 다른 예에 따른 한 화소의 단면 구조를 나타내는 단면도이고, 도 12는 도 11에 도시된 광 추출 패턴의 평면 구조를 나타내는 평면도이며, 도 13은 도 12에 도시된 선 II-II'의 단면도로서, 이는 도 3 내지 도 9에 도시된 발광 표시 패널(또는 발광 표시 장치)에 광 추출 패턴을 추가로 구성한 것이다. 이에 따라, 이하의 설명에서는 광 추출 패턴 및 이와 관련된 구성들을 제외한 나머지 동일한 구성들에 대한 설명은 도 3 내지 도 9에 대한 설명으로 대신하다. 도 11에 도시된 A 부분의 확대도는 도 4에 도시된다.

도 11 내지 도 13을 참조하면, 본 명세서의 또 다른 예에 따른 표시 패널(10)(또는 발광 표시 장치)은 각 화소 영역(PA)의 발광 영역(EA)에 광 추출 패턴(140)을 더 포함할 수 있다.

평탄화층(130)은 화소 영역(PA)에 배치된 광 추출 패턴(140)을 포함할 수 있다. 예를 들어, 평탄화층(130)은 화소 영역(PA)의 발광 영역(EA)에 배치된 광 추출 패턴(140)을 포함할 수 있다.

광 추출 패턴(140)은 화소 영역(PA)의 발광 영역(EA)과 중첩되도록 평탄화층(130)의 상면(130a)에 형성될 수 있다. 광 추출 패턴(140)은 굴곡(또는 요철) 형태를 가지도록 발광 영역(EA)의 평탄화층(130)에 형성됨으로써 자발광부(EP)에서 발광된 광의 진행 경로를 변경하여 화소의 광 추출 효율을 증가시킨다. 예를 들어, 광 추출 패턴(140)은 요철 패턴부, 마이크로 렌즈, 또는 광 산란 패턴일 수 있다.

일 예에 따른 광 추출 패턴(140)은 하나의 단위 화소를 구성하는 복수의 화소 영역(PA) 중 적어도 하나의 화소 영역(PA)의 발광 영역(EA)과 중첩되는 평탄화층(130)에 배치될 수 있다. 일 예로서, 광 추출 패턴(140)은 하나의 단위 화소를 구성하는 복수의 화소 각각의 발광 효율과 외부 광 추출 효율 및 휘도 등에 따라 하나의 단위 화소에 포함되는 녹색 화소 및/또는 청색 화소의 발광 영역(EA)과 중첩되는 평탄화층(130)에 배치될 수 있으나, 이에 한정되는 것은 아니다. 다른 예로서, 광 추출 패턴(140)은 하나의 단위 화소를 구성하는 복수의 화소 중 백색 화소의 발광 영역(EA)과 중첩되는 평탄화층(130)에 배치되거나 하나의 단위 화소에 포함되는 녹색 화소와 청색 화소 및 백색 화소 중 적어도 하나의 발광 영역(EA)과 중첩되는 평탄화층(130)에 배치될 수 있으나, 이에 한정되는 것은 아니다.

일 예에 따른 광 추출 패턴(140)은 복수의 오목부(141), 및 복수의 오목부(141) 사이의 돌출부(143)를 포함할 수 있다.

복수의 오목부(141) 각각은 평탄화층(130)의 상면(130a)으로부터 오목하게 구현될 수 있다. 복수의 오목부(141) 각각은, 평탄화층(130)의 상면(130a)을 기준으로, 서로 동일한 깊이를 가질 수 있지만, 광 추출 패턴(140)의 패터닝 공정시, 공정 오차로 인하여 복수의 오목부(141) 중 일부는 다른 깊이를 가질 수 있다.

복수의 오목부(141)의 깊이는 평탄화층(130)의 두께 방향(X)을 기준으로, 2 마이크로미터 이하일 수 있다. 예를 들어, 평탄화층(130)의 상면(130a)과 오목부(141)의 바닥면 사이의 높이는 2 마이크로미터 이하일 수 있다. 예를 들어, 복수의 오목부(141) 중 적어도 하나는 그루브(131)보다 작은 크기를 가질 수 있다.

복수의 오목부(141) 각각은 일정한 간격을 가지도록 제 1 방향(X)을 따라 나란하게 배치되고 제 2 방향(Y)을 따라 지그재그 형태로 배치될 수 있다. 예를 들어, 복수의 오목부(141) 각각은 일정한 간격을 갖는 격자 형태로 배치되고, 제 2 방향(Y)으로 따라 인접한 오목부들(141)끼리 엇갈리게 배치될 수 있다. 인접한 3개의 오목부들(141) 각각의 중심부는 삼각 형태(TS)를 이룰 수 있다. 또한, 복수의 오목부(141) 각각은 주변에 배치된 6개의 오목부(141)에 의해 둘러싸일 수 있으며, 이때, 하나의 오목부(141)를 둘러싸는 6개의 오목부(141) 각각의 중심부는 평면적으로 6각 형태(HS)를 이룰 수 있다. 예를 들어, 복수의 오목부(141) 각각은 벌집 구조 또는 허니콤 구조를 배치되거나 배열될 수 있다.

하나의 단위 화소를 구성하는 복수의 화소 각각에 배치된 오목부들(141) 간의 피치(P)(또는 간격)는 서로 동일하거나 상이할 수 있다. 여기서, 오목부들(141) 간의 피치(P)는 인접한 2개의 오목부(141) 각각의 중심부 간의 거리(또는 간격)일 수 있다.

일 예에 따르면, 하나의 단위 화소를 구성하는 적색 화소와 녹색 화소 및 청색 화소 각각에 배치된 오목부들(141) 간의 피치(P)는 서로 동일하거나 상이할 수 있다. 예를 들어, 녹색 화소에 배치된 오목부들(141) 간의 피치(P)는 청색 화소에 배치된 오목부들(141) 간의 피치(P)와 상이할 수 있다.

다른 예에 따르면, 하나의 단위 화소를 구성하는 적색 화소와 녹색 화소와 청색 화소 및 백색 화소 각각에 배치된 오목부들(141) 간의 피치(P)는 서로 동일하거나 상이할 수 있다. 예를 들어, 백색 화소 및/또는 녹색 화소 각각에 배치된 오목부들(141) 간의 피치(P)는 적색 화소 및/또는 청색 화소에 배치된 오목부들(141) 간의 피치와 상이할 수 있다.

돌출부(143)는 복수의 오목부(141) 각각을 둘러싸도록 형성될 수 있다. 예를 들어, 발광 영역(EA)과 중첩되는 평탄화층(130)은 돌출부(143)에 의해 둘러싸이는 복수의 오목부(141)를 포함할 수 있다. 하나의 오목부(141)를 둘러싸는 돌출부(143)는 평면적으로 육각 형태(또는 벌집 형태)를 가질 수 있다. 이러한 돌출부(143)는 자발광부(EP)에서 발광된 광의 진행 경로를 기판(100) 쪽으로 변경하여 자발광부(EP)에서 발광된 광의 외부 추출 효율을 증가시킨다.

일 예에 따른 돌출부(143)는 제 1 직경과 제 1 높이를 가지도록 볼록하게 형성될 수 있다. 돌출부(143)는 복수의 오목부(141) 각각의 바닥부(또는 밑면) 및 바닥부로부터 모든 방향으로 경사진 경사면을 구성할 수 있다. 예를 들어, 돌출부(143)는 가우시안 곡선의 단면 구조를 가지거나 최정상부가 뾰족한 단면 구조를 가질 수 있다.

자발광부(EP)의 발광 효율은 돌출부(143)의 형상에 따라 결정될 수 있으며, 광 추출 효율은 광 추출 패턴부(140)의 돌출부(143)의 형상과 자발광부(EP)의 형상에 따라 결정될 수 있다.

돌출부(143)의 형상은 발광 표시 장치의 발광 효율, 광 추출 효율 및 전류 효율 상승률을 결정짓는 변수가 될 수 있다. 돌출부(143)의 형상을 결정짓는 변수로는, 돌출부(143)의 직경(또는 지름)(D), 높이(H), 반높이 너비(F)(Full Width Half Max), 종횡비(Aspect Ratio)(AR), 반높이 종횡비(F_AR), 4/5 높이 종횡비(F'_AR), 반높이 샤프니스(Rm), 및 접선 기울기 등이 있을 수 있다.

돌출부(143)의 종횡비(AR)는 돌출부(143)의 반직경(D/2)에 대한 높이(H)의 비를 의미하는 것으로, 높이(H)를 밑변(또는 바닥면)(BS)의 반직경(D/2)으로 나눈 값(H/(D/2))으로 정의될 수 있다. 예를 들어, 돌출부(143)는 0.35 ~ 0.65의 종횡비(AR)를 가질 수 있다.

돌출부(143)의 반높이 종횡부(F_AR)는 돌출부(143)의 반높이 너비(F)에 대한 높이(H)의 비를 의미하는 것으로, 반높이(H/2)를 반높이(H/2)에서의 반직경(F/2)으로 나눈 값((H/2)/(F/2))으로 정의되거나, 높이(H)를 반높이 너비(F)로 나눈 값(H/F)으로 정의될 수 있다. 여기서, 반높이 너비(F)는 높이(H)의 절반(H/2) 위치에서의 밑변 폭을 의미할 수 있다. 예를 들어, 돌출부(143)는 0.4 내지 0.7의 반높이 종횡부(F_AR)를 가질 수 있다.

4/5 높이 종횡비(F'_AR)는 4/5 높이(4H/5)에서의 너비(F')에 대한 종횡비로서, 4/5 높이(4H/5)에서의 반너비(F'/2)에 대한 4/5 높이(4H/5)의 비를 의미하는 것으로, 4/5 높이(4H/5)를 4/5 높이(4H/5)의 반너비(F'/2)로 나눈 값((4H/5)/(F'/2))으로 정의될 수 있다. 여기서, 돌출부(143)의 4/5 높이 너비(F')는 돌출부(143)의 바닥부(181c)(또는 밑변)을 기준으로, 돌출부(143)의 전체 높이(H) 중 4/5 높이(80% 지점)(4H/5)에서의 밑변 폭을 의미할 수 있다. 예를 들어, 돌출부(143)는 0.4 내지 0.65의 4/5 높이 종횡비(F'_AR)를 가질 수 있다.

돌출부(143)의 반높이 샤프니스(Rm)는 종횡비(AR)에 대한 반높이 종횡비(F_AR)의 비를 의미하는 것으로, 반높이 종횡비(F_AR)를 종횡비(AR)로 나눈 값((F_AR)/(AR))으로 정의될 수 있다. 예를 들어, 돌출부(143)는 1.1 내지 1.3의 반높이 샤프니스(Rm)를 가질 수 있다.

돌출부(143)는 최정상부로부터 바닥면(BS)로 갈수록 점점 작아지는 접선 기울기를 가질 수 있다. 예를 들어, 접선 기울기는 돌출부(143)의 바닥면(BS)과 나란한 수평선과 곡면부 사이의 각도로 정의될 수 있다.

돌출부(143)는 반높이(H/2)와 최정상부 사이에서 최대 접선 기울기를 가질 수 있다. 예를 들어, 돌출부(143)는 반높이(H/2)에서의 제 1 접선 기울기, 및 4/5 높이에서의 제 2 접선 기울기를 포함할 수 있다. 제 2 접선 기울기는 자발광부(EP)에서 방출되는 광이 발광 소자층(DEL)의 내부에 갇히지 않고 최대한 외부로 추출될 수 있도록 제 1 접선 기울기보다 클 수 있다.

이와 같은, 복수의 오목부(141)과 돌출부(143)을 포함하는 광 추출 패턴(140)은 포토 레지스트를 이용한 포토리소그래피 공정을 통해 발광 영역(EA) 상의 평탄화층(130) 상에 마스크 패턴을 형성한 후, 마스크 패턴을 이용한 평탄화층(130)의 에칭 공정을 통해 형성될 수 있다. 여기서, 포토 레지스트는 생산성의 향상을 위해 포지티브 포토 레지스트가 사용될 수 있다.

발광 소자층(EDL)은 발광 영역(EA)의 광 추출 패턴(140) 상에 배치되고, 하부 발광(bottom emission) 방식에 따라 기판(100) 쪽으로 광을 방출할 수 있다. 일 예에 따른 발광 소자층(EDL)은 제 1 전극(E1), 자발광부(EP), 및 제 2 전극(E2)을 포함할 수 있다.

제 1 전극(E1)은 평탄화층(130)의 광 추출 패턴(140) 상의 단면 형상(또는 구조)를 제외하고는 도 3 내지 도 9에서 설명한 제 1 전극(E1)과 실질적으로 동일하므로, 이에 대한 중복 설명은 생략한다.

제 1 전극(E1)은 상대적으로 얇은 두께를 가지도록 평탄화층(130) 상에 형성(또는 증착)되기 때문에 돌출부(143)와 복수의 오목부(141)를 포함하는 광 추출 패턴(140)의 표면 형상(morphology)(또는 제 1 표면 형상)을 그대로 따르는 표면 형상(또는 제 2 표면 형상)을 가질 수 있다. 예를 들어, 제 1 전극(E1)은 투명 도전 물질의 증착 공정에 의해 광 추출 패턴(140)의 표면 형상(또는 모폴로지)를 그대로 따르는 등각(conformal) 형태로 형성됨으로써 광 추출 패턴(140)와 동일한 형태의 단면 구조를 가질 수 있다.

제 1 전극(E1)은 평탄화층(130)의 광 추출 패턴(140) 상에 배치되는 것을 제외하고는 도 3 내지 도 9에서 설명한 제 1 전극(E1)과 실질적으로 동일하므로, 이에 대한 중복 설명은 생략한다.

자발광부(EP)는 평탄화층(130)의 광 추출 패턴(140) 상의 단면 형상(또는 구조)를 제외하고는 도 3 내지 도 9에서 설명한 자발광부(EP)와 실질적으로 동일하므로, 이에 대한 중복 설명은 생략한다.

자발광부(EP)는 제 1 전극(E1) 상에 형성되어 제 1 전극(E1)과 직접적으로 접촉될 수 있다. 발광 소자층(EDL)은 제 1 전극(E1) 대비 상대적으로 두꺼운 두께를 가지도록 제 1 전극(E1) 상에 형성(또는 증착)됨으로써 돌출부(143)와 복수의 오목부(141) 각각의 표면 형상 또는 제 1 전극(E1)의 표면 형상과 다른 표면 형상(또는 제 3 표면 형상)을 갖는다. 예를 들어, 발광 소자층(EDL)은 증착 공정에 의해 제 1 전극(E1)의 표면 형상(또는 모폴로지)를 그대로 따르지 않는 비등각(non-conformal) 형태로 형성됨으로써 제 1 전극(E1)과 다른 단면 구조를 가질 수 있다.

일 예에 따른 자발광부(EP)는 돌출부(143) 또는 오목부(141)의 바닥면으로 갈수록 점점 두꺼운 두께를 가지도록 형성될 수 있다. 예를 들어, 자발광부(EP)는 돌출부(143)의 정상부 상에 제 1 두께로 형성될 수 있고, 오목부(141)의 바닥면 상에 제 1 두께보다 두꺼운 제 2 두께를 형성될 수 있으며, 돌출부(143)의 경사면(또는 곡면부) 상에 제 1 두께보다 얇은 제 3 두께를 가지도록 형성될 수 있다. 여기서, 제 1 내지 제 3 두께 각각은 제 1 전극(E1)과 제 2 전극(E2) 사이의 최단 거리일 수 있다.

제 2 전극(E2)은 평탄화층(130)의 광 추출 패턴(140) 상의 단면 형상(또는 구조)를 제외하고는 도 3 내지 도 9에서 설명한 제 2 전극(E2)과 실질적으로 동일하므로, 이에 대한 중복 설명은 생략한다.

제 2 전극(E2)은 자발광부(EP) 상에 형성되어 자발광부(EP)와 직접적으로 접촉될 수 있다. 제 2 전극(E2)은 자발광부(EP)의 표면 형상을 그대로 따르는 표면 형상을 가질 수 있다. 예를 들어, 제 2 전극(E2)은 증착 공정에 의해 자발광부(EP)의 표면 형상(또는 모폴로지)를 그대로 따르는 등각(conformal) 형태로 형성됨으로써 자발광부(EP)와 동일한 단면 구조를 가질 수 있다.

각 화소 영역(PA)의 발광 영역(EA)에 배치된 발광 소자층(EDL)은 광 추출 패턴(140) 상에 배치됨에 따라 비평탄부(180)를 포함할 수 있다.

비평탄부(180)는 복수의 오목 영역(181), 및 복수의 오목 영역(183) 사이의 볼록 영역(183)을 포함할 수 있다.

복수의 오목 영역(181) 각각은 광 추출 패턴(140)의 복수의 오목부(181) 각각과 중첩될 수 있다. 예를 들어, 복수의 오목 영역(181) 각각의 바닥면 영역은 자발광부(EP)가 제 2 두께로 형성됨에 따라 비발광 영역 또는 비유효 발광 영역일 수 있다.

볼록 영역(183)은 광 추출 패턴(140)의 돌출부(143)와 중첩될 수 있다. 예를 들어, 볼록 영역(183)의 정상부는 자발광부(EP)가 제 1 두께로 형성됨에 따라 유효 발광 영역일 수 있다. 예를 들어, 볼록 영역(183)의 정상부와 오목부(181)의 바닥면 사이의 경사면(또는 곡면부)은 자발광부(EP)가 제 3 두께로 형성됨에 따라 주발광 영역 또는 유효 발광 영역일 수 있다.

발광 소자층(EDL)의 자발광부(EP)에서 발생되는 광은 복수의 오목 영역(181)과 볼록 영역(183)을 갖는 비평탄부(180)에 의해 기판(100) 쪽으로 변경될 수 있고, 이로 인하여 자발광부(EP)에서 발광된 광의 외부 추출 효율이 증가되거나 극대화될 수 있다.

이와 같은, 본 명세서의 또 다른 예에 따른 표시 패널(10)(또는 발광 표시 장치)은 도 3 내지 도 9에서 설명한 표시 패널(10)(또는 발광 표시 장치)와 동일한 효과를 가질 수 있으며, 광 추출 패턴(140)에 의해 각 화소 영역에서 발생된 광의 외부 추출 효율이 증가되거나 극대화될 수 있다.

부가적으로, 본 명세서의 또 다른 예에 따른 표시 패널(10)(또는 발광 표시 장치)은 도 10에서 설명한 뱅크층(160)을 더 포함할 수 있으며, 이 경우, 뱅크층(160)에 의해 회로 영역(CA)에서 발생되는 비정상적인 발광이 방지되거나 회로 영역(CA)의 전극 컨택홀(132)에 발생되는 제 1 전극(E1)과 제 2 전극(E2) 사이의 전기적인 쇼트가 방지될 수 있다.

본 명세서에 따른 발광 표시 장치는 아래와 같이 설명될 수 있다.

본 명세서의 몇몇 예에 따른 발광 표시 장치는 기판 상에 배치되고 발광 영역과 비발광 영역을 갖는 화소 영역, 기판 상에 배치된 평탄화층, 및 평탄화층 발광 영역과 비발광 영역에 배치된 발광 소자층을 포함하며, 발광 소자층은 발광 영역과 비발광 영역의 경계 영역에 배치된 배리어층을 포함할 수 있다.

본 명세서의 몇몇 예에 따르면, 발광 소자층은 제 1 전극, 제 1 전극 상의 자발광부, 및 자발광부 상의 제 2 전극을 포함하며, 배리어층은 경계 영역 상의 제 1 전극과 제 2 전극 사이에 배치될 수 있다.

본 명세서의 몇몇 예에 따르면, 발광 소자층은 비발광 영역에 배치된 홈부를 포함하며, 배리어층은 홈부에 인접한 제 1 전극의 끝단 주변에 배치될 수 있다.

본 명세서의 몇몇 예에 따른 발광 표시 장치는 기판 상에 배치되고 발광 영역과 비발광 영역을 갖는 화소 영역, 기판 상에 배치된 평탄화층, 및 평탄화층 상의 화소 영역에 배치된 발광 소자층을 포함하며, 발광 소자층은 제 1 전극, 제 1 전극 상의 자발광부, 자발광부 상의 제 2 전극, 및 제 1 전극과 제 2 전극 사이의 최단 거리 영역의 주변에 배치된 배리어층을 포함할 수 있다.

본 명세서의 몇몇 예에 따르면, 발광 소자층은 비발광 영역에 배치된 홈부를 포함하며, 배리어층은 홈부와 중첩되는 제 1 전극과 제 2 전극 사이의 최단 거리 영역의 주변에 배치될 수 있다.

본 명세서의 몇몇 예에 따르면, 배리어층은 제 2 전극을 기반으로 하는 비전도성의 금속 산화물로 이루어지거나, 발광 영역과 비발광 영역의 경계 영역에서 자발광부를 단절시킬 수 있다.

본 명세서의 몇몇 예에 따른 발광 표시 장치는 비발광 영역의 평탄화층으로부터 오목하게 배치된 그루브를 더 포함하며, 제 1 전극은 그루브를 제외한 나머지 평탄화층 상에 배치되며, 자발광부는 제 1 전극과 그루브 상에 배치될 수 있다.

본 명세서의 몇몇 예에 따르면, 배리어층은 그루브에 인접한 제 1 전극의 끝단과 제 2 전극 사이에 배치될 수 있다.

본 명세서의 몇몇 예에 따르면, 그루브는 평탄화층의 상면으로부터 경사진 경사면을 갖는 상부 영역을 포함하며, 경사면은 평탄화층의 상면을 기준으로, 75도 이상의 접선 기울기를 가질 수 있다.

본 명세서의 몇몇 예에 따르면, 그루브는 평탄화층의 상면으로부터 경사진 경사면을 포함하며, 경사면은 제 1 전극의 끝단으로부터 제 1 거리와 제 1 깊이의 범위 내에서 최대 접선 기울기를 가질 수 있다.

본 명세서의 몇몇 예에 따르면, 제 1 거리는 0.5 마이크로미터 이하이며, 제 1 깊이는 0.8 마이크로미터 이하일 수 있다.

본 명세서의 몇몇 예에 따르면, 그루브는 제 1 방향을 따라 배치된 인접한 화소 영역들의 발광 영역 사이의 비발광 영역에 배치되며,

배리어층은 그루브에 인접한 제 1 전극의 일단과 타단 각각의 주변에 배치된, 발광 표시 장치.

본 명세서의 몇몇 예에 따른 발광 표시 장치는 화소 영역의 회로 영역에 배치된 구동 박막 트랜지스터를 더 포함하며, 평탄화층은 구동 박막 트랜지스터 상에 배치되며, 제 1 전극은 평탄화층에 형성된 전극 컨택홀을 통해 구동 박막 트랜지스터에 연결된 연장 부분을 포함할 수 있다.

본 명세서의 몇몇 예에 따른 발광 표시 장치는 전극 컨택홀 상에 배치된 뱅크층 및 발광 영역과 중첩되는 파장 변환층 중 적어도 하나를 더 포함할 수 있다.

본 명세서의 몇몇 예에 따르면, 그루브는 제 1 전극의 연장 부분을 제외한 나머지 제 1 전극을 둘러싸도록 배치되며, 배리어층은 제 1 전극의 연장 부분을 제외한 나머지 제 1 전극을 둘러싸도록 배치될 수 있다.

본 명세서의 몇몇 예에 따른 발광 표시 장치는 발광 영역의 평탄화층에 배치된 광 추출 패턴을 더 포함하며, 광 추출 패턴은 오목부들, 및 오목부들 사이에 배치된 돌출부를 포함할 수 있다.

본 명세서의 몇몇 예에 따르면, 오목부들은 제 1 방향을 따라 나란하게 배치되고 제 1 방향을 가로지르는 제 2 방향을 따라 지그재그 형태로 배치되거나, 허니콤 구조를 배치될 수 있다.

본 명세서의 몇몇 예에 따르면, 배리어층은 비전도성의 금속 산화물로 이루어지거나, 발광 영역과 비발광 영역의 경계 영역에서 자발광부를 단절시킬 수 있다.

본 명세서의 몇몇 예에 따르면, 배리어층은 그루브에 인접한 제 1 전극과 제 2 전극 사이의 최단 거리 영역의 주변에 배치될 수 있다.

본 명세서의 몇몇 예에 따른 발광 표시 장치는 기판 상에 배치되고 발광 영역과 비발광 영역을 갖는 화소 영역, 기판 상에 배치된 평탄화층, 및 평탄화층 상의 화소 영역에 배치된 발광 소자층을 포함하며, 발광 소자층은 평탄화층 상의 발광 영역에 배치된 제 1 전극, 제 1 전극을 둘러싸는 자발광부, 자발광부 상의 제 2 전극, 및 제 1 전극의 끝단과 제 2 전극 사이에 배치된 비전도성의 금속 산화물층을 포함할 수 있다.

본 명세서의 몇몇 예에 따르면, 비전도성의 금속 산화물층은 제 2 전극으로부터 자발광부를 관통하여 제 1 전극에 접촉될 수 있다.

본 명세서의 몇몇 예에 따르면, 발광 소자층은 비발광 영역에 배치된 홈부를 포함하며, 비전도성의 금속 산화물층은 홈부와 중첩되는 제 1 전극의 끝단과 제 2 전극 사이에 배치될 수 있다.

본 명세서에 따른 발광 표시 장치는 모든 전자 기기에 적용될 수 있다. 예를 들어, 본 명세서에 따른 발광 표시 장치는 모바일 디바이스, 영상 전화기, 스마트 와치(smart watch), 와치 폰(watch phone), 웨어러블 기기(wearable device), 폴더블 기기(foldable device), 롤러블 기기(rollable device), 벤더블 기기(bendable device), 플렉서블 기기(flexible device), 커브드 기기(curved device), 전자 수첩, 전자 책, PMP(portable multimedia player), PDA(personal digital assistant), MP3 플레이어, 모바일 의료기기, 데스크탑 PC(desktop PC), 랩탑 PC(laptop PC), 넷북 컴퓨터(netbook computer), 워크스테이션(workstation), 네비게이션, 차량용 네비게이션, 차량용 표시장치, 텔레비전, 월페이퍼(wall paper) 표시장치, 샤이니지(signage) 기기, 게임기기, 노트북, 모니터, 카메라, 캠코더, 및 가전 기기 등에 적용될 수 있다.

상술한 본 명세서의 다양한 예에 설명된 특징, 구조, 효과 등은 본 명세서의 적어도 하나의 예에 포함되며, 반드시 하나의 예에만 한정되는 것은 아니다. 나아가, 본 명세서의 적어도 하나의 예에서 예시된 특징, 구조, 효과 등은 본 명세서의 기술 사상이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 명세서의 기술 범위 또는 권리 범위에 포함되는 것으로 해석되어야 할 것이다.

이상에서 설명한 본 명세서는 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 명세서의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 본 명세서의 범위는 후술하는 청구범위에 의하여 나타내어지며, 청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 명세서의 범위에 포함되는 것으로 해석되어야 한다.

10: 표시 패널 30: 제어 회로
50: 데이터 구동 회로 70: 게이트 구동 회로
100: 기판 110: 회로층
130: 평탄화층 131: 그루브
132: 전극 컨택홀 140: 광 추출 패턴
141: 오목부 143: 돌출부
150: 파장 변환층 160: 뱅크층
170: 봉지층 180: 비평탄부
181: 오목 영역 183: 볼록 영역

Claims

기판;
상기 기판 상에 배치되고 발광 영역과 비발광 영역을 갖는 화소 영역;
상기 기판 상에 배치된 평탄화층; 및
상기 평탄화층 상기 발광 영역과 상기 비발광 영역에 배치된 발광 소자층을 포함하며,
상기 발광 소자층은 상기 발광 영역과 상기 비발광 영역의 경계 영역에 배치된 배리어층을 포함하는, 발광 표시 장치.
제 1 항에 있어서,
상기 발광 소자층은,
제 1 전극;
상기 제 1 전극 상의 자발광부; 및
상기 자발광부 상의 제 2 전극을 포함하며,
상기 배리어층은 상기 경계 영역 상의 상기 제 1 전극과 상기 제 2 전극 사이에 배치된, 발광 표시 장치.
제 2 항에 있어서,
상기 발광 소자층은 상기 비발광 영역에 배치된 홈부를 포함하며,
상기 배리어층은 상기 홈부에 인접한 상기 제 1 전극의 끝단 주변에 배치된, 발광 표시 장치.
기판;
상기 기판 상에 배치되고 발광 영역과 비발광 영역을 갖는 화소 영역;
상기 기판 상에 배치된 평탄화층; 및
상기 평탄화층 상의 상기 화소 영역에 배치된 발광 소자층을 포함하며,
상기 발광 소자층은,
제 1 전극;
상기 제 1 전극 상의 자발광부;
상기 자발광부 상의 제 2 전극; 및
상기 제 1 전극과 상기 제 2 전극 사이의 최단 거리 영역의 주변에 배치된 배리어층을 포함하는, 발광 표시 장치.
제 4 항에 있어서,
상기 발광 소자층은 상기 비발광 영역에 배치된 홈부를 포함하며,
상기 배리어층은 상기 홈부와 중첩되는 상기 제 1 전극과 상기 제 2 전극 사이의 최단 거리 영역의 주변에 배치된, 발광 표시 장치.
제 2 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 배리어층은 상기 제 2 전극을 기반으로 하는 비전도성의 금속 산화물로 이루어지거나, 상기 발광 영역과 상기 비발광 영역의 경계 영역에서 상기 자발광부를 단절시키는, 발광 표시 장치.
제 2 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 비발광 영역의 상기 평탄화층으로부터 오목하게 배치된 그루브를 더 포함하며,
상기 제 1 전극은 상기 그루브를 제외한 나머지 평탄화층 상에 배치되며,
상기 자발광부는 상기 제 1 전극과 상기 그루브 상에 배치된, 발광 표시 장치.
제 7 항에 있어서,
상기 배리어층은 상기 그루브에 인접한 상기 제 1 전극의 끝단과 상기 제 2 전극 사이에 배치된, 발광 표시 장치.
제 7 항에 있어서,
상기 그루브는 상기 평탄화층의 상면으로부터 경사진 경사면을 갖는 상부 영역을 포함하며,
상기 경사면은 상기 평탄화층의 상면을 기준으로, 75도 이상의 접선 기울기를 갖는, 발광 표시 장치.
제 7 항에 있어서,
상기 그루브는 상기 평탄화층의 상면으로부터 경사진 경사면을 포함하며,
상기 경사면은 상기 제 1 전극의 끝단으로부터 제 1 거리와 제 1 깊이의 범위 내에서 최대 접선 기울기를 갖는, 발광 표시 장치.
제 10 항에 있어서,
상기 제 1 거리는 0.5 마이크로미터 이하이며,
상기 제 1 깊이는 0.8 마이크로미터 이하인, 발광 표시 장치.
제 7 항에 있어서,
상기 그루브는 제 1 방향을 따라 배치된 인접한 화소 영역들의 발광 영역 사이의 비발광 영역에 배치되며,
상기 배리어층은 상기 그루브에 인접한 상기 제 1 전극의 일단과 타단 각각의 주변에 배치된, 발광 표시 장치.
제 7 항에 있어서,
상기 화소 영역의 회로 영역에 배치된 구동 박막 트랜지스터를 더 포함하며,
상기 평탄화층은 상기 구동 박막 트랜지스터 상에 배치되며,
상기 제 1 전극은 상기 평탄화층에 형성된 전극 컨택홀을 통해 상기 구동 박막 트랜지스터에 연결된 연장 부분을 포함하는, 발광 표시 장치.
제 13 항에 있어서,
상기 전극 컨택홀 상에 배치된 뱅크층 및 상기 발광 영역과 중첩되는 파장 변환층 중 적어도 하나를 더 포함하는, 발광 표시 장치.
제 13 항에 있어서,
상기 그루브는 상기 제 1 전극의 연장 부분을 제외한 나머지 제 1 전극을 둘러싸도록 배치되며,
상기 배리어층은 상기 제 1 전극의 연장 부분을 제외한 나머지 제 1 전극을 둘러싸도록 배치된, 발광 표시 장치.
제 2 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 발광 영역의 상기 평탄화층에 배치된 광 추출 패턴을 더 포함하며,
상기 광 추출 패턴은,
오목부들; 및
상기 오목부들 사이에 배치된 돌출부를 포함하는, 발광 표시 장치.
제 16 항에 있어서,
상기 오목부들은 제 1 방향을 따라 나란하게 배치되고 상기 제 1 방향을 가로지르는 제 2 방향을 따라 지그재그 형태로 배치되거나, 허니콤 구조를 배치된, 발광 표시 장치.
제 16 항에 있어서,
상기 배리어층은 비전도성의 금속 산화물로 이루어지거나, 상기 발광 영역과 상기 비발광 영역의 경계 영역에서 상기 자발광부를 단절시키는, 발광 표시 장치.
제 16 항에 있어서,
상기 비발광 영역의 상기 평탄화층으로부터 오목하게 배치된 그루브를 더 포함하며,
상기 제 1 전극은 상기 그루브를 제외한 나머지 평탄화층 상에 배치되며,
상기 자발광부는 상기 제 1 전극과 상기 그루브 상에 배치된, 발광 표시 장치.
제 19 항에 있어서,
상기 배리어층은 상기 그루브에 인접한 상기 제 1 전극과 상기 제 2 전극 사이의 최단 거리 영역의 주변에 배치된, 발광 표시 장치.