CN109216417A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN109216417A
CN109216417A CN201810621188.XA CN201810621188A CN109216417A CN 109216417 A CN109216417 A CN 109216417A CN 201810621188 A CN201810621188 A CN 201810621188A CN 109216417 A CN109216417 A CN 109216417A
Authority
CN
China
Prior art keywords
display device
shielded
tft
layer
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810621188.XA
Other languages
English (en)
Other versions
CN109216417B (zh
Inventor
金玟秀
金潣谞
禹永斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020170083257A external-priority patent/KR102344142B1/ko
Priority claimed from KR1020170083254A external-priority patent/KR102377416B1/ko
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN109216417A publication Critical patent/CN109216417A/zh
Application granted granted Critical
Publication of CN109216417B publication Critical patent/CN109216417B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

显示装置。一种显示装置包括：基板，该基板包括具有多个像素的有效区域和在有效区域周围的边框区域；数据驱动器，该数据驱动器在边框区域的一侧上；选通驱动器，该选通驱动器在边框区域的至少一侧上；屏蔽电源线，该屏蔽电源线从数据驱动器延伸到选通驱动器的至少一侧；以及屏蔽层，该屏蔽层与选通驱动器的至少一个薄膜晶体管交叠并且在边框区域中连接到屏蔽电源线。

Description

显示装置
技术领域
本公开涉及显示装置，并且更具体地，涉及一种能够保持薄膜晶体管的电特性、减小边框区域并且设计高分辨率像素的显示装置。
背景技术
随着信息社会的发展，对用于显示图像的显示装置的需求以各种形式增加。显示装置的领域已经迅速转移到取代笨重的阴极射线管(CRT)装置的平板显示(FPD)装置，这是因为平板显示装置既轻又薄，而且具有大屏幕。平板显示装置包括液晶显示器(LCD)、等离子体显示面板(PDP)、有机发光显示装置和电泳显示(EPD)装置。
在这些显示装置中，有机发光显示装置包括自发光的自发光元件，其具有响应速度高、发光效率高、亮度高和视角大的优点。特别地，有机发光显示装置不仅可形成在柔性塑料基板上，而且还可以比无机电致发光(EL)显示器或等离子体显示面板低的电压来进行驱动。有机发光显示装置具有低功耗和优异颜色的优点。
有机发光显示装置被大致划分为无源矩阵型和有源矩阵型。在有源矩阵型有机发光显示装置中，设置有被分配在以矩阵方式布置的像素中的薄膜晶体管。此外，用于向薄膜晶体管施加信号的选通驱动器被设置在除了显示图像的有效区域(active area)之外的边框区域中。选通驱动器由多个薄膜晶体管组成。
薄膜晶体管包括在基板上以栅极绝缘层插置于其间的方式彼此相对设置的有源层和栅极，并且包括分别连接到有源层的源极和漏极。薄膜晶体管按照通过控制栅极的电压来导通/截止穿过源极和漏极移动至有源层的沟道的载流子的原理来操作。因此，因为薄膜晶体管容易受到周围电压或静电的影响，所以薄膜晶体管存在其特性可能变化的问题。
发明内容
因此，本公开的实施方式涉及一种显示装置，该显示装置基本上消除了由于相关技术的限制和缺点而导致的一个或更多个问题。
本公开的一方面在于提供一种能够保持薄膜晶体管的电特性、减小边框区域并且设计高分辨率像素的显示装置。
附加的特征和方面将在随后的描述中进行阐述，并且部分地将根据所述描述变得明显，或者可通过本文所提供的发明构思的实践而得知。本发明构思的其它特征和方面可通过在书面描述及其权利要求书以及附图中具体指出的结构(或者可从中推导出来的内容)来实现和获得。
为了实现本发明构思的这些方面和其它方面，如本文所实施和广泛描述的，一种显示装置包括：基板，该基板包括具有多个像素的有效区域和在有效区域周围的边框区域；数据驱动器，该数据驱动器在边框区域的一侧上；选通驱动器，该选通驱动器在边框区域的至少一侧上；屏蔽电源线，该屏蔽电源线从数据驱动器延伸到选通驱动器的至少一侧；以及屏蔽层，该屏蔽层与选通驱动器的至少一个薄膜晶体管交叠并且在边框区域中连接到屏蔽电源线。
在另一方面，一种显示装置包括：基板，该基板包括具有多个像素的有效区域和在有效区域周围的边框区域；选通驱动器，该选通驱动器在基板的边框区域上并且包括多个薄膜晶体管；屏蔽层，该屏蔽层在基板与多个薄膜晶体管之间；以及屏蔽电源线，该屏蔽电源线在基板的边框区域上，其中，屏蔽层在基板的边框区域中连接到屏蔽电源线。
在另一方面，一种显示装置包括：基板，该基板包括具有多个像素的有效区域和在有效区域周围的边框区域；数据驱动器，该数据驱动器在边框区域的一侧；屏蔽电源线，该屏蔽电源线从数据驱动器延伸到有效区域的至少一侧；以及屏蔽层，该屏蔽层与有效区域交叠并且连接到屏蔽电源线，其中，屏蔽层与多个像素中的每一个的至少一个薄膜晶体管交叠。
在另一方面，一种显示装置包括：基板，该基板包括具有多个像素的有效区域和在有效区域周围的边框区域；至少一个薄膜晶体管，该至少一个薄膜晶体管在基板的有效区域上并且在多个像素中的每一个中；屏蔽层，该屏蔽层在基板与至少一个薄膜晶体管之间；以及屏蔽电源线，该屏蔽电源线在基板的边框区域上，其中，屏蔽层在边框区域中连接到屏蔽电源线。
要理解的是，以上总体描述和下面的详细描述二者都是示例性和说明性的，并且旨在提供对要求保护的本发明构思的进一步说明。
附图说明
附图被包括以提供对本公开的进一步理解，并且被并入本申请中并构成本申请的一部分，附图例示了本公开的实施方式并且与说明书一起用于解释各种原理。在附图中：
图1是有机发光显示装置的示意性框图；
图2是示出像素的电路配置的第一示例图；
图3是示出像素的电路配置的第二示例图；
图4是示出根据本公开的示例的有机发光显示装置的像素的结构的截面图；
图5是根据本公开的第一实施方式的有机发光显示装置的平面图；
图6是图5中的区域A的放大平面图；
图7是沿着图6的线I-I'截取的截面图；
图8是根据本公开的第二实施方式的有机发光显示装置的平面图；
图9是图8中所示的选通驱动器的放大平面图；
图10是根据本公开的第三实施方式的有机发光显示装置的一部分的放大图；
图11是沿着图10的线II-II'截取的截面图；
图12是根据本公开的第四实施方式的有机发光显示装置的平面图；
图13是图12中的区域B的放大平面图；
图14是图12中的区域B的另一示例的放大平面图；
图15是沿着图13中的线III-III'截取的截面图；
图16是根据本公开的第五实施方式的有机发光显示装置的平面图；
图17是根据本公开的另一第五实施方式的有机发光显示装置的平面图；
图18是示出比较示例1的薄膜晶体管的电场分布的图；
图19是示出实施方式1的薄膜晶体管的电场分布的图；
图20是示出比较示例2的驱动薄膜晶体管的电场分布的图；以及
图21是示出实施方式3的驱动薄膜晶体管的电场分布的图。
具体实施方式
在下文中，将参照附图描述本公开的示例实施方式。在整个说明书中，相同的附图标记表示相同的元件。在以下描述中，当确定与本文档相关的公知功能或配置的详细描述不必要地模糊本发明的要点时，将省略其详细描述。此外，在下面的描述中使用的组件名称可在考虑说明书的便利性的情况下来选择，并且可以与实际产品的部件名称不同。在位置关系的描述中，当一个结构被描述为位于另一结构的“上面或上方”、“下面或下方”或者“挨着”另一结构时，除非与“直接”或“与…接触”一起使用，否则该描述应该被解释为包括这两个结构彼此接触的情况以及在它们之间设置第三结构的情况。
根据本公开的实施方式的显示装置可以是有机发光显示装置、液晶显示器、电泳显示装置等。在本公开中，将以有机发光显示装置作为示例进行描述。有机发光显示装置包括在第一电极和第二电极之间的由有机材料制成的发光层。有机发光显示装置是自发光显示器，其中从第一电极提供的空穴和从第二电极提供的电子在发光层中复合以形成作为空穴-电子对的激子，并且激子通过返回到基态而产生的能量来发光。
在根据本公开的薄膜晶体管中，有源层可由多晶半导体材料或氧化物半导体材料制成。因为多晶半导体材料具有高迁移率(100cm2/Vs或更高)、低功耗和优异的可靠性，所以它可被应用于用于驱动薄膜晶体管的驱动元件的选通驱动器和/或复用器(MUX)。另选地，多晶半导体材料可被应用于有机发光显示装置的像素中的驱动薄膜晶体管。因为氧化物半导体材料的截止电流较小，因此它适于导通时间短、截止时间长的开关薄膜晶体管。另选地，因为氧化物半导体材料的截止电流低，并且像素的电压保持时段长，所以氧化物半导体材料适合于要求低刷新和/或低功耗的显示装置。在本公开中，作为示例描述了包括多晶半导体材料的驱动薄膜晶体管。然而，本公开不限于此，并且可使用除了驱动薄膜晶体管之外的开关薄膜晶体管。
在下文中，将参照附图描述本公开的示例实施方式。
图1是有机发光显示装置的示意性框图。图2是示出像素的电路配置的第一示例图。图3是示出像素的电路配置的第二示例图。图4示出像素的结构的截面图。
参照图1，有机发光显示装置可包括图像处理器10、定时控制器20、数据驱动器30、选通驱动器40和显示面板50。
图像处理器10将数据使能信号DE与从外部提供的数据信号DATA一起输出。除了数据使能信号DE之外，图像处理器10还可输出垂直同步信号、水平同步信号和时钟信号中的至少一个，但是为了便于解释，省略了这些信号。图像处理器10以集成电路(IC)的形式形成在系统电路板上。
定时控制器20从图像处理器10接收数据信号DATA以及数据使能信号DE或者包括垂直同步信号、水平同步信号和时钟信号的驱动信号。定时控制器20基于驱动信号产生用于控制选通驱动器40的操作定时的选通定时控制信号GDC和用于控制数据驱动器30的操作定时的数据定时控制信号DDC。定时控制器20以IC的形式形成在控制电路板上。
数据驱动器30响应于从定时控制器20提供的数据定时控制信号DDC而对从定时控制器20提供的数据信号DATA进行采样和锁存，并且将经采样的数据信号转换为伽马参考电压并输出它。数据驱动器30通过数据线DL1至DLn输出数据信号DATA。数据驱动器30以IC的形式安装在基板上。
选通驱动器40响应于从定时控制器20提供的选通定时控制信号GDC而在对选通电压的电平进行移位的同时输出选通信号。选通驱动器40通过选通线GL1至GLm输出选通信号。选通驱动器40以IC的形式形成在选通电路板上或者以面板内选通(GIP)的方式形成在显示面板50上。
显示面板50显示与从数据驱动器30和选通驱动器40提供的数据信号DATA和选通信号对应的图像。显示面板50包括用于显示图像的像素P。
在图2中，一个像素包括开关薄膜晶体管S_TFT、驱动薄膜晶体管D_TFT和有机发光二极管OLED。有机发光二极管OLED操作以根据由驱动薄膜晶体管D_TFT形成的驱动电流而发光。
开关薄膜晶体管S_TFT响应于通过第一选通线GL1提供的选通信号而进行开关控制以使得通过第一数据线DL1提供的数据信号作为数据电压被存储在电容器Cst中。驱动薄膜晶体管D_TFT操作以使得：根据存储在电容器Cst中的数据电压，驱动电流在高电平电源线VDD与低电平电源线GND之间流动。尽管未示出，但是像素还可包括补偿电路。补偿电路是用于补偿驱动薄膜晶体管D_TFT的阈值电压的电路。此外，连接到开关薄膜晶体管S_TFT或驱动薄膜晶体管D_TFT的电容器Cst可位于补偿电路内部。补偿电路可由一个或更多个薄膜晶体管和电容器组成，但是电路不具体限于这些具体配置。
此外，如图3所示，当包括补偿电路CC时，像素还包括用于驱动补偿薄膜晶体管并且提供特定信号或功率的信号线和电源线。所添加的信号线可被定义为用于驱动像素中包括的补偿薄膜晶体管的1b选通线GL1b，而用于驱动开关薄膜晶体管SW的信号线可被定义为1a选通线GL1a。所添加的电源线可被定义为用于将像素的特定节点初始化为特定电压的初始化电源线INIT。然而，这仅仅是一个示例，并且本公开不限于此。
另一方面，图3示出了一个像素中包括补偿电路CC的示例。然而，当补偿的对象位于像素外部(诸如数据驱动器30)时，可省略补偿电路CC。例如，一个像素可基本上由包括开关薄膜晶体管S_TFT、驱动薄膜晶体管D_TFT、电容器和有机发光二极管OLED在内的2T(晶体管)1C(电容器)结构组成。然而，当补偿电路CC被添加时，一个像素可由3T1C、4T2C、5T2C、6T2C、7T1C、7T2C等不同地组成。
此外，在图3中，尽管补偿电路CC被示出为位于开关薄膜晶体管SR与驱动薄膜晶体管DR之间，但是补偿电路CC还可位于驱动薄膜晶体管DR与有机发光二极管OLED之间。补偿电路CC的位置和结构不限于图3所示的位置和结构。
在下文中，将参照本公开的图4来描述有机发光显示装置的像素P的截面结构。
在图4中，在根据本公开的实施方式的有机发光显示装置100中，驱动薄膜晶体管D_TFT和与驱动薄膜晶体管D_TFT连接的有机发光二极管190位于基板110上。这里，基板110可由玻璃、塑料或金属制成。在一个示例中，基板110由塑料制成，并且可以是聚酰亚胺基板。因此，基板110将是柔性的。第一缓冲层112位于基板110上。第一缓冲层112保护在后续工艺中形成的薄膜晶体管免受从基板110流出的诸如碱离子等的杂质的影响。第一缓冲层112可以是硅氧化物层(SiOx)、硅氮化物层(SiNx)或其多层。第二缓冲层116位于第一缓冲层112上。第二缓冲层116还保护在后续工艺中形成的薄膜晶体管免受从像第一缓冲层112一样的下部流出的诸如碱离子等的杂质的影响。第二缓冲层116可以是硅氧化物层(SiOx)、硅氮化物层(SiNx)或其多层。
有源层120位于第二缓冲层116上。有源层120可由硅半导体或氧化物半导体形成。硅半导体可包括非晶硅或结晶型多晶硅，并且在此实施方式中有源层120可以是由氧化物制成的。有源层120包括源极区域、漏极区域以及位于源极区域与漏极区域之间的沟道区域等。源极区域和漏极区域是其中杂质以高浓度掺杂并且分别与薄膜晶体管的源极和漏极连接的区域。杂质离子可以是p型杂质或n型杂质。p型杂质可选自由硼(B)、铝(Al)、镓(Ga)和铟(In)组成的群组。n型杂质可选自由磷(P)、砷(As)和锑(Sb)组成的群组。取决于NMOS或PMOS薄膜晶体管的结构，有源层120的沟道区域可掺杂有n型杂质或p型杂质。根据本公开的示例的薄膜晶体管可以是NMOS或PMOS薄膜晶体管。
可作为栅极绝缘层的第一绝缘层125位于有源层120上。第一绝缘层125可以是硅氧化物层(SiOx)、硅氮化物层(SiNx)或其多层。栅极130位于第一绝缘层125上的与有源层120的特定区域(例如，沟道区域)对应的位置处。栅极130由选自由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)组成的群组中的任意一种或其合金形成。此外，栅极130可以是由选自由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)组成的群组中的任意一种或其合金形成的多层。例如，栅极130可以是钼/铝-钕或钼/铝的双层。
可作为层间绝缘层的第二绝缘层135位于栅极130上。第二绝缘层135可以是硅氧化物层(SiOx)、硅氮化物层(SiNx)或者其多层。第二绝缘层135和第一绝缘层125的一部分被蚀刻以形成使有源层120的一部分(例如，源极区域和漏极区域)露出的接触孔137和138。源极140和漏极145位于第二绝缘层135上。源极140和漏极145通过穿过第二绝缘层135和第一绝缘层125的接触孔137和138电连接到有源层120。
源极140和漏极145可由单层或多层形成。当源极140和漏极145是单层时，源极140和漏极145可由选自由Mo、Al、Cr、Au、Ti、Ni、Nd、Cu组成的群组中的任意一种或其合金形成。当源极140和漏极145是多层时，源极140和漏极145可由钼/铝-钕的双层或者钛/铝/钛、钼/铝/钼或钼/铝-钕/钼的三层形成。因此，包括有源层120、栅极130、源极140和漏极145的驱动薄膜晶体管D_TFT被形成。
第三绝缘层147位于包括驱动薄膜晶体管D_TFT的基板110的整个表面上。第三绝缘层147是用于保护下面的薄膜晶体管的钝化层，并且可以是硅氧化物层(SiOx)、硅氮化物层(SiNx)或其多层。第四绝缘层150位于包括第三绝缘层147的基板110的整个表面上。第四绝缘层150可以是用于使下层结构的台阶部平坦的平整层并且可由诸如聚酰亚胺、苯并环丁烯系树脂或丙烯酸酯之类的有机材料形成。第三绝缘层147和第四绝缘层150包括用于使驱动薄膜晶体管D_TFT的漏极145露出的通孔155。
第一电极160位于第四绝缘层150上。第一电极160可以是阳极，并且可由诸如铟锡氧化物(ITO)、铟锌氧化物(IZO)或锌氧化物(ZnO)之类的透明导电材料制成。第一电极160填充通孔155并且连接至驱动薄膜晶体管D_TFT的漏极145。这里，当有机发光显示装置100具有其中光朝向第二电极180发射的顶部发光结构时，第一电极160还可包括反射层并且可具有ITO/反射层的双层结构或者ITO/反射层/ITO的三层结构。另一方面，当有机发光显示装置100具有其中光朝向第一电极160发射的底部发光结构时，第一电极160可仅由透明导电材料制成。
堤层165位于包括第一电极160的基板110上。堤层165可以是通过使第一电极160的一部分露出来限定像素的像素限定层。堤层165由诸如聚酰亚胺、苯并环丁烯系树脂、丙烯酸酯之类的有机材料制成。堤层165设置有开口167，第一电极160通过开口167被露出。
有机层170位于由堤层165的开口167露出的第一电极160上。有机层170可至少包括其中电子和空穴复合而发光的发光层以及空穴注入层、空穴传输层、电子传输层和电子注入层中的至少一个。
第二电极180位于其上形成有有机层170的基板110上。第二电极180可由具有低功函数的镁(Mg)、钙(Ca)、铝(Al)、银(Ag)或其合金制成以作为阴极。当本公开的有机发光显示装置100具有其中光朝向第二电极180发射的顶部发光结构时，第二电极180足够薄以允许光穿过。相反，当本公开的有机发光显示装置100具有其中光朝向第一电极160发射的底部发光结构时，第二电极180足够厚以反射光。因此，本公开的有机发光显示装置100通过配置包括第一电极160、有机层170和第二电极180的有机发光二极管190来形成。
在下文中，将描述根据本公开的实施方式的有机发光显示装置。
<第一实施方式>
图5是根据本公开的第一实施方式的有机发光显示装置的平面图。图6是图5中的区域A的放大平面图。图7是沿着图6的线I-I'截取的截面图。
如图5所示，有机发光显示装置100包括在基板110上实现图像的有效区域A/A和包围有效区域A/A的边框区域B/A。多个像素P设置在有效区域A/A中以发射红色(R)光、绿色(G)光和蓝色(B)光来实现全色。多个像素P可被设置为青色像素、品红色像素和黄色像素，并且任何已知的像素结构都是可用的。多个像素P可按照红色(R)像素、绿色(G)像素和蓝色(B)像素依次设置成一行的条形方式设置。多个像素P可被设置为使得红色(R)像素设置在一行中，绿色(G)像素设置在下一行中，蓝色(B)像素设置在绿色像素的下一行中。此外，红色(R)像素、绿色(G)像素和蓝色(B)像素中的一个(或更多个)可由两个子像素形成。另外，多个像素P可按照像素排列(pentile)方式设置。边框区域B/A是包围有效区域A/A的区域，并且是不发光的区域。边框区域B/A可包括用于驱动有效区域A/A中的像素P的驱动元件的选通驱动器GIP、数据驱动器D-IC等。
用于将来自数据驱动器D-IC的电力施加到屏蔽层BSM的屏蔽电源线VSM位于选通驱动器GIP的一侧。屏蔽电源线VSM从数据驱动器D-IC延伸并且设置在选通驱动器GIP的一侧，并且分别连接到边框区域B/A中的屏蔽层BSM。
屏蔽层BSM设置在边框区域B/A中，并且被设置为与选通驱动器GIP的多个薄膜晶体管交叠。屏蔽层BSM被提供以来自上述屏蔽电源线VSM的电力，并且防止选通驱动器GIP的薄膜晶体管的电特性改变。稍后将描述更具体的操作。屏蔽层BSM被形成为沿纵向方向设置的单线形状并且被设置为与整个选通驱动器GIP交叠。例如，如图5所示，当选通驱动器GIP可被设置在有效区域A/A的两侧时，屏蔽电源线VSM也设置在与选通驱动器GIP对应的两侧，并且屏蔽层BSM也设置在两侧。这里，尽管为了便于说明而在图5中将屏蔽层BSM示出为一条线，但是屏蔽层BSM与设置在选通驱动器GIP中的所有薄膜晶体管交叠。
更具体地，将参照图6描述屏蔽层BSM和屏蔽电源线VSM的设置。如图6所示，有机发光显示装置100包括设置在边框区域B/A中的选通驱动器GIP。本公开的选通驱动器GIP可被划分为作为扫描信号发生器的缓冲部BUP、逻辑部LOP和时钟部CLP。缓冲部BUP由多个薄膜晶体管组成，并且响应于节点电压而根据施加到时钟部CLP的时钟输入端子的扫描时钟来输出扫描信号。逻辑部LOP也由多个薄膜晶体管组成，并且接收起始脉冲或进位信号以对Q节点预充电并且控制Q节点。时钟部CLP由多条布线组成，并且在定时控制器的控制下将时钟和起始信号输入发送到选通驱动器GIP的缓冲部BUP和逻辑部LOP。缓冲部BUP和逻辑部LOP由多个薄膜晶体管(TFT)组成。例如，逻辑部LOP的薄膜晶体管TFT由有源层120、栅极130、连接至有源层120的源极140和漏极145组成。
另一方面，屏蔽电源线VSM位于除选通驱动器GIP之外的边框区域B/A中，并且屏蔽层BSM位于选通驱动器GIP中以及除选通驱动器GIP之外的边框区域B/A中。屏蔽电源线VSM设置在选通驱动器GIP的一侧，并且分别通过除选通驱动器GIP之外的边框区域B/A中的通孔139连接到屏蔽层BSM。
屏蔽层BSM设置在包括选通驱动器GIP的边框区域B/A中，并且与选通驱动器GIP交叠。具体地说，屏蔽层BSM与选通驱动器GIP的时钟部CLP、逻辑部LOP和缓冲部BUP全部交叠。外部电场影响逻辑部LOP和缓冲部BUP中设置的多个薄膜晶体管(TFT)，以改变薄膜晶体管(TFT)的特性。因此，屏蔽层BSM可防止薄膜晶体管(TFT)的特性改变。
在下文中，将参照图7来详细描述本公开的有机发光显示装置，图7是示出沿着图6的线I-I'截取的结构的截面图。在下文中，将以选通驱动器GIP的逻辑部LOP作为示例来描述屏蔽层BSM和薄膜晶体管TFT的截面结构。与上述图4的薄膜晶体管的组件相同的组件由相同的附图标记指示并且将简化其描述。
如图7所示，在有机发光显示装置100中，屏蔽层BSM和薄膜晶体管TFT可位于基板110上的逻辑部LOP中。这里，第一缓冲层112位于基板110上，屏蔽层BSM位于第一缓冲层112上。屏蔽层BSM由导电材料形成。例如，屏蔽层BSM可由选自由Mo、Al、Cr、Au、Ti、Ni、Nd、Cu组成的群组中的任意一种或诸如其合金之类的金属或者诸如硅(Si)之类的半导体形成。屏蔽层BSM位于包括选通驱动器GIP的边框区域B/A中。
第二缓冲层116位于屏蔽层BSM上，并且有源层120位于第二缓冲层116上。第一绝缘层125位于有源层120上，栅极130位于第一绝缘层125上的与有源层120的特定区域(例如，沟道区域)对应的位置处。第二绝缘层135位于栅极130上，并且第二绝缘层135和第一绝缘层125的一部分被蚀刻以形成使有源层120的一部分(例如，源极区域和漏极区域)露出的接触孔137和138。数据线DL、源极140和漏极145位于第二绝缘层135上。因此，包括有源层120、栅极130、源极140和漏极145的薄膜晶体管(TFT)被形成。
在边框区域B/A中，屏蔽电源线VSM位于第二绝缘层135上。屏蔽电源线VSM通过穿过第二缓冲层116、第一绝缘层125和第二绝缘层135的通孔139连接到屏蔽层BSM。在此示例实施方式中，屏蔽电源线VSM位于与源极140相同的层中，但是屏蔽电源线VSM可位于与栅极130相同的层中。第三绝缘层147位于包括薄膜晶体管TFT和屏蔽电源线VSM的基板110的整个表面上。
当向有机发光显示装置100的选通驱动器GIP中的屏蔽层BSM提供电力时，能够通过屏蔽由有源层120下面的聚酰亚胺基板110形成的电场来防止薄膜晶体管(TFT)的特性改变。与在本公开中向屏蔽层施加外部电力不同，作为对屏蔽层施加电力的另一种方法，存在将薄膜晶体管的源极与屏蔽层连接并向屏蔽层施加源极电力的方法。然而，取决于施加到源极的电压，在源极与栅极之间出现电压差。在根据本公开的示例中，从数据驱动器D-IC向屏蔽层BSM施加电力来代替将源极140和屏蔽层BSM连接，以防止发生源极140和栅极130之间的电压差。
此外，在用于将薄膜晶体管的源极和屏蔽层连接的结构中，因为将源极和屏蔽层连接的通孔形成在像素中，所以选通驱动器GIP的尺寸被增加以通孔的尺寸。然而，根据本公开，屏蔽电源线VSM通过选通驱动器GIP外部的通孔139连接到屏蔽层BSM，使得选通驱动器GIP的尺寸可减小并且通孔的数目可显著减少，从而减小了边框区域的尺寸。
此外，在用于将薄膜晶体管的源极和屏蔽层连接的结构中，因为施加到源极的电压受到限制，所以施加到屏蔽层的电压不能被调整。然而，因为可从数据驱动器D-IC提供电力，所以施加到屏蔽层的电压可响应于NMOS或PMOS薄膜晶体管的结构或模型或面板特性而进行调整。因此，可改善薄膜晶体管的特性。
尽管选通驱动器GIP在本公开的上述实施方式中仅包括扫描信号发生器，但是本公开不限于此并且可包括发射信号发生器。与上述扫描信号发生器一样，发射信号发生器也包括时钟部、逻辑部和缓冲部，并且可同样应用本公开的屏蔽层。
另一方面，本公开的屏蔽层BSM可在选通驱动器GIP中形成为不同的结构。在下文中，将参照第二实施方式和第三实施方式来描述屏蔽层BSM的另一结构。在以下描述中，向与第一实施方式中相同的组件分配相同的附图标记，并且将省略其描述。
<第二实施方式>
图8是根据本公开的第二实施方式的有机发光显示装置的平面图。图9是图8所示的选通驱动器的放大平面图。
在图8中，有机发光显示装置100包括在基板110上实现图像的有效区域A/A和包围有效区域A/A的边框区域B/A。边框区域B/A可包括用于驱动有效区域A/A中的像素P的驱动元件的选通驱动器GIP、数据驱动器D-IC等。
用于从数据驱动器D-IC向屏蔽层BSM施加电力的屏蔽电源线VSM位于选通驱动器GIP的一侧。屏蔽电源线VSM从数据驱动器D-IC延伸并且设置在选通驱动器GIP的一侧，并且分别连接到边框区域B/A中的屏蔽层BSM。
屏蔽层BSM设置在边框区域B/A中，并且被设置为与选通驱动器GIP的多个薄膜晶体管交叠。屏蔽层BSM被形成为沿纵向方向设置的多条线形状并且设置为与整个选通驱动器GIP交叠。例如，如图8所示，当在有效区域A/A的两侧分别设置一个选通驱动器GIP时，屏蔽电源线VSM也设置在与选通驱动器GIP对应的两侧，两个屏蔽层BSM设置在各自的选通驱动器GIP上。
将参照图9来描述屏蔽层BSM和屏蔽电源线VSM的设置。在图9中，有机发光显示装置100包括设置在边框区域B/A中的选通驱动器GIP。选通驱动器GIP可被划分为作为扫描信号发生器的缓冲部BUP、逻辑部LOP和时钟部CLP。屏蔽电源线VSM位于除选通驱动器GIP之外的边框区域B/A中，并且屏蔽层BSM位于选通驱动器GIP中以及除选通驱动器GIP之外的边框区域B/A中。屏蔽电源线VSM设置在选通驱动器GIP的一侧，并且分别通过除选通驱动器GIP之外的边框区域B/A中的通孔139连接到屏蔽层BSM。
屏蔽层BSM设置在包括选通驱动器GIP的边框区域B/A中，并且与选通驱动器GIP交叠。具体地说，屏蔽层BSM与选通驱动器GIP的除时钟部CLP之外的逻辑部LOP和缓冲部BUP交叠。当屏蔽层BSM存在于时钟部CLP下面时，在时钟部CLP的布线与屏蔽层BSM之间形成寄生电容器，并且取决于施加到时钟部CLP的电压，屏蔽层BSM的电压可由于耦合效应而改变。因此，在该实施方式中，屏蔽层BSM被形成为不与时钟部CLP交叠，以防止屏蔽层BSM的电压变化并且防止寄生电容器形成。此外，因为逻辑部LOP和缓冲部BUP的薄膜晶体管(TFT)与屏蔽层BSM交叠，所以可获得与上述第一实施方式类似的效果。
<第三实施方式>
图10是根据本公开的第三实施方式的有机发光显示装置的一部分的放大图。图11是沿着图10的线II-II'截取的截面图。
如图10所示，有机发光显示装置100可包括设置在边框区域B/A中的选通驱动器GIP。本公开的选通驱动器GIP可被划分为作为扫描信号发生器的缓冲部BUP、逻辑部LOP和时钟部CLP。屏蔽电源线VSM位于除了具有选通驱动器GIP的区域之外的边框区域B/A中，并且屏蔽层BSM位于选通驱动器GIP中以及除选通驱动器GIP之外的边框区域B/A中。屏蔽电源线VSM设置在选通驱动器GIP的一侧，并且分别通过除选通驱动器GIP之外的边框区域B/A中的通孔139连接到屏蔽层BSM。
屏蔽层BSM设置在包括选通驱动器GIP的边框区域B/A中，并且与选通驱动器GIP交叠。屏蔽线BSL被形成为与上述第一实施方式和第二实施方式的屏蔽层BSM一样的单线形状，并且与沿纵向方向设置的缓冲部BUP交叠。
在图11中，屏蔽层BSM包括与选通驱动器GIP的逻辑部LOP交叠的屏蔽图案BSP和与选通驱动器GIP的缓冲部BUP交叠的屏蔽线BSL。屏蔽图案BSP具有多个岛状图案的形式，并且通过孔VIA电连接到逻辑部LOP的薄膜晶体管(TFT)的栅极130。例如，可将栅极130的电压施加到屏蔽图案BSP以防止外围电场影响逻辑部LOP的有源层120。
如上所述，屏蔽图案BSP设置在逻辑部LOP上，屏蔽线BSL设置在缓冲部BUP上。这里，在逻辑部LOP与缓冲部BUP之间还设置了用于将逻辑部LOP的信号发送到缓冲部BUP的连接部COP。与第二实施方式中的时钟部一样，连接部COP也具有多条布线，并且所述多条布线存在于逻辑部LOP周围。因此，当屏蔽层BSM存在于连接部COP下面时，形成寄生电容器，并且取决于施加到连接部COP的电压，屏蔽层BSM的电压可由于耦合效应而改变。
因此，在此示例实施方式中，屏蔽图案BSP和屏蔽线BSL被形成为彼此间隔开以便不与连接部COP交叠，具体地，逻辑部LOP中的屏蔽图案BSP被形成为不与连接部COP的多条布线交叠，使得可防止屏蔽图案BSP和屏蔽线BSL的电压变化并且防止寄生电容器形成。此外，因为逻辑部LOP和缓冲部BUP的薄膜晶体管(TFT)与屏蔽层BSM交叠，所以可获得与上述第一实施方式和第二实施方式相同的效果。
<第四实施方式>
在下文中，将以图2所示的2T1C的基本结构作为示例来描述。图12是根据本公开的第四实施方式的有机发光显示装置的平面图。图13是图12中的区域B的放大平面图。图14是图12中的区域B的另一示例的放大平面图。图15是沿着图13中的线III-III'截取的截面图。
如图12所示，有机发光显示装置100可包括在基板110上实现图像的有效区域A/A和包围有效区域A/A的边框区域B/A。多个像素P设置在有效区域A/A中以发射红色(R)光、绿色(G)光和蓝色(B)光来实现全色。在此示例实施方式中，多个像素P可被设置为青色像素、品红色像素和黄色像素，但是可应用任何像素结构。多个像素P可按照红色(R)像素、绿色(G)像素和蓝色(B)像素依次设置成一行的条形方式设置。多个像素P可被设置为使得红色(R)像素设置在一行中，绿色(G)像素设置在下一行中，蓝色(B)像素设置在绿色像素的下一行中。此外，红色(R)像素、绿色(G)像素和蓝色(B)像素中的一个(或更多个)可由两个子像素形成。另外，多个像素P可按照像素排列方式设置。边框区域B/A是包围有效区域A/A的区域，并且是不发光的区域。边框区域B/A可包括用于驱动有效区域A/A中的像素P的驱动元件的选通驱动器GIP、数据驱动器D-IC等。
用于将来自数据驱动器D-IC的电力施加到屏蔽层BSM的屏蔽电源线VSM位于有效区域A/A的外侧。屏蔽电源线VSM包围有效区域A/A，并且分别连接到边框区域B/A的屏蔽层BSM。在图12中，屏蔽电源线VSM完全包围有效区域A/A。然而，屏蔽电源线VSM可设置在有效区域A/A的至少一侧。
屏蔽层BSM设置在有效区域A/A和边框区域B/A中以与有效区域A/A的多个像素P交叠，并且具体地，屏蔽层BSM被设置为与设置在多个像素P中的驱动薄膜晶体管交叠。屏蔽层BSM由上述屏蔽电源线VSM提供电力，并且防止驱动薄膜晶体管的电特性改变。稍后将描述更具体的操作。屏蔽层BSM包括多条屏蔽线SML1和SML2，并且包括沿水平方向设置的第一屏蔽线SML1和沿垂直方向设置的第二屏蔽线SML2。屏蔽层BSM通过将多条第一屏蔽线SML1和多条第二屏蔽线SML2彼此正交而被设置为网格形状。在此示例公开中，示出了这样的屏蔽层BSM，其中具有第一屏蔽线SML1和第二屏蔽线SML2的总共十一条屏蔽线SML1和SML2在有效区域A/A中设置为网格形状。然而，为了便于说明，图12示意性地示出屏蔽层BSM被设置在有效区域A/A中设置的所有像素P中。应该理解，屏蔽层BSM与所有驱动薄膜晶体管交叠。
将参照图13来描述屏蔽层BSM和屏蔽电源线VSM。如图13所示，有机发光显示装置100可包括选通线GL、与选通线GL交叉以在基板110上形成一个像素P的数据线DL和电源线VL。像素P可与通过将选通线GL、数据线DL和电源线VL交叉而限定的内部区域对应。尽管该图示出了选通线GL未设置在像素P的下部，但是由于存在相邻像素的选通线，因此可限定像素P。
在像素中，设置有开关薄膜晶体管S_TFT、驱动薄膜晶体管D_TFT和电容器Cst，并且设置有与驱动薄膜晶体管D_TFT连接的有机发光二极管(未示出)。开关薄膜晶体管S_TFT用于选择像素。开关薄膜晶体管S_TFT包括有源层221、从选通线GL分支的栅极223、从数据线DL分支的源极224以及漏极226。电容器Cst包括连接到开关薄膜晶体管S_TFT的漏极226的电容器下电极227和连接到电源线VL的电容器上电极228。驱动薄膜晶体管D_TFT用于驱动由开关薄膜晶体管S_TFT选择的像素的第一电极。驱动薄膜晶体管D_TFT包括有源层220、连接到电容器下电极227的栅极230、从电源线VL分支的源极240以及漏极245。有机发光二极管(未示出)包括连接到驱动薄膜晶体管D_TFT的漏极245的第一电极(未示出)、包括形成在第一电极上的发光层在内的有机层(未示出)以及第二电极(未示出)。
屏蔽层BSM设置在驱动薄膜晶体管D_TFT的有源层220下面。具体地说，第一屏蔽线SML1与第二屏蔽线SML2交叉的交叉部CRO位于有源层220下面。屏蔽层BSM的交叉部CRO位于与有源层220的至少整个区域交叠。另一方面，在另一相邻像素(设置在右侧的像素)中，设置屏蔽层BSM的第一屏蔽线SML1，而不设置第二屏蔽线SML2。
在本公开的示例实施方式中，屏蔽层BSM的第一屏蔽线SML1和第二屏蔽线SML2可全部设置在特定像素P中，并且屏蔽层BSM的第一屏蔽线SML1和第二屏蔽线SML2中的任意一个可设置在任何其它像素P中。例如，可在沿着水平方向设置的多个像素当中的第一像素中设置第一屏蔽线和第二屏蔽线二者，可在第二像素中仅设置第一屏蔽线，并且可在第三像素中再次设置第一屏蔽线和第二屏蔽线。通过这样规则化，可在设置有第一屏蔽线和第二屏蔽线的像素之间重复设置一个、两个或者三个以上的其中仅设置第一屏蔽线的像素。然而，本公开不限于该配置，并且可按照各种结构来设置第一屏蔽线和第二屏蔽线。如果屏蔽层设置在所有像素的驱动薄膜晶体管下面，则第一屏蔽线和第二屏蔽线的设置可随意。
另一方面，与图13不同，屏蔽层BSM可与驱动薄膜晶体管D_TFT交叠，并且其尺寸可进一步增大。
参照图14，尽管屏蔽层BSM具有足以覆盖上述图13中的驱动薄膜晶体管D_TFT的尺寸，但是屏蔽层BSM还可具有能够不仅覆盖开关薄膜晶体管S_TFT而且覆盖电容器Cst的尺寸。具体地说，屏蔽层BSM的交叉部CRO被形成为板状形状并且与开关薄膜晶体管S_TFT、驱动薄膜晶体管D_TFT和电容器Cst交叠。然而，交叉部CRO不与数据线DL、选通线GL和电源线VL交叠。第一屏蔽线SML1与数据线DL和电源线VL交叠，并且第二屏蔽线SML2与选通线GL交叠。因此，可使由于屏蔽层BSM与数据线DL、选通线GL和电源线VL交叠而产生的寄生电容器最小化。
本公开的第四实施方式中所示的屏蔽层BSM的形状仅仅是示例，并且本公开不限于此。在本公开中，屏蔽层BSM的交叉部CRO的尺寸可以是任何尺寸，只要它与驱动薄膜晶体管D_TFT交叠即可。
在下文中，将参照图15详细描述本公开的有机发光显示装置，图15是示出沿着图13中的线III-III'截取的结构的截面图。在下文中，可使用与图4不同的附图标记，但是可省略冗余描述。
在图15中，在有机发光显示装置100中，驱动薄膜晶体管D_TFT和可连接到驱动薄膜晶体管D_TFT的有机发光二极管OLED位于基板110上。这里，基板110包括有效区域A/A和除有效区域A/A之外的边框区域B/A。第一缓冲层212位于基板110上。屏蔽层BSM位于第一缓冲层212上。屏蔽层BSM位于有效区域A/A和边框区域B/A中。第二缓冲层216位于屏蔽层BSM上。有源层220位于第二缓冲层216上。可作为栅极绝缘层的第一绝缘层225位于有源层220上。栅极230位于第一绝缘层225上的与有源层220的特定区域(例如，沟道区域)对应的位置处。
可作为层间绝缘层的第二绝缘层235位于栅极230上。第二绝缘层235和第一绝缘层225的一部分被蚀刻以形成使有源层220的一部分(例如，源极区域和漏极区域)露出的接触孔237和238。数据线DL、源极240和漏极245位于第二绝缘层235上。源极240和漏极245通过穿过第二绝缘层235和第一绝缘层225的接触孔237和238电连接到有源层220。
因此，包括有源层220、栅极230、源极240和漏极245的驱动薄膜晶体管D_TFT被形成。在边框区域B/A中，屏蔽电源线VSM位于第二绝缘层235上。屏蔽电源线VSM通过穿过第二缓冲层216、第一绝缘层层225和第二绝缘层235的通孔239连接到屏蔽层BSM。在此示例实施方式中，屏蔽电源线VSM位于与源极240相同的层中，但是屏蔽电源线VSM可位于与栅极230相同的层中。
第三绝缘层247位于包括驱动薄膜晶体管D_TFT的基板110的整个表面上。第四绝缘层250位于包括第三绝缘层247的基板110的整个表面上。第三绝缘层247和第四绝缘层250包括用于使驱动薄膜晶体管D_TFT的漏极245露出的通孔255。
第一电极260位于第四绝缘层250上。第一电极260填充通孔255并且连接到驱动薄膜晶体管D_TFT的漏极245。这里，当有机发光显示装置100具有其中光朝向第二电极280发射的顶部发光结构时，第一电极260还可包括反射层并且可具有ITO/反射层的两层结构或者ITO/反射层/ITO的三层结构。另一方面，当有机发光显示装置100具有其中光朝向第一电极260发射的底部发光结构时，第一电极160可由透明导电材料制成。
堤层265位于包括第一电极260的基板110上。堤层265设置有使第一电极260通过其露出的开口267。有机层270位于由堤层265的开口267露出的第一电极260上。有机层170可至少包括其中电子和空穴复合而发光的发光层以及空穴注入层、空穴传输层、电子传输层和电子注入层中的至少一个。第二电极280位于其上形成有有机层270的基板110上。当本公开的有机发光显示装置100具有其中光朝向第二电极280发射的顶部发光结构时，第二电极280足够薄以使光穿过。相反，当有机发光显示装置100具有其中光朝向第一电极260发射的底部发光结构时，第二电极280可足够厚以反射光。因此，本公开的有机发光显示装置100通过配置包括第一电极260、有机层270和第二电极280的有机发光二极管OLED来形成。
当电力被施加到上述有机发光显示装置100中的屏蔽层BSM时，能够通过屏蔽由有源层220下面的聚酰亚胺基板110形成的电场来防止驱动薄膜晶体管D_TFT的特性改变。与在本公开中向屏蔽层施加外部电力不同，作为对屏蔽层施加电力的另一种方法，存在将薄膜晶体管的源极和屏蔽层连接并且向屏蔽层施加源极电力的方法。然而，取决于施加到源极的电压，在源极和栅极之间出现电压差。在本公开中，从数据驱动器D-IC向屏蔽层BSM施加电力来代替将源极240和屏蔽层BSM连接，以使得能够防止源极240和栅极230之间的电压差发生。
此外，在用于将薄膜晶体管的源极和屏蔽层连接的结构中，因为将源极和屏蔽层连接的通孔形成在像素中，所以像素的尺寸被增加以通孔的尺寸。然而，根据本公开的示例实施方式，屏蔽电源线VSM通过有效区域A/A外部的通孔239连接到屏蔽层BSM，从而能够减小有效区域A/A中的像素的尺寸并且设计高分辨率的像素。此外，可显著减少每个像素中形成的通孔的数目，并且可减小工艺偏差。
此外，在用于将薄膜晶体管的源极和屏蔽层连接的结构中，因为施加到源极的电压受到限制，所以施加到屏蔽层的电压不能被调整。然而，因为可从数据驱动器D-IC施加电力，所以施加到屏蔽层的电压可响应于NMOS或PMOS薄膜晶体管的结构或模型或面板特性而进行调整。因此，可优化薄膜晶体管的特性。
本公开的屏蔽层BSM可按照各种结构形成。在下文中，将参照第五实施方式描述屏蔽层BSM的各种结构。在以下描述中，向与上述第四实施方式中的组件相同的组件分配相同的附图标记，并且将省略其描述。
<第五实施方式>
图16是根据本公开的第五实施方式的有机发光显示装置的平面图。图17是依据根据本公开的第五实施方式的变形的有机发光显示装置的平面图。
参照图16，根据本公开的第五实施方式的有机发光显示装置100包括在基板110上实现图像的有效区域A/A和包围有效区域A/A的边框区域B/A。多个像素P设置在有效区域A/A中，并且用于从数据驱动器D-IC向屏蔽层BSM施加电力的屏蔽电源线VSM位于有效区域A/A外部。屏蔽电源线VSM设置在有效区域A/A的两侧，并且分别连接到边框区域B/A中的屏蔽层BSM。
屏蔽层BSM设置在有效区域A/A和边框区域B/A中以与有效区域A/A的多个像素P交叠，并且具体地说，屏蔽层BSM被设置为与设置在多个像素P中的驱动薄膜晶体管交叠。屏蔽层BSM由上述屏蔽电源线VSM供电，并且防止驱动薄膜晶体管的电特性改变。
在此实施方式中，屏蔽层BSM包括沿水平方向设置的多条第一屏蔽线SML1。在屏蔽层BSM中，多条第一屏蔽线SML1被设置成条带形状，并且第一屏蔽线SML1的一侧和另一侧分别连接到屏蔽电源线VSM。这里，第一屏蔽线SML1可在有效区域A/A中被设置为总共九条屏蔽线，然而，如为了便于解释而示意性示出的，第一屏蔽线SML1可被设置为可与有效区域A/A中设置的所有像素都交叠的数目。
另一方面，参照图17，在有机发光显示装置100中，用于从数据驱动器D-IC向屏蔽层BSM施加电力的屏蔽电源线VSM位于有效区域A/A外部。屏蔽电源线VSM被设置为包围有效区域A/A并且分别连接到边框区域B/A中的屏蔽层BSM。
屏蔽层BSM被设置为与有效区域A/A的多个像素P交叠，并且具体地说，被设置为与设置在多个像素P中的驱动薄膜晶体管交叠。屏蔽层BSM可被形成为比有效区域A/A大的板状形状以与整个有效区域A/A交叠。因此，屏蔽层BSM被设置在有效区域A/A和边框区域B/A中。
上述根据本公开的第五实施方式的有机发光显示装置公开了以除网格形状之外的条带形状和板状形状形成的屏蔽层的实施方式。第五实施方式也具有与上述第四实施方式相同的效果，因此将省略对具体效果的描述。
在下文中，将描述与根据比较示例和本公开的实施方式的选通驱动器的薄膜晶体管的特性有关的实验数据。
<比较示例1>
制造具有其中选通驱动器的薄膜晶体管的源极连接到屏蔽层的结构的有机发光显示装置。
<实施方式1>
制造具有图6中所示的结构的有机发光显示装置。
对根据上述比较示例1和实施方式1制造的有机发光显示装置的薄膜晶体管的源极电压的电场分布进行测量。图18是示出比较示例1的薄膜晶体管的电场分布的图。图19是示出实施方式1的薄膜晶体管的电场分布的图。作为参考，在图18和图19中，虚线表示具有相同电压电位的电场。
参照图18，在比较示例1中，因为源极连接到屏蔽层，漏极的电场被阻挡。然而，随着源极电压增加，漏极的电场朝向源极增加，并且不同的电压电位被施加到有源层。例如，发现比较示例1的屏蔽层未阻挡影响有源层的电场。
另一方面，参照图19，在实施方式1中，因为屏蔽层覆盖整个薄膜晶体管，所以即使源极电压增加，相同的电位被施加到有源层下方。通过这些结果，根据本公开的示例实施方式，施加到薄膜晶体管的有源层的电场以相同的电压电位施加到整个有源层，从而可确认能够防止薄膜晶体管的电特性改变。
在下文中，将描述与根据比较示例2和本公开的实施方式的有机发光显示装置的特性有关的实验数据。
<比较示例2>
制造具有其中每个像素的驱动薄膜晶体管的源极连接到屏蔽层的结构的有机发光显示装置。
<实施方式2>
制造具有其中屏蔽层仅与驱动薄膜晶体管的源极和有源层交叠而不与漏极交叠的结构的有机发光显示装置。
<实施方式3>
制造具有图13所示的结构的有机发光显示装置。
<实施方式4>
制造具有图14所示的结构的有机发光显示装置。
<实施方式5>
制造具有图17所示的结构的有机发光显示装置。
在根据上述比较示例2以及实施方式2至实施方式5制造的有机发光显示装置中，对相应的组件与屏蔽层之间的电容(电容器)进行测量并且示出在下面的表1中(其中，fF为毫微微法拉)。
[表1]
参考上面的表1，与比较示例2相比，根据实施方式2的有机发光显示装置在数据线与屏蔽层之间具有增加了0.4fF的电容，并且在选通线与屏蔽层之间具有增加了0.1fF的电容。与比较示例2相比，根据实施方式3的有机发光显示装置在数据线与屏蔽层之间具有减小了0.2fF的电容，并且在选通线与屏蔽层之间具有减小了1.3fF的电容。与比较示例2相比，根据实施方式4的有机发光显示装置在数据线与屏蔽层之间具有增加了5.0fF的电容，并且在选通线与屏蔽层之间具有减小了0.2fF的电容。与比较示例2相比，根据实施方式5的有机发光显示装置在数据线与屏蔽层之间具有增加了10.4fF的电容，并且在选通线与屏蔽层之间具有增加了0.7fF的电容。
通过这些结果，根据本公开的实施方式的有机发光显示装置的每条线间的电容与比较示例相比略微增加，然而，在具有图13所示的网格形状屏蔽层的实施方式3中，确认跨越每条线的静电电容减少。
对根据上述比较示例2和实施方式3的有机发光显示装置的驱动薄膜晶体管的源极电压的电场分布进行测量。图20是示出比较示例2的驱动薄膜晶体管的电场分布的图。图21是示出实施方式3的驱动薄膜晶体管的电场分布的图。作为参考，在图20和图21中，虚线表示具有相同电压电位的电场。
参照图20，在比较示例2中，因为源极连接到屏蔽层，所以漏极的电场被阻挡。然而，随着源极电压增加，漏极的电场朝向源极增加，并且不同的电压电位被施加到有源层。例如，发现比较示例2的屏蔽层未阻挡影响有源层的电场。
另一方面，参照图21，在实施方式3中，因为屏蔽层覆盖整个薄膜晶体管，所以即使源极电压增加，相同的电位被施加到有源层下方。通过这些结果，在本公开的实施方式中，施加到驱动薄膜晶体管的有源层的电场以相同的电压电位施加到整个有源层，从而可确认能够防止驱动薄膜晶体管的电特性改变。
如上所述，根据本公开的示例实施方式，从数据驱动器向屏蔽层施加电力以防止在源极和栅极之间出现电压差。此外，屏蔽电源线可通过选通驱动器外部的通孔连接到屏蔽层，使得选通驱动器的尺寸可减小并且通孔的数目可显著减少，从而减小边框区域的尺寸。
另外，可从数据驱动器向屏蔽层施加电力以防止源极和栅极之间发生电压差。此外，根据本公开，屏蔽电源线通过有效区域A/A的外部的通孔连接到屏蔽层，以减小有效区域A/A中的像素尺寸，并且实现高分辨率的像素。此外，可显著减少每个像素中形成的通孔的数目，并且可减小工艺偏差。
此外，因为可从数据驱动器施加电力，所以施加到屏蔽层的电压可响应于NMOS或PMOS薄膜晶体管的结构或模型或面板特性进行调整。因此，可改善薄膜晶体管的特性。
此外，屏蔽层可被形成为不与时钟部交叠，以防止屏蔽层的电压变化并且防止形成寄生电容器。
此外，屏蔽图案和屏蔽线可被形成为彼此间隔开以不与选通驱动器的连接部交叠，以防止屏蔽图案和屏蔽线的电压改变并且防止形成寄生电容器。
对于本领域技术人员而言将显而易见的是，在不脱离本公开的技术思想或范围的情况下，可在本公开的显示装置中进行各种修改和变更。因此，本公开旨在覆盖本公开的修改和变更，只要它们落入所附权利要求及其等同物的范围内。
相关申请的交叉引用
本申请要求于2017年6月30日提交的韩国专利申请No.10-2017-0083254和于2017年6月30日提交的韩国专利申请No.10-2017-0083257的优先权益，所述韩国专利申请出于所有目的通过引用并入本文中，如同其在本文中完全阐述一样。

Claims (20)

1.一种显示装置，该显示装置包括：
基板，所述基板包括具有多个像素的有效区域和在所述有效区域周围的边框区域；
数据驱动器，所述数据驱动器在所述边框区域的一侧上；
选通驱动器，所述选通驱动器在所述边框区域的至少一侧上；
屏蔽电源线，所述屏蔽电源线从所述数据驱动器延伸到所述选通驱动器的至少一侧；以及
屏蔽层，所述屏蔽层与所述选通驱动器的至少一个薄膜晶体管交叠并且在所述边框区域中连接到所述屏蔽电源线。
2.根据权利要求1所述的显示装置，其中，所述屏蔽层与所述选通驱动器的整个区域交叠。
3.根据权利要求1所述的显示装置，其中，所述选通驱动器包括：发送时钟和信号的时钟部；控制Q节点的逻辑部；以及输出扫描信号的缓冲部，并且
其中，所述屏蔽层与所述逻辑部和所述缓冲部交叠，但是不与所述时钟部交叠。
4.根据权利要求1所述的显示装置，其中，所述选通驱动器包括：发送时钟和信号的时钟部；控制Q节点的逻辑部；以及输出扫描信号的缓冲部，并且
其中，所述屏蔽层包括屏蔽图案和屏蔽线，所述屏蔽图案与所述逻辑部交叠，并且所述屏蔽线与所述缓冲部交叠。
5.根据权利要求4所述的显示装置，其中，所述屏蔽图案连接到所述逻辑部中设置的薄膜晶体管的栅极，而不连接到所述屏蔽电源线。
6.根据权利要求5所述的显示装置，其中，所述屏蔽线连接到所述屏蔽电源线。
7.根据权利要求4所述的显示装置，其中，所述屏蔽图案和所述屏蔽线彼此间隔开。
8.根据权利要求7所述的显示装置，其中，所述选通驱动器还包括连接部，所述连接部连接所述逻辑部和所述缓冲部，并且其中，所述连接部被设置在其中所述屏蔽图案和所述屏蔽线彼此间隔开的区域中。
9.一种显示装置，该显示装置包括：
基板，所述基板包括具有多个像素的有效区域和在所述有效区域周围的边框区域；
选通驱动器，所述选通驱动器在所述基板的所述边框区域上并且包括多个薄膜晶体管；
屏蔽层，所述屏蔽层在所述基板与所述多个薄膜晶体管之间；以及
屏蔽电源线，所述屏蔽电源线在所述基板的所述边框区域上，
其中，所述屏蔽层在所述基板的所述边框区域中连接到所述屏蔽电源线。
10.根据权利要求9所述的显示装置，其中，所述多个薄膜晶体管各自包括有源层、栅极、源极和漏极，并且其中，所述屏蔽层位于所述有源层与所述基板之间，并且所述屏蔽电源线位于与所述源极相同的层中。
11.一种显示装置，该显示装置包括：
基板，所述基板包括具有多个像素的有效区域和在所述有效区域周围的边框区域；
数据驱动器，所述数据驱动器在所述边框区域的一侧上；
屏蔽电源线，所述屏蔽电源线从所述数据驱动器延伸到所述有效区域的至少一侧；以及
屏蔽层，所述屏蔽层与所述有效区域交叠并且连接到所述屏蔽电源线，
其中，所述屏蔽层与所述多个像素中的每个像素的至少一个薄膜晶体管交叠。
12.根据权利要求11所述的显示装置，其中，所述薄膜晶体管是驱动薄膜晶体管。
13.根据权利要求11所述的显示装置，其中，所述屏蔽层包括沿一个方向设置的第一屏蔽线和与所述第一屏蔽线交叉的第二屏蔽线。
14.根据权利要求13所述的显示装置，其中，所述薄膜晶体管与所述第一屏蔽线和所述第二屏蔽线的交叉部交叠。
15.根据权利要求13所述的显示装置，其中，所述薄膜晶体管与所述第一屏蔽线交叠，而不与所述第二屏蔽线交叠。
16.根据权利要求13所述的显示装置，其中，所述屏蔽层具有网状形状。
17.根据权利要求11所述的显示装置，其中，所述屏蔽电源线通过形成在所述边框区域中的通孔连接到所述屏蔽层。
18.根据权利要求11所述的显示装置，其中，所述屏蔽层包括多条第一屏蔽线，所述多条第一屏蔽线中的每一条沿相同方向设置，以使得所述屏蔽层具有条带形状。
19.根据权利要求11所述的显示装置，其中，所述屏蔽层被形成为板状形状，以使得所述屏蔽层大于所述有效区域。
20.一种显示装置，该显示装置包括：
基板，所述基板包括具有多个像素的有效区域和在所述有效区域周围的边框区域；
至少一个薄膜晶体管，所述至少一个薄膜晶体管在所述基板的所述有效区域上并在所述多个像素中的每个像素中；
屏蔽层，所述屏蔽层在所述基板与所述至少一个薄膜晶体管之间；以及
屏蔽电源线，所述屏蔽电源线在所述基板的所述边框区域上，
其中，所述屏蔽层在所述边框区域中连接到所述屏蔽电源线。
CN201810621188.XA 2017-06-30 2018-06-15 显示装置 Active CN109216417B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2017-0083254 2017-06-30
KR1020170083257A KR102344142B1 (ko) 2017-06-30 2017-06-30 표시장치
KR10-2017-0083257 2017-06-30
KR1020170083254A KR102377416B1 (ko) 2017-06-30 2017-06-30 표시장치

Publications (2)

Publication Number Publication Date
CN109216417A true CN109216417A (zh) 2019-01-15
CN109216417B CN109216417B (zh) 2023-10-17

Family

ID=64739068

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810621188.XA Active CN109216417B (zh) 2017-06-30 2018-06-15 显示装置

Country Status (2)

Country Link
US (1) US10629125B2 (zh)
CN (1) CN109216417B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110047850A (zh) * 2019-04-09 2019-07-23 深圳市华星光电半导体显示技术有限公司 一种tft阵列基板、其制备方法及其显示面板
CN112563289A (zh) * 2019-09-26 2021-03-26 乐金显示有限公司 可拉伸显示装置
CN112992961A (zh) * 2019-12-12 2021-06-18 乐金显示有限公司 可伸缩显示装置
CN113745253A (zh) * 2021-09-06 2021-12-03 武汉华星光电半导体显示技术有限公司 显示面板及显示装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10769982B2 (en) * 2018-08-31 2020-09-08 Apple Inc. Alternate-logic head-to-head gate driver on array
JP6760353B2 (ja) * 2018-11-20 2020-09-23 セイコーエプソン株式会社 電気光学装置および電子機器
CN109509428B (zh) * 2019-01-07 2021-01-08 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法和显示装置
KR20210116729A (ko) * 2020-03-12 2021-09-28 삼성디스플레이 주식회사 표시 장치
CN114255703B (zh) 2020-09-21 2023-06-16 京东方科技集团股份有限公司 显示基板及显示装置
CN113053912B (zh) * 2021-02-08 2022-09-06 昆山国显光电有限公司 阵列基板和显示面板
KR20230057495A (ko) 2021-10-21 2023-05-02 삼성디스플레이 주식회사 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101355096A (zh) * 2007-07-23 2009-01-28 三星Sdi株式会社 有机发光显示器及其制造方法
CN104143561A (zh) * 2013-05-09 2014-11-12 三星显示有限公司 有机发光二极管显示器
CN105321957A (zh) * 2014-06-25 2016-02-10 乐金显示有限公司 薄膜晶体管基板、包括其的显示面板及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100237685B1 (ko) * 1997-09-09 2000-01-15 윤종용 전력 제어 회로를 갖는 액정 표시 장치
KR20080057501A (ko) * 2006-12-20 2008-06-25 삼성전자주식회사 액정표시장치 및 이의 구동방법
US8497817B2 (en) * 2011-06-01 2013-07-30 Lg Display Co., Ltd. Stereoscopic image display panel and stereoscopic image display device including the same
US9252375B2 (en) * 2013-03-15 2016-02-02 LuxVue Technology Corporation Method of fabricating a light emitting diode display with integrated defect detection test
CN103544915A (zh) * 2013-10-23 2014-01-29 深圳市华星光电技术有限公司 显示装置
KR102271167B1 (ko) * 2014-09-23 2021-07-01 삼성디스플레이 주식회사 소스 드라이브 집적회로 및 그를 포함한 표시장치
US9484492B2 (en) * 2015-01-06 2016-11-01 Apple Inc. LED structures for reduced non-radiative sidewall recombination
US9601659B2 (en) * 2015-01-06 2017-03-21 Apple Inc. LED structures for reduced non-radiative sidewall recombination

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101355096A (zh) * 2007-07-23 2009-01-28 三星Sdi株式会社 有机发光显示器及其制造方法
CN104143561A (zh) * 2013-05-09 2014-11-12 三星显示有限公司 有机发光二极管显示器
CN105321957A (zh) * 2014-06-25 2016-02-10 乐金显示有限公司 薄膜晶体管基板、包括其的显示面板及其制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110047850A (zh) * 2019-04-09 2019-07-23 深圳市华星光电半导体显示技术有限公司 一种tft阵列基板、其制备方法及其显示面板
WO2020206811A1 (zh) * 2019-04-09 2020-10-15 深圳市华星光电半导体显示技术有限公司 一种tft阵列基板、其制备方法及其显示面板
CN112563289A (zh) * 2019-09-26 2021-03-26 乐金显示有限公司 可拉伸显示装置
CN112992961A (zh) * 2019-12-12 2021-06-18 乐金显示有限公司 可伸缩显示装置
CN112992961B (zh) * 2019-12-12 2024-04-19 乐金显示有限公司 可伸缩显示装置
CN113745253A (zh) * 2021-09-06 2021-12-03 武汉华星光电半导体显示技术有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
US10629125B2 (en) 2020-04-21
US20190005885A1 (en) 2019-01-03
CN109216417B (zh) 2023-10-17

Similar Documents

Publication Publication Date Title
CN109216417A (zh) 显示装置
KR102651733B1 (ko) 표시장치
CN103296054B (zh) 有机发光显示装置
US20160163769A1 (en) Organic light emitting display device and method of manufacturing the same
CN107664862A (zh) 显示装置及其制造方法
CN106952616B (zh) 有机发光显示面板及包括该面板的有机发光显示装置
CN109428000A (zh) 有机发光显示装置
US11882732B2 (en) Display device
US11563067B2 (en) Display device with improved aperture ratio and transmissivity
GB2573029A (en) Organic light emitting diode display
EP3816982A1 (en) Light emitting display panel
CN109994513A (zh) 显示装置及制造该显示装置的方法
KR20190070768A (ko) 표시장치
EP3823026A1 (en) Light emitting display panel
KR102491450B1 (ko) 표시장치
US11877465B2 (en) Display device and repairing method thereof
KR102344142B1 (ko) 표시장치
CN109728034A (zh) 显示装置
KR102652227B1 (ko) 표시장치
KR20220096626A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant