CN109212887B - 图案化基板的制造方法及半导体装置的制造方法 - Google Patents

图案化基板的制造方法及半导体装置的制造方法 Download PDF

Info

Publication number
CN109212887B
CN109212887B CN201810695564.XA CN201810695564A CN109212887B CN 109212887 B CN109212887 B CN 109212887B CN 201810695564 A CN201810695564 A CN 201810695564A CN 109212887 B CN109212887 B CN 109212887B
Authority
CN
China
Prior art keywords
exposure
light
manufacturing
patterned substrate
projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810695564.XA
Other languages
English (en)
Other versions
CN109212887A (zh
Inventor
金川裕树
村上圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Publication of CN109212887A publication Critical patent/CN109212887A/zh
Application granted granted Critical
Publication of CN109212887B publication Critical patent/CN109212887B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70475—Stitching, i.e. connecting image fields to produce a device field, the field occupied by a device such as a memory chip, processor chip, CCD, flat panel display
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/54—Absorbers, e.g. of opaque materials

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Led Devices (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种能够抑制多个凸部图案的变形的图案化基板的制造方法及半导体装置的制造方法。图案化基板的制造方法包括：准备工序，其准备曝光掩模，该曝光掩模具有多个内侧遮光部、与内侧遮光部的周边区域一体地连接的透光部、以及包围透光部的外侧遮光部；曝光工序，其使用曝光掩模，利用步进重复法对形成于基板的光刻胶层进行多次曝光，对光刻胶层进行多次曝光，以使内侧遮光部整体投影的内侧投影部配置为点阵状；显影工序，其在曝光工序后对光刻胶层进行显影；蚀刻工序，其将显影后的光刻胶层作为掩模，对基板进行蚀刻；在曝光工序中，对光刻胶层进行多次曝光，以在将规定的曝光中位于最外侧的一个内侧投影部、与配置在最接近其它的曝光中的多个内侧投影部之中规定的曝光中的一个内侧投影部的位置上的一个内侧投影部以最短距离连结的直线上，使与规定的曝光中的透光部对应的区域和与其它的曝光中的透光部对应的区域不重合，在其它的区域之中的至少一部分，使与规定的曝光中的透光部对应的区域和与其它的曝光中的透光部对应的区域重合。

Description

图案化基板的制造方法及半导体装置的制造方法
技术领域
本申请涉及图案化基板的制造方法及半导体装置的制造方法。
背景技术
半导体发光元件作为各种灯具的光源而被广泛利用。半导体发光元件在基板上具有外延生长的半导体层，由半导体层产生的光从基板侧、或与基板相反一侧的半导体层射出。
在半导体发光元件例如是氮化镓类半导体元件的情况下，因为半导体层的折射率大，所以，由于与半导体发光元件周围的大气等之间的较大的折射率差，而易于产生全反射，难以向半导体发光元件的外部输出光。因此，课题在于在具有上述半导体发光层的半导体发光元件中，使光的输出效率提高。
作为使光输出效率提高的方法，已知一种技术，其在使半导体层外延生长的基板的表面形成多个凸部(也有文献称为凹凸)，使从半导体层射出的光在基板的表面散射，由此使入射角小于全反射的临界角的光向外部射出。例如，设有上述多个凸部的蓝宝石基板被称为PSS(Patterned Sapphire Substrate：图案化蓝宝石基板)。专利文献1公开了制造能够抑制凹凸图案的变形的半导体基材的方法的一个例子。
现有技术文献
专利文献
专利文献1：(日本)特开2012-64902号公报
发明内容
发明所要解决的技术问题
设有多个凸部的基板不限于发光元件的制造，也能够作为光子器件、防反射结构、扩散结构而利用在各种领域中。本公开提供一种可抑制多个凸部图案的变形的图案化基板的制造方法及半导体装置的制造方法。
用于解决技术问题的技术方案
本公开的图案化基板的制造方法包括：准备工序，其准备曝光掩模，该曝光掩模具有配置为点阵状的多个内侧遮光部、将所述多个内侧遮光部各自的周边区域一体地连接的透光部、以及将所述透光部包围的外侧遮光部；曝光工序，其使用所述曝光掩模，利用步进重复法，对形成于基板上的光刻胶层进行多次曝光，并且为了使所述内侧遮光部所投影的内侧投影部整体配置为点阵状，而对所述光刻胶层进行多次曝光；显影工序，其在所述曝光工序后，对所述光刻胶层进行显影；蚀刻工序，其将显影后的所述光刻胶层作为掩模，对所述基板进行蚀刻；在所述曝光工序中，在将规定的曝光中的多个内侧投影部中的位于最外侧的一个内侧投影部与其它的曝光中的多个内侧投影部中的最接近所述规定的曝光中的所述一个内侧投影部而配置的一个内侧投影部以最短距离连结的直线上，使所述规定的曝光中的与所述透光部对应的区域和所述其它的曝光中的与所述透光部对应的区域不重合，另一方面，在其它区域中的至少一部分，使所述规定的曝光中的与所述透光部对应的区域和所述其它的曝光中的与所述透光部对应的区域重合，以该方式对所述光刻胶层进行多次曝光。
发明的效果
根据本公开，能够制造可抑制多个凸部图案的变形的图案化基板。
附图说明
图1A是放大表示本公开的图案化基板及其一部分的俯视图。
图1B是放大表示图1A所示的图案化基板的上表面的形状的示意图。
图1C是放大表示本公开的图案化基板的上表面的其它形状的示意图。
图2A是本公开的图案化基板的制造方法中的一个工序剖视图。
图2B是本公开的图案化基板的制造方法中的一个工序剖视图。
图2C是本公开的图案化基板的制造方法中的一个工序剖视图。
图2D是本公开的图案化基板的制造方法中的一个工序剖视图。
图2E是本公开的图案化基板的制造方法中的一个工序剖视图。
图3A是表示在本公开的图案化基板的制造方法中使用的曝光掩模的图案的图。
图3B是表示透过了图3A所示的曝光掩模的曝光光线的投影区域的图。
图4是表示在本公开的图案化基板的制造方法中，以步进重复法进行曝光的流程的图。
图5A是说明由于曝光掩模的位置配合误差而产生的投影区域的偏离的图。
图5B是说明由于曝光掩模的位置配合误差而产生的投影区域的偏离的图。
图5C是说明由于曝光掩模的位置配合误差而产生的投影区域的偏离的图。
图6A是表示在使用图3A所示的曝光掩模进行了多次曝光的情况下的投影区域的图。
图6B是表示在使用图3A所示的曝光掩模进行了多次曝光的情况下的投影区域的其它图。
图6C是用来说明图6B所示的投影区域的示意图。
图7A是表示在本公开的图案化基板的制造方法中使用的其它曝光掩模的图案的图。
图7B是表示透过了图7A所示的曝光掩模的曝光光线的投影区域的图。
图8是表示透过了在本公开的图案化基板的制造方法中使用的其它曝光掩模的曝光光线的投影区域的图。
图9是表示透过了在本公开的图案化基板的制造方法中使用的其它曝光掩模的曝光光线的投影区域的图。
图10是表示透过了在本公开的图案化基板的制造方法中使用的其它曝光掩模的曝光光线的投影区域的图。
图11是表示在使用本公开的图案化基板的制造方法中使用的其它曝光掩模进行了多次曝光的情况下的投影区域的图。
图12A是本公开的半导体发光装置的制造方法中的一个工序剖视图。
图12B是本公开的半导体发光装置的制造方法中的一个工序剖视图。
图12C是本公开的半导体发光装置的制造方法中的一个工序剖视图。
图12D是本公开的半导体发光装置的制造方法中的一个工序剖视图。
图13A是表示使用图7A所示的曝光掩模进行曝光而显影的光刻胶层的上表面的一个例子的图。
图13B是表示使用图3A所示的曝光掩模进行曝光而显影的光刻胶层的上表面的一个例子的图。
图14A是表示使用现有的曝光掩模，通过与图5B所示的投影区域的位置配合进行曝光而显影的光刻胶层的一个例子的图。
图14B是表示使用现有的曝光掩模，通过与图5C所示的投影区域的位置配合进行曝光而显影的光刻胶层上表面的一个例子的图。
具体实施方式
下面，参照附图，说明本公开的图案化基板的制造方法及半导体装置的制造方法的实施方式。下面说明的图案化基板的制造方法及半导体装置的制造方法是实施方式的一个例子，在下面说明的制造方法中能够进行各种改变。在下面的说明中，相同的名称、标记表示相同或相同性质的部件，适当省略详细的说明。此外，各结构主要部件既可以是由相同的部件构成多个主要部件、从而由一个部件兼而作为多个主要部件的方式，相反也可以由多个部件分担一个部件的功能来实现。另外，制造方法的工序既可以将两个以上的工序综合为一个工序，相反也可以将一个工序分为两个以上的工序。
(第一实施方式)
下面，说明本公开的图案化基板的制造方法的实施方式。本公开的图案化基板的制造方法通过减少用来形成图案化基板的多个凸部的光刻胶层图案的变形，能够提供抑制了多个凸部图案变形的图案化基板。也就是说，本公开的图案化基板的制造方法的一个特征在于光刻胶层的曝光。在下面的说明中，首先，概括说明图案化基板的制造方法，之后，说明特征性的曝光方法。
[图案化基板11的结构]
图1A是放大表示本公开的图案化基板11及其一部分的示意性俯视图。图案化基板11具有上表面11a，在上表面11a设有多个凸部12。凸部12的底面在本实施方式中是圆形。图1B是放大表示图案化基板11的上表面11a的一部分的立体图。凸部12在本实施方式中具有大致圆锥形状。凸部12的表面(侧面)优选相对于上表面11a倾斜。由此，能够大幅度改变从半导体元件的发光层向图案化基板11射出的光的行进角度。底面的形状不限于圆形，也可以是多边形等。凸部12根据用途或规格，既可以在上表面11a的一部分上进行配置，也可以在上表面11a的整体上进行配置。
图1C是表示凸部12的其它形状的一个例子。图1C所示的凸部12具有锥台形状。锥台的底面为大致三角形，具有各边从三角形(图中粗虚线)向外侧膨出的形状，上表面为大致圆形。
如下所述，凸部12的形状依赖于用来形成凸部12的蚀刻掩模的形状、蚀刻的种类及条件等。下面，在本实施方式中，参照凸部12的底面为大致圆形的图案化基板11，说明图案化基板的制造方法。
多个凸部12二维地排列在图案化基板11的上表面11a。凸部12在上表面11a的配置既可以是随机的，也可以是规则的。有规则地配置多个凸部12能够提高凸部12在上表面11a的密度，能够更随机地改变从发光层向图案化基板11射入的光的反射方向。
在有规则地配置多个凸部12的情况下，凸部12配置为点阵状(格子状)。点阵状的配置包括三角点阵及四边点阵。在凸部12的底面为圆形的情况下，将凸部12配置为三角点阵状能够进一步提高凸部12的密度。但是，凸部12也可以配置为四边点阵状。
图案化基板11也可以是与用途对应的各种材料的基板。在应用于氮化镓类半导体发光元件的制作的情况下，图案化基板11例如可以是蓝宝石基板。另外，也能够任意选择图案化基板11的大小。凸部12的底面的大小、相邻的凸部12之间的间距及凸部12的高度也能够根据图案化基板11的用途及规格要求来决定。在图案化基板11应用在氮化镓类发光二极管的情况下，凸部12的底面例如为直径为0.3μm以上、5μm以下的圆形。另外，相邻的凸部12之间的间距例如为0.4μm以上、6μm以下。凸部12的高度例如为0.1μm以上、3μm以下。
[图案化基板11的制造方法概况]
接着，参照图2A至图2E，说明图案化基板11的制造方法。图2A至图2E是图案化基板11的制造方法的工序剖视图。
(1)准备曝光掩模的工序
准备具有与在图案化基板11的上表面11a形成的凸部12相对应的图案的曝光掩模。该工序在下面详细说明。
(2)曝光工序
如图2A所示，首先，准备基板13。例如，在图案化基板11用于氮化镓类半导体发光元件的制作的情况下，准备蓝宝石基板。在基板13的上表面涂布光刻胶，进行热处理(预烘)，由此，如图2B所示，在基板13的上表面13a形成光刻胶层14。然后，使用曝光掩模，对光刻胶层14进行曝光。曝光工序的详细情况在下面进行说明。根据需要，在曝光后，对光刻胶层14进行热处理(后烘)。
(3)显影工序
使曝光完毕的光刻胶层14与显影液接触，进行光刻胶层14的显影。通过该工序，溶离出曝光部分的光刻胶层14，如图2C所示，进行显影，得到具有规定的图案的光刻胶层15。
(4)蚀刻工序
将显影后的光刻胶层15作为掩模，从上表面13a对基板13进行蚀刻。蚀刻可以采用干式蚀刻及湿式蚀刻。在采用干式蚀刻的情况下，通过适当选择所使用的气体、偏压等蚀刻条件，能够调整凸部12的外形。由此，如图2D所示，能够得到凸部12位于显影后的光刻胶层15的各图案下方的图案化基板11。
(5)清除工序
如图2E所示，通过清除光刻胶层15，完成在上表面11a形成有多个凸部12的图案化基板11。
[准备曝光掩模的工序及曝光工序的详细情况]
详细地说明准备曝光掩模的工序及曝光工序。图3A表示在曝光工序中所使用的曝光掩模101的照射了曝光光线的部分的图案。在图3A中，阴影区域表示遮光区域，白色区域表示透光区域。在图3A中，虽然曝光掩模101为长方形，但曝光掩模101也可以为正方形。曝光掩模101也称为中间掩模。在本实施方式的图案化基板的制造方法中，用来形成凸部12的光刻工序使用正光刻胶。
曝光掩模101包括：多个内侧遮光部102、透光部103、以及外侧遮光部104。各内侧遮光部102在本实施方式中，对应于图案化基板11的凸部12底面的形状。具体而言，内侧遮光部102为圆形。例如，各内侧遮光部102为直径为0.3μ以上、5μm以下的圆形。
多个内侧遮光部102对应于图案化基板11上表面11a中的凸部12的配置。也就是说，多个内侧遮光部102在曝光掩模101上配置为点阵状。在本实施方式中，内侧遮光部102配置为三角点阵状，相邻的三个内侧遮光部102的中心位于等边三角形的顶点。内侧遮光部102如上所述，不透过曝光光线。
透光部103相对于曝光光线具有透过性，一体地连接多个内侧遮光部102各自的周边区域。也就是说，各内侧遮光部102与其它的内侧遮光部102不连接，是孤立的。
外侧遮光部104将透光部103包围，与多个内侧遮光部102都不连接。外侧遮光部104也不透过曝光光线。
曝光掩模101通过在透过曝光光线的玻璃等透光板上，利用金属膜等具有遮光性的膜来形成内侧遮光部102及外侧遮光部104而进行制作。
图3B表示通过向曝光掩模101照射曝光光线而得到的曝光光线的投影区域113。投影区域113对应于曝光掩模101的透光部103。投影区域113包围与曝光掩模101的多个内侧遮光部102相对应的多个内侧投影部112。内侧投影部112是未照射曝光光线的区域。
在曝光工序中，使用曝光掩模101，将曝光光线缩小并投影在基板13上的光刻胶层14，利用步进重复法，对形成于基板13的光刻胶层14进行多次曝光。例如，在图4中，对于基板13，如图4中1、2…20所示，为了在基板13上依次形成曝光光线的投影区域113，而使基板13相对于曝光掩模101在x方向及y方向上相对移动。
在利用上述步进重复法进行多次曝光、将投影区域接合而形成更大的投影区域的情况下，各投影区域的接合处的位置配合精度等成为问题。如图5A所示，在内侧投影部212位于两个相邻的投影区域213的边界上的情况下，由于位置配合不完全，使在边界接合的两个内侧投影部213的形状走样。
为了避免上述的形状走样，可以考虑由曝光光线照射的区域包围投影区域的最外周。但是，在该情况下，如图5B所示，由于位置配合误差，则可能在两个相邻的投影区域213产生间隙。间隙为未曝光区域，光刻胶将残留在两个相邻的投影区域213之间。
另一方面，如图5C所示，考虑到位置配合误差，可以设想使两个相邻的投影区域213相互稍微重合而进行曝光。在该情况下，虽然不会出现未曝光区域，但两个曝光区域重合的部分与周围相比曝光量过大，邻近的内侧投影部212的图案缩小。
在进行上述的出现了问题的曝光的情况下，如果将显影后得到的光刻胶层作为掩模进行蚀刻，则形状和/或位置错乱的凸部包含在图案化基板中。其结果是，在使半导体层在图案化基板上外延生长时，可能以形状和/或位置错乱的凸部为起点，在半导体层中产生凹坑、空隙等缺陷。
根据本公开的准备曝光掩模的工序及曝光工序，为了解决上述问题，在相邻的两个曝光光线的投影区域113中，使在边界重合的宽度根据位置而有所不同。图6A表示相邻的两个曝光光线的投影区域113A、113B的配置。投影区域113A表示通过某一次曝光、例如通过图4所示的第2次曝光而进行投影的曝光光线的区域，投影区域113B表示通过与某一次曝光不同的曝光、例如通过图4所示的第3次曝光而进行投影的曝光光线的区域。由投影区域113A及投影区域113B作为整体而构成更大的投影区域，并且，作为整体，将内侧投影部112A及内侧投影部112B配置为点阵状。虽然在图6A中只表示了两个投影区域113A、113B，但在其它的曝光中形成的投影区域也与投影区域113A及投影区域113B一起，作为整体而形成一个更大的投影区域，并投影在基板13的光刻胶层14。另外，将内侧投影部作为整体配置为点阵状。如图6A所示，在将通过第2次曝光而投影的多个内侧投影部112A中的位于最外侧的一个内侧投影部112AP与第3次曝光的多个内侧投影部112B中的最接近第2次曝光的内侧投影部112AP而配置的一个内侧投影部112BP以最短距离连结的直线P上，第2次曝光的投影区域113A与第3次曝光的投影区域113B不相互重合。
另一方面，投影区域113A与投影区域113B在上述直线P上以外的至少一部分上相互重合。具体而言，重叠区域114位于重心112G，该重心112G是从第2次曝光的多个内侧投影部112A中的处于最外侧的一个或两个内侧投影部112AP、以及第3次曝光的多个内侧投影部112B中的一个或两个内侧投影部112BP中选择的三个或四个内侧投影部112AP、112BP的重心。重叠区域114是两个以上的投影区域重合的区域。在本实施方式中，因为内侧投影部112AP、112BP配置为三角点阵状，所以，重叠区域114位于两个内侧投影部112AP与一个内侧投影部112BP、或者一个内侧投影部112AP与两个内侧投影部112BP形成的三个内侧投影部的重心112G。在本实施方式中，重叠区域114为大致三角形。
根据该配置，在相邻的两个曝光光线的投影区域113A、113B中，在连结相互距离较短的内侧投影部112AP、112BP的直线P上使曝光区域不相互重合。因此，能够抑制曝光量过大，并且能够抑制从与内侧投影部112AP、112BP相邻的区域泄漏曝光光线。
另一方面，在直线P上以外的区域，位于投影区域113A最外侧的内侧投影部112AP与位于投影区域113B最外侧的内侧投影部112BP的距离相对较长。因此，为了即使在产生位置配合误差、投影区域113A与投影区域113B分离的情况下，不产生未曝光部分，也使投影区域113A与投影区域113B部分上重合，即使使两个曝光光线的投影区域113A、113B重合，也因为位于最外侧的内侧投影部112AP、112BP之间的距离相对较长，所以能够减小曝光量增大的影响。
也就是说，根据本公开的准备曝光掩模的工序及曝光工序，在相邻的两个曝光光线形成的投影区域的边界上，存在重合的宽度不同的部分。在连结两个投影区域中的分别在最外侧的内侧投影部的最短的直线上，缩短重合的宽度，例如不产生重合。另一方面，因为从两个投影区域中的位于最外侧的内侧投影部中选择的三个或四个内侧投影部的重心的位置是分别距离所选择的内侧投影部最远的位置，所以，在该重心的位置，使两个投影区域相互重合。
由此，在利用步进重复法进行多次曝光、将投影区域接合而形成更大的投影区域的情况下，能够抑制在投影区域的边界上的曝光光线过量或不足，并且能够在通过曝光而形成的光刻胶层中抑制曝光的投影区域的边界上的图案的变形。因此，在使用抑制了图案变形的光刻胶层来制作的图案化基板中，能够抑制凸部形状的变形及凸部的位置偏离等。其结果是，在使用本公开的图案化基板来制作半导体发光装置的情况下，能够抑制在半导体层产生凹坑、空隙等，能够以较高的成品率生产缺陷少的半导体发光装置。
需要说明的是，虽然在图6A中，表示了两个由曝光光线形成的投影区域113A、113B，但在图6A中，在投影区域113A的左侧、上侧及下侧配置了其它投影区域的情况下，在图6A中，阴影所示的区域135与上述其它的投影区域重合。即，是重叠区域。重叠区域114及区域135在设计上都具有相同的形状。但是，在实际的曝光中，因为相邻的两个投影区域的重合含有容许误差，所以，位于一个投影区域各角部的重叠区域114及区域135的形状有时也不完全一致。图6B是放大表示曝光光线形成的四个投影区域113A、113B、113C、113D的角部所配置的区域附近的图，图6C是示意性地表示除了重叠区域114以外的其它四个投影区域113A、113B、113C、113D的配置的图。为了易于区分，在图6B及图6C中使用相同的参照标记。
在本实施方式中，将内侧投影部112配置为三角点阵状。因此，四个投影区域113A、113B、113C、113D不会集中在一个顶点。在该图中，投影区域113B与投影区域113C不连接，而且不相互重合。如图6C所示，投影区域113A、113B、113D共有顶点P1，投影区域113A、113C、113D共有顶点P2。因此，如图6B所示，在位于与顶点P1对应的三角点阵的重心G1的重叠区域114上，投影区域113A、113B、113D重合。另外，在位于与顶点P2对应的三角点阵的重心G2的重叠区域114上，投影区域113A、113C、113D重合。在其它的边界，重合的投影区域的数量为两个。这样，在配置有四个投影区域113A、113B、113C、113D的角部的区域附近，在由于三个投影区域重合而使曝光过多的情况下，也可以将曝光掩模变形，只使两个投影区域重合。在图3A所示的曝光掩模101的透光部103中，A1至A3所示的三个位置中的任一位置也可以以与图6A所示的重叠区域114对应的形状进行遮光，并与外侧遮光部104连接。同样地，B1至B3所示的三个位置中的任一位置也可以以与图6A所示的重叠区域114对应的形状进行遮光，并与外侧遮光部104不连接。但是，在这样改变透光部103的情况下，反而会在四个投影区域的角部不集中的部分产生透光区域不重合的位置。例如，在对透光部103的A1的位置进行遮光的情况下，在图4所示的由第6、第11、第16次曝光形成投影区域中，在图3A所示的A1的位置上投影区域不发生重合。但是，因为该位置是整个曝光区域的端部，在基板13上没有形成投影区域，或者因为是基板13的端部，所以认为不会制作半导体发光元件。因此，通过考虑在基板13上形成的发光装置的配置、对于基板13的投影区域的配置，能够避免或降低在投影区域不重合的位置上的影响。
[曝光掩模的其它例子]
由不同的曝光形成的两个以上投影区域所重合的重叠区域114的形状不限于大致三角形，也可以是其它的形状。图7A及图7B表示重叠区域114为大致圆形的情况下的曝光掩模122的俯视图、以及由于使曝光光线透过曝光掩模122而得到的投影区域113。在曝光掩模122的外侧遮光部104内周的顶点设有扇形的切口部分。投影区域113外周的各顶点与外侧遮光部104的形状对应而形成圆弧状的区域。由此，在利用步进重复法进行多次曝光、接合投影区域而形成更大的投影区域的情况下，如图7B所示，在相邻的两个投影区域113的边界形成圆形的重叠区域114。如上述实施方式中说明的，重叠区域114位于从两个投影区域中的处于最外侧的内侧投影部中选择出来的三个或四个内侧投影部的重心。下面，因为曝光掩模的透过部的形状与投影区域的形状一致，所以只以投影区域进行重叠区域114的说明。如图8所示，重叠区域114也可以具有大致五边形的形状。另外，如图9所示，重叠区域114也可以为山状。
在之前的例子中，某一投影区域113通过与相邻的其它投影区域113重合而形成的重叠区域114位于各投影区域的角部，并且形成为相同的形状。但是，重叠区域也可以根据位置而具有不同的形状。在图10所示的例子中，在投影区域113的角部之中，在接合了投影区域113的情况下三个投影区域重合的角部的重叠区域与两个投影区域重合的角部的重叠区域的形状不同。具体而言，在投影区域113周围的角部之中，在图3A所示的A1至A3及B1至B3的位置上，重叠区域124为三角形，在其它的角部的位置上，重叠区域114为五边形。另外，重叠区域124的面积小于重叠区域114的面积。根据该结构，三个投影区域重合的角部的重叠区域124因为与两个投影区域重合的角部的重叠区域114相比面积较小，所以能够抑制曝光量过多。
另外，虽然在上述实施方式中，将在图案化基板11的上表面11a设置的凸部12配置为三角点阵状，但也可以制作将凸部12设置为四边点阵状的图案化基板11。在该情况下，投影区域的内侧投影部112也配置为四边点阵状。图11表示了配置为四边点阵状的内侧投影部所位于的投影区域113A、113B、113C、113D接合后的一个角部。
在将通过曝光进行投影的投影区域113A的多个内侧投影部112A中的位于最外侧的一个内侧投影部112AP与通过其它的曝光进行投影的投影区域113B的内侧投影部112B中的最接近内侧投影部112AP而配置的一个内侧投影部112BP以最短距离连结的直线P上，投影区域113A与投影区域113B不相互重合。另一方面，重叠区域114位于投影区域113A中的处于最外侧的两个内侧投影部112AP、以及处于投影区域113B最外侧的两个内侧投影部112B的重心112G。在投影区域113A与投影区域113C、投影区域113B与投影区域113D之间也以相同的位置关系配置重叠区域114。此外，重叠区域134也位于处于投影区域113A、113B、113C、113D的角部的内侧投影部112AP、112BP、112CP、112DP的重心。在该重叠区域134上，投影区域113A、113B、113C、113D的一部分重合。即使在这样将内侧投影部配置为四边点阵状的情况下，在连结相互距离较短的内侧投影部112AP、112BP的直线P上，也使曝光区域不相互重合。因此，能够抑制曝光量过大而从与内侧投影部112AP、112BP相邻的区域泄漏曝光光线。另外，在直线P上以外的区域上，因为形成有重叠区域114，所以即使产生位置配合误差，也能够确保足够的曝光量。另外，因为重叠区域114位于并非最短的内侧投影部112AP、112BP之间，所以能够减小曝光量增大的影响。因此，即使在投影区域的内侧投影部配置为四边点阵状的情况下，也能够抑制投影区域的边界产生曝光光线过量或不足，并且在通过曝光形成的光刻胶层上，能够抑制曝光的投影区域的边界的图案变形。
(第二实施方式)
利用图12A～12D，说明本公开的半导体发光装置的制造方法的实施方式。
[制造图案化基板的工序]
首先，依照第一实施方式，制作在上表面11a配置有凸部12的图案化基板11(图12A)。图案化基板11例如使用蓝宝石基板，按照第一实施方式说明的流程进行制作。
[形成半导体层积结构的工序]
在图案化基板11之上形成半导体层积结构50(图12B)。例如，在图案化基板11之上，利用MOCVD(有机金属气层生长)、MBE(分子束外延)等外延生长法，依次使基底层51、n型半导体层52、发光层53及p型半导体层54生长。使基底层51生长，填埋入凸部与凸部之间，并且使上表面平坦。
[形成电极的工序]
在形成半导体层积结构50后，通过蚀刻清除p型半导体层54及发光层53的一部分，使n型半导体层52的一部分露出(图12C)。之后，在露出的n型半导体层52的一部分及p型半导体层54上分别形成n侧电极55及p侧电极56(图12D)。
之后，通过使在图案化基板11之上形成的上述结构单片化，完成半导体发光装置201。需要说明的是，图12A～12D针对单片化后的一个半导体发光装置进行了说明。
根据本公开的半导体发光装置的制造方法，因为使用抑制了凸部形状变形及凸部位置偏离等的图案化基板11来制作半导体发光装置，所以，能够抑制在半导体层积结构产生凹坑、空隙等。因此，能够以较高的成品率生产缺陷少的半导体发光装置。
(实施例)
对利用在第一实施方式中说明的方法进行曝光而显影后的光刻胶层进行观察的结果的一个例子进行说明。图13A及图13B分别表示使用图7A及图3A所示的曝光掩模而制作的光刻胶层上表面的一个例子。为了进行比较，图14A及图14B分别表示使用现有的曝光掩模，通过图5B及图5C所示的投影区域的位置配合进行制作的光刻胶层上表面的一个例子。
如图13A及图13B所示，几乎未发现在用来形成凸部的圆形图案上产生变形的部分，另外，在与投影区域的接合处(边界)对应的位置上未发现特别明显的图案异常。
与此相对，如图14A所示，如果在投影图案的接合处产生了间隙，则在与投影区域的接合处(边界)对应的位置上可见到黑影。这可以认为是因为曝光量不够充分，而在显示黑色的位置上残留有光刻胶。另外，如图14B所示，如果投影图案的接合处连续重合，则在与投影区域的接合处(边界)对应的位置上可见到白线。这可以认为是因为在白线部分曝光量过多，而使圆形的图案变小。
这样可知根据本公开的图案化基板的制造方法，能够在上表面整体形成具有均匀图案的光刻胶层。
工业实用性
本公开的图案化基板的制造方法能够适当应用于发光装置等半导体装置、光子器件等。另外，本公开的半导体发光装置的制造方法能够适当应用于各种用途的光源所使用的半导体发光装置中。
附图标记说明
11图案化基板；11a、13a上表面；12凸部；13基板；14、15光刻胶层；50半导体层积结构；51基底层；52n型半导体层；53发光层；54p型半导体层；55n侧电极；56p侧电极；101曝光掩模；102内侧遮光部；103透光部；104外侧遮光部；112、112A、112B、112AP、112BP内侧投影部；112G重心；113、113A～113D、213投影区域；114重叠区域；115区域；122曝光掩模；124、134重叠区域；201半导体发光装置。

Claims (11)

1.一种图案化基板的制造方法，其特征在于，包括：
准备工序，其准备曝光掩模，该曝光掩模具有配置为点阵状的多个内侧遮光部、将所述多个内侧遮光部各自的周边区域一体地连接的透光部、以及将所述透光部包围的外侧遮光部；
曝光工序，其使用所述曝光掩模，利用步进重复法，对形成于基板上的光刻胶层进行多次曝光，并且为了使所述内侧遮光部所投影的内侧投影部整体配置为点阵状，而对所述光刻胶层进行多次曝光；
显影工序，其在所述曝光工序后，对所述光刻胶层进行显影；
蚀刻工序，其将显影后的所述光刻胶层作为掩模，对所述基板进行蚀刻；
在所述曝光工序中，
在将规定的曝光中的多个内侧投影部中的位于最外侧的一个内侧投影部与其它的曝光中的多个内侧投影部中的最接近所述规定的曝光中的所述一个内侧投影部而配置的一个内侧投影部以最短距离连结的直线上，使所述规定的曝光中的与所述透光部对应的区域和所述其它的曝光中的与所述透光部对应的区域不重合，另一方面，在其它区域中的至少一部分，使所述规定的曝光中的与所述透光部对应的区域和所述其它的曝光中的与所述透光部对应的区域重合，而对所述光刻胶层进行多次曝光。
2.如权利要求1所述的图案化基板的制造方法，其特征在于，
重合区域位于从所述规定的曝光中的多个内侧投影部中的处于最外侧的一个或两个内侧投影部、以及其它的曝光中的多个内侧投影部中的最接近所述规定的曝光中的所述一个或两个内侧投影部而配置的一个或两个内侧投影部中选出的三个或四个内侧投影部的重心。
3.如权利要求1或2所述的图案化基板的制造方法，其特征在于，
所述多个内侧遮光部配置为三角点阵状或者四边点阵状。
4.如权利要求1至3中任一项所述的图案化基板的制造方法，其特征在于，
所述重合区域为圆形。
5.如权利要求1至3中任一项所述的图案化基板的制造方法，其特征在于，
所述重合区域为大致三角形。
6.如权利要求1至5中任一项所述的图案化基板的制造方法，其特征在于，
所述多个内侧遮光部为圆形。
7.如权利要求6所述的图案化基板的制造方法，其特征在于，
所述多个内侧遮光部具有0.3μ以上、5μm以下的直径。
8.如权利要求6或7所述的图案化基板的制造方法，其特征在于，
所述多个内侧遮光部的相邻的内侧遮光部的中心间的距离为0.4μm以上、6μm以下。
9.如权利要求1至8中任一项所述的图案化基板的制造方法，其特征在于，
所述基板为蓝宝石基板。
10.如权利要求1至9中任一项所述的图案化基板的制造方法，其特征在于，
在对所述基板进行蚀刻的所述蚀刻工序中，
形成具有锥台形状、底面为各边向外侧膨出的大致三角形、上表面为大致圆形的凸部。
11.一种半导体发光装置的制造方法，其特征在于，包括：
利用权利要求1至10中任一项所述的方法来制造图案化基板的工序；
在所述图案化基板之上形成包含发光层的半导体层积结构的工序；
在所述半导体层积结构上形成电连接的n侧电极及p侧电极的工序。
CN201810695564.XA 2017-06-30 2018-06-29 图案化基板的制造方法及半导体装置的制造方法 Active CN109212887B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-129678 2017-06-30
JP2017129678A JP6940757B2 (ja) 2017-06-30 2017-06-30 パターン化基板の製造方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN109212887A CN109212887A (zh) 2019-01-15
CN109212887B true CN109212887B (zh) 2023-03-14

Family

ID=64738314

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810695564.XA Active CN109212887B (zh) 2017-06-30 2018-06-29 图案化基板的制造方法及半导体装置的制造方法

Country Status (4)

Country Link
US (1) US10777703B2 (zh)
JP (1) JP6940757B2 (zh)
CN (1) CN109212887B (zh)
TW (1) TWI776908B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112750928A (zh) * 2020-12-30 2021-05-04 广东中图半导体科技股份有限公司 桥链型图形化蓝宝石衬底、制备方法及led外延片

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3084761B2 (ja) * 1991-02-28 2000-09-04 株式会社ニコン 露光方法及びマスク
JPH06324474A (ja) * 1993-05-10 1994-11-25 Nikon Corp フオトマスク及び露光方法
US7282240B1 (en) * 1998-04-21 2007-10-16 President And Fellows Of Harvard College Elastomeric mask and use in fabrication of devices
SG115641A1 (en) * 2003-03-06 2005-10-28 Asml Netherlands Bv Device and method for manipulation and routing of a metrology beam
JP4600236B2 (ja) 2005-09-30 2010-12-15 ソニー株式会社 再生装置、記録再生装置、データ処理方法及びそのプログラム
KR100882240B1 (ko) * 2008-09-11 2009-02-25 (주)플러스텍 질화물 반도체 발광소자 및 제조방법
JP5440468B2 (ja) * 2010-01-20 2014-03-12 信越化学工業株式会社 パターン形成方法
JP5533179B2 (ja) 2010-04-16 2014-06-25 豊田合成株式会社 レチクル、パターン加工基板の製造方法、半導体積層基板の製造方法および半導体発光素子の製造方法
JP5222916B2 (ja) 2010-09-17 2013-06-26 シャープ株式会社 半導体基材の製造方法、半導体装置、および電気機器
JP2012133280A (ja) * 2010-12-24 2012-07-12 Mejiro Precision:Kk 基板パターンの製造方法及び露光装置
WO2014010233A1 (ja) * 2012-07-09 2014-01-16 株式会社ニコン 駆動システム及び駆動方法、並びに露光装置及び露光方法
CN107132726B (zh) * 2016-02-29 2019-11-26 上海微电子装备（集团）股份有限公司 一种蓝宝石图形衬底掩膜版的图形结构和曝光方法

Also Published As

Publication number Publication date
US10777703B2 (en) 2020-09-15
TW201911373A (zh) 2019-03-16
TWI776908B (zh) 2022-09-11
JP2019012224A (ja) 2019-01-24
JP6940757B2 (ja) 2021-09-29
US20190006552A1 (en) 2019-01-03
CN109212887A (zh) 2019-01-15

Similar Documents

Publication Publication Date Title
WO2012035750A1 (ja) 半導体基材の製造方法、半導体装置、および電気機器
JP4964899B2 (ja) パターニングされた発光ダイオード用基板及びそれを採用する発光ダイオード
TWI672825B (zh) 發光裝置及投影機
JP5681002B2 (ja) 発光装置およびプロジェクター
KR102094930B1 (ko) 패터닝된 사파이어 기판 마스크의 패턴 구조 및 노광 방법
KR101678242B1 (ko) 광전 반도체칩 및 광전 반도체칩의 제조 방법
TW541725B (en) Semiconductor-chip for an optoelectronics and its production method
CN109212887B (zh) 图案化基板的制造方法及半导体装置的制造方法
JP2013055187A (ja) 半導体発光素子アレイ及び車両用灯具
JP5903009B2 (ja) 発光素子
CN114038737A (zh) 掩膜版、发光器件及其制作方法
JP2009198870A (ja) 微細構造体配列の製造方法及び濃度分布マスク
KR101216664B1 (ko) 회절광학소자를 적용한 고광도 발광다이오드의 제조방법 및 이 방법을 이용하여 제조되는 고광도 발광다이오드
KR101425143B1 (ko) 패턴화 사파이어 기판 제조용 레티클의 패턴 구조
JP6055316B2 (ja) 発光素子
JP7406595B1 (ja) 発光素子及び発光素子の製造方法
US11506983B2 (en) Method of designing mask layout based on error pattern and method of manufacturing mask
JP2014027009A (ja) 発光素子
JP7027385B2 (ja) 点光源型発光ダイオード及びその製造方法
JP2022154018A (ja) 発光装置の製造方法、発光装置及びプロジェクター
KR20210093523A (ko) 회절광학소자를 이용하는 투광부를 가지는 광 프로젝터
TWI489200B (zh) 半圓對接式光罩圖案的設計方法
KR20120037215A (ko) 질화물계 반도체 발광소자 및 이의 제조방법
KR20150127492A (ko) 광변조기 및 이를 적용한 디지털 노광 장치
JP2008275891A (ja) レンズアレイ作成用マスクおよびレンズアレイ作成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant