CN109205550B - 微机电系统装置结构及其形成方法 - Google Patents

微机电系统装置结构及其形成方法 Download PDF

Info

Publication number
CN109205550B
CN109205550B CN201810697127.1A CN201810697127A CN109205550B CN 109205550 B CN109205550 B CN 109205550B CN 201810697127 A CN201810697127 A CN 201810697127A CN 109205550 B CN109205550 B CN 109205550B
Authority
CN
China
Prior art keywords
layer
substrate
mems
device structure
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810697127.1A
Other languages
English (en)
Other versions
CN109205550A (zh
Inventor
张凯峯
蔡连尧
吕联沂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109205550A publication Critical patent/CN109205550A/zh
Application granted granted Critical
Publication of CN109205550B publication Critical patent/CN109205550B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00095—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B81C1/00373—Selective deposition, e.g. printing or microcontact printing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/095—Feed-through, via through the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/097—Interconnects arranged on the substrate or the lid, and covered by the package seal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/11—Structural features, others than packages, for protecting a device against environmental influences
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/035—Soldering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Micromachines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供微机电系统(MEMS)装置结构的形成方法，微机电系统装置结构包含微机电系统(MEMS)基底以及基底形成于微机电系统基底上方，基底包含半导体导通孔通过基底。微机电系统装置结构包含介电层形成于基底上方以及聚合物层形成于介电层上。微机电系统装置结构也包含导电层形成于介电层和聚合物层中，导电层电性连接至半导体导通孔，且聚合物层位于导电层与介电层之间。

Description

微机电系统装置结构及其形成方法
技术领域
本发明实施例涉及半导体技术，且特别涉及微机电系统装置结构及其形成方法。
背景技术
半导体装置用于各式各样的电子应用中，例如个人电脑、手机、数码相机和其他电子设备。半导体装置一般通过在半导体基底上按序地沉积绝缘层或介电层、导电层和半导体层材料，并使用光刻技术将各种材料层图案化，以形成电路组件和元件于其上。一般在单一半导体晶圆上制造许多集成电路，且通过在集成电路之间沿着切割道切割来单切出晶圆上的个别晶粒。
最近已发展出微机电系统(Micro-electro mechanical system，MEMS)装置。微机电系统装置包含使用半导体技术制造的装置，以形成机械和电性部件。微机电系统装置的范例包含齿轮、把手、阀门和转轴。微机电系统装置实现于加速记、压力感测器、麦克风、致动器、镜子、加热器及/或印刷喷嘴中。
虽然现有装置和用于形成微机电系统装置的方法已足以达到预期的目的，但是这些装置和方法在所有方面都不完全令人满意。
发明内容
在一些实施例中，提供微机电系统装置结构，其包含微机电系统基底；基底，形成于微机电系统基底上方，其中基底包含半导体导通孔通过基底；介电层，形成于基底上方；聚合物层，形成于介电层上；以及导电层，形成于介电层和聚合物层中，其中导电层电性连接至半导体导通孔，且聚合物层位于导电层与介电层之间。
在一些其他实施例中，提供微机电系统装置结构，其包含基底，形成于微机电系统基底上方；聚合物层，形成于基底的顶表面上方；保护层，形成于聚合物层上方；导电层，形成于聚合物层和保护层中；凸块下金属化层，形成于导电层上；以及电连接器，形成于凸块下金属化层上方，其中电连接器通过凸块下金属化层电性连接至导电层。
在另外一些实施例中，提供微机电系统装置结构的形成方法，其包含在微机电系统基底上方形成基底，其中基底包括半导体导通孔；在基底的顶表面上方形成介电层；在介电层上方形成聚合物层；将聚合物层图案化以形成开口，其中开口暴露出半导体导通孔；在开口中和聚合物层上方形成导电层；在导电层上形成凸块下金属化层；以及在凸块下金属化层上方形成电连接器，其中电连接器通过凸块下金属化层电性连接至半导体导通孔。
附图说明
根据以下的详细说明并配合说明书附图做完整公开。应注意的是，根据本产业的一般作业，图示中的各种部件并未必按照比例绘制。事实上，可能任意的放大或缩小各种部件的尺寸，以做清楚的说明。
第1A-1M图显示依据本发明一些实施例的形成微机电系统(MEMS)装置结构的各种阶段的剖面示意代表图。
图2A显示沿图1F的线a-a’截取的上视代表图。
图2B显示沿图1G的线b-b’截取的上视代表图。
第3A-3E图显示依据本发明一些实施例的形成微机电系统(MEMS)装置结构的各种阶段的剖面示意代表图。
第4A-4F图显示依据本发明一些实施例的形成微机电系统(MEMS)装置结构的各种阶段的剖面示意代表图。
附图标记说明
100、200、300 微机电系统装置结构
102 基底
102a 第一表面
102b 第二表面
103 沟槽
104 隔离层
105、320 空腔
106 多晶硅层
106a 第一部分
106b 第二部分
107、125 凹口
108 第一接合层
116 半导体导通孔
120、316 介电层
121 开口
122 光刻胶层
124 聚合物层
126 导电层
128 保护层
130 凸块下金属化层
132 电连接器
202 微机电系统基底
202f 固定元件
202m 可移动元件
208 第二接合层
210 贯穿硅导通孔
302 半导体基底
310 内连线结构
312 导通孔
314 导线
H1 第一高度
H2 第二高度
T1 第一厚度
T2 第二厚度
W1 第一宽度
W2 第二宽度
W3 第三宽度
具体实施方式
要了解的是本说明书以下的公开内容提供许多不同的实施例或范例，以实施公开内容的不同部件。而本说明书以下的公开内容是叙述各个构件及其排列方式的特定范例，以求简化公开内容的说明。当然，这些特定的范例并非用以限定本发明。例如，元件的尺寸并不局限于公开内容的范围或值，而可取决于装置的工艺条件及/或所需性质。再者，若是本说明书以下的公开内容叙述了将一第一部件形成于一第二部件的上或上方，即表示其包含了所形成的上述第一部件与上述第二部件是直接接触的实施例，亦包含了尚可将附加的部件形成于上述第一部件与上述第二部件之间，而使上述第一部件与上述第二部件可能未直接接触的实施例。另外，本发明的说明中不同范例可能使用重复的参考符号及/或用字。这些重复符号或用字为了简化与清晰的目的，并非用以限定各个实施例及/或所述外观结构之间的关系。
以下描述了本发明实施例的一些变化。在各种视图和显示的实施例中，使用类似的参考符号来标记类似的元件。应当理解的是，可在提供的方法的前、期间以及的后提供额外的操作，且对于此方法的其他实施例，可取代或消除所描述的一些操作。
提供了用于形成微机电系统(MEMS)装置结构的实施例。第1A-1M图显示依据本发明一些实施例的形成微机电系统(MEMS)装置结构100的各种阶段的剖面示意代表图。
如图1A所示，提供基底102。在一些实施例中，基底102为帽盖基底。基底102包含第一表面102a和第二表面102b。在一些实施例中，基底102为晶圆。在一些实施例中，基底102由硅或其他元素半导体制成。在一些实施例中，基底102掺杂一些掺杂物来增加基底102的导电性。举例来说，掺杂物可为p型掺杂物(例如硼或BF2)及/或n型掺杂物(例如磷(P)或砷(As))。在一些实施例中，基底102由碳化硅、砷化镓、砷化铟、磷化铟或其他可应用的材料。
之后，依据本发明一些实施例，如图1B所示，两个沟槽103形成于基底102中。更具体来说，沟槽103从第一表面102a沿伸进入基底102。每一沟槽103的深度大于基底102的厚度的一半。在一些实施例中，沟槽103通过蚀刻工艺形成，例如干蚀刻工艺或湿蚀刻工艺。
接着，依据本发明一些实施例，如图1C所示，隔离层104形成于沟槽103的侧壁和底表面上以及基底102的第一表面102a上。隔离层104被用作阻障层或隔离层。在一些其他实施例中，隔离层104完全填满沟槽103。
在一些实施例中，隔离层104由氮化硅、氮氧化硅、碳化硅、碳氧化硅、氮碳化硅或前述的组合制成。在一些实施例中，隔离层104通过化学气相沉积(chemical vapordeposition，CVD)工艺、旋涂工艺、溅镀工艺或前述的组合形成。
之后，依据本发明一些实施例，如图1D所示，多晶硅层106形成于沟槽103中和隔离层104上。接着，第一接合层108形成于多晶硅层106的顶表面上。多晶硅层106和第一接合层108通过光刻工艺和蚀刻工艺图案化。在一些其他实施例中，当沟槽103填充隔离层104时，多晶硅层106形成于基底102的第一表面102a上。
在将多晶硅层106和第一接合层108图案化之后，多晶硅层106包含第一部分106a和第二部分106b。第一部分106a从与基底102相邻的第一位置沿伸至位于基底102的第一表面102a的第二位置。多晶硅层106的第一部分106a被用于提供与其他结构或装置的电性连接。第二部分106b形成于基底102的第一表面102a上。多晶硅层106的第二部分106b被用来连接并接合第一接合层108。
光刻工艺包含光刻胶涂布(例如旋涂)、软烤、遮罩对准、曝光、曝光后烘烤、光刻胶显影、清洗和干燥(例如硬烤)。蚀刻工艺包含干蚀刻工艺和湿蚀刻工艺。
之后，依据本发明一些实施例，如图1E所示，将基底102翻转，并移除隔离层104的一部分和基底102的一部分，以在基底102的第一表面102a上形成多个空腔(cavity)105和多个凹口(recess)107。在一些实施例中，空腔105和凹口107通过蚀刻工艺形成，例如干蚀刻工艺或湿蚀刻工艺。空腔105使得微机电系统基底202能够自由地移动。多晶硅层106旁边的凹口107被用来防止短路问题。每一空腔105的深度大于每一凹口107的深度。
之后，依据本发明一些实施例，如图1F所示，基底102接合至微机电系统基底202。基底102通过接合第一接合层108和微机电系统基底202上方的第二接合层208接合至微机电系统基底202。
基底102被配置为微机电系统基底202提供保护。基底102为微机电系统基底202提供空腔105。在一些实施例中，基底102不包含集成电路。换句话说，基底102不具有集成电路。
预先形成接合至半导体基底302的微机电系统基底202。微机电系统基底202可为包含微机电系统装置、部件及/或功能的硅晶圆。在一些实施例中，微机电系统基底202包含多个微机电系统装置。微机电系统基底202可替代地或另外地包含其他元素半导体，例如锗(Ge)。微机电系统基底202也可包含化合物半导体，例如碳化硅、砷化镓、砷化铟、磷化铟或类似物。
微机电系统基底202包含可移动元件202m和固定元件202f。可移动元件202m也被称为质量块(proof mass)。在一些实施例中，可移动元件202m由含硅材料制成，例如多晶硅、非晶硅或结晶硅。
微机电系统基底202具有面对基底102的第一表面和面对半导体基底302的第二表面。第二接合层208形成于微机电系统基底202的第一表面上。在一些实施例中，第二接合层208的宽度大于第一接合层108的宽度。在一些实施例中，第二接合层208的侧壁表面与围绕半导体导通孔116的隔离环的外侧侧壁表面大致对齐。贯穿硅导通孔(through-silicon-via，TSV)210形成于微机电系统基底202中并电性连接至第二接合层208。
第二接合层208包含锗(Ge)、铝(Al)、铜(Cu)、钛(Ti)、镍(Ni)、银(Ag)、金(Au)、铟(In)、锡(Sn)、硅(Si)或前述的组合。第二接合层208通过化学气相沉积(CVD)工艺、物理气相沉积(physical vapor deposition，PVD)工艺、电镀或其他可应用的工艺形成。第二接合层208的图案由光刻工艺和蚀刻工艺定义。在一些实施例中，第二接合层208为内连线结构的一部分。内连线结构包含形成于绝缘材料中的导电部件，例如导线、导通孔或导电垫。
如上所述，通过共晶接合(eutectic bonding)工艺接合第一接合层108和第二接合层208，以将基底102接合至微机电系统基底202。共晶接合工艺在特定温度下以接合力进行。因此，共晶合金由第一接合层108和第二接合层208形成。
半导体基底302包含半导体装置，例如集成电路(integrated circuit，IC)。集成电路包含互补式金属氧化物半导体(complementary metal oxide semiconductor，CMOS)场效晶体管、互补式金属氧化物半导体影像感测器(CMOS imaging sensor，CIS)、微机电系统及/或其他可应用的主动及/或被动装置。在一些实施例中，半导体基底302包含设计并通过基于互补式金属氧化物半导体的工艺形成的集成电路(或其一部分)。半导体基底302包含通过使用其他半导体制造技术形成的装置，此装置也在本发明实施例以及所描述的方法的范围中。
在一些实施例中，半导体基底302为硅晶圆。半导体基底302可替代地或另外地包含其他元素半导体，例如锗(Ge)。半导体基底302也可包含化合物半导体，例如碳化硅、砷化镓、砷化铟、磷化铟或类似物。
内连线结构310形成于半导体基体302上方。内连线结构310包含形成于介电层316(例如金属层间介电质(inter-metal dielectric，IMD))中的多个导电部件。导电部件包含导通孔312和导线314。导通孔312电性连接至导线314，且导线314电性连接至贯穿硅导通孔210。
介电层316包含单一层或多个介电层。介电层316由氧化硅、氮氧化硅、硼硅玻璃(borosilicate glass，BSG)、磷硅玻璃(phosphoric silicate glass，PSG)、硼磷硅玻璃(borophosphosilicate glass，BPSG)、氟硅玻璃(fluorinated silicate glass，FSG)、低介电常数材料、多孔介电材料或前述的组合制成。在一些实施例中，介电层316通过化学气相沉积(CVD)工艺、旋涂工艺、溅镀工艺或前述的组合形成。
在一些实施例中，介电层316由有着小于约2.5的介电常数(k)的极低介电常数(extreme low-k，ELK)介电材料制成。随着几何尺寸逐渐缩小，极低介电常数介电材料被用来最小化装置的阻容(时间常数)(resistance capacitance，RC)延迟。在一些实施例中，极低介电常数介电材料包含掺杂碳的氧化硅、非晶氟化碳、聚对二甲苯、二苯环丁烯(bis-benzocyclobutenes，BCB)、聚四氟乙烯(polytetrafluoroethylene，PTFE)(铁氟龙)或碳氧化硅聚合物(SiOC)。在一些实施例中，极低介电常数介电材料包含现有介电材料的多孔类型，例如硅倍半烷氧化氢(hydrogen silsesquioxane，HSQ)、多孔甲基硅倍半氧烷(methylsilsesquioxane，MSQ)、多孔聚芳基醚(polyarylether，PAE)或多孔氧化硅(SiO2)。
在一些实施例中，每一导电部件(例如导通孔312或导线314)由金属材料制成，例如铜(Cu)、铝(Al)、钛(Ti)、钽(Ta)、镍(Ni)、银(Ag)、金(Au)、铟(In)、锡(Sn)或前述的组合。在一些实施例中，导电部件由电镀、无电电镀、溅镀、化学气相沉积(CVD)或其他可应用的制成形成。
通过熔融接合(fusion bonding)接合内连线结构310的介电层316和微机电系统基底202，以将半导体基底302接合至微机电系统基底202。在一些实施例中，熔融接合在微机电系统基底202的硅与介电层316的二氧化硅(SiO2)之间。在半导体基底302接合至微机电系统基底202之后，沟槽形成通过微机电系统基底202并延伸进入内连线结构310的介电层316中，且导电材料填充进入沟槽中以形成贯穿硅导通孔210。贯穿硅导通孔210电性连接至导线314。在形成贯穿硅导通孔210之后，通过接合第一接合层108和第二接合层208，基底102接合至微机电系统(MEMS)基底202。
空腔320形成于介电层316中并在微机电系统基底202的可移动元件202m下方。空腔320用于在微机电系统基底202与半导体基底302之间提供空间。
图2A显示沿图1F的线a-a’截取的上视代表图。如图2A所示，多晶硅层106的第二部分106b形成环状结构来环绕微机电系统基底202中的微机电系统装置。此外，多晶硅层106的第一部分106a的上视图具有椭圆形。在一些其他实施例中，多晶硅层106的第一部分106a的上视图具有圆形、矩形、正方形、多边形或其他可应用的形状。
之后，依据本发明一些实施例，如图1G所示，在基底102接合至有着半导体基底302的微机电系统基底202之后，从基底102的第二表面102b将基底102变薄。图2B显示沿图1G的线b-b’截取的上视代表图。
如图1G和图2B所示，暴露出多晶硅层106和隔离层104。多晶硅层106和隔离层104构建成隔离环来围绕半导体导通孔116。换句话说，基底102的一部分被隔离环围绕，以形成半导体导通孔116。半导体导通孔116通过基底102并用来连接其他装置。
直接接触半导体导通孔116的多晶硅层106的第一部分106a的一部分用来电性连接第一接合层108和导电层126(显示于图1L中)。多晶硅层106的第一部分106a围绕半导体导通孔116以形成U形结构。此U形结构包含从底部向上延伸的两臂。凹口107形成于每一臂与底部之间。
应当注意的是，在一些实施例中，半导体导通孔116和基底102由相同材料或大致相同材料制成，且因此半导体导通孔116的热膨胀系数(coefficient of thermalexpansion，CTE)与基底102的热膨胀系数(CTE)大致相同。举例来说，基底102由硅(Si)制成，且半导体导通孔116由硅(Si)制成。由于热膨胀系数的不匹配导致的应力大为降低。相较于在基底中形成贯穿硅导通孔(填充金属材料)，半导体导通孔116降低了在基底102中产生的应力。
基底102从第一高度H1变薄为第二高度H2。第二高度
Figure BDA0001713661990000091
小于第一高度H1。在一些实施例中，基底102通过化学机械研磨(chemical mechanical polishing，CMP)工艺变薄。
接着，依据本发明一些实施例，如图1H所示，介电层120形成于基底102的第二表面102b、半导体导通孔116和隔离环上。介电层120防止外部气体和湿气从环境扩散至空腔105。
介电层120可为单一层或多层。在一些实施例中，介电层120由氮化硅、氮氧化硅、碳化硅、碳氧化硅、氮碳化硅或前述的组合制成。
之后，依据本发明一些实施例，如图1I所示，光刻胶层122形成于介电层120上方。接着，将光刻胶层122图案化以形成图案化的光刻胶层122。介电层120通过使用图案化的光刻胶层122作为遮罩图案化。因此，开口121形成于介电层120中。
之后，依据本发明一些实施例，如图1J所示，移除图案化的光刻胶层122，接着聚合物层124形成于开口121中和介电层120上。聚合物层124用来提供缓和及/或缓冲功能，以降低由电连接器132(显示于图1M)导致的应力。
在一些实施例中，聚合物层124由聚苯并恶唑(polybenzoxazole，PBO)、聚酰亚胺(polyimide，PI)、其他可应用的材料或前述的组合制成。在一些实施例中，聚合物层124通过沉积工艺形成，例如化学气相沉积(CVD)工艺、物理气相沉积(PVD)工艺、其他可应用的工艺或前述的组合。
介电层120具有第一厚度T1，且聚合物层124具有第二厚度T2。在一些实施例中，介电层120的第一厚度T1在约0.5μm至约5μm的范围中。在一些实施例中，聚合物层124的第二厚度T2在约1μm至约20μm的范围中。应当注意的是，假如聚合物层124的第二厚度T2小于1μm，则缓冲功能不足以防止导电层126剥落。假如聚合物层124的第二厚度T2大于20μm，在基底102上方的封装结构的高整体厚度可能占据太多面积。在一些实施例中，第二厚度T2与第一厚度T1的比值(T2/T1)在约4至约40的范围中。当比值在上述范围中时，可有效降低应力。
接着，依据本发明一些实施例，如图1K所示，将聚合物层124图案化以形成凹口125。凹口125暴露出半导体导通孔116。
之后，依据本发明一些实施例，如图1L所示，导电层126形成于凹口125中和聚合物层124上方。接着，将导电层126图案化，且导电层126直接接触半导体导通孔116。此外，导电层126直接接触隔离层104的一部分。在一些实施例中，导电层126直接接触多晶硅层106的一部分。在一些其他实施例中，导电层126不直接接触多晶硅层106的一部分。
导电层126被称为重布线层(redistribution lines，RDL)。导电层126顺应性形成于凹口125中和聚合物层124上方，且因此导电层126并未完全填满凹口125。导电层126具有U形结构。
在一些实施例中，导电层126由金属材料制成，例如铜(Cu)、铜合金、铝(Al)、铝合金、钨(W)、钨合金、钛(Ti)、钛合金、钽(Ta)或钽合金。在一些实施例中，导电层126由电镀、无电电镀、溅镀、化学气相沉积(CVD)或其他可应用工艺形成。
接着，依据本发明一些实施例，如图1M所示，保护层128形成于导电层126和聚合物层124上方。凸块下金属化(under bump metallurgy，UBM)层130形成于保护层128中，且电连接器132形成于凸块下金属化层130上。电连接器132通过凸块下金属化层130电性连接至导电层126。电连接器132通过导电层126和凸块下金属化层130电性连接至半导体导通孔116。在一些实施例中，电连接器132位于半导体导通孔116正上方，由于半导体导通孔116与电连接器132之间的距离短，因此降低了阻容延迟。在一些其他实施例中，电连接器132远离半导体导通孔116。
保护层128和聚合物层124由不同材料制成。在一些实施例中，保护层128由氧化硅、氮化硅、氮氧化硅或前述的组合制成。在一些实施例中，保护层128通过化学气相沉积(CVD)工艺、旋涂工艺、溅镀工艺或前述的组合形成。
在一些实施例中，凸块下金属化层130由钛(Ti)、氮化钛(TiN)、氮化钽(TaN)、钽(Ta)或类似物制成。在一些实施例中，凸块下金属化层130还包含晶种层。电连接器132由有着低电阻的导电材料制成，例如焊料或焊料合金。包含在焊料合金中的例示性元件包含Sn、Pb、Ag、Cu、Ni、Bi或前述的组合。在一些实施例中，凸块下金属化层130和电连接器132独立地通过电镀、无电电镀、溅镀、化学气相沉积(CVD)或其他可应用工艺形成。
在形成电连接器132之后，应用球剪试验(ball shear test)来评估电连接器132的可靠度。在球剪试验期间，剪切臂推动电连接器132，接着电连接器132将从原始位置剥离。然而，假如没有聚合物层在介电层120与导电层126之间，则介电层120不够坚固来防止剥离。此外，导电层126与介电层120之间的粘着性很差，使得导电层126可能在球剪试验期间从介电层120的表面稍微剥离。在导电层126与介电层120之间的聚合物层124是用以提供缓和或缓冲功能，使得聚合物层124防止介电层120剥离，以改善微机电系统装置结构100的可靠度。此外，聚合物层124可改善导电层126与介电层120之间的粘着性。
再者，电连接器132形成于基底102上而非形成于半导体基底302的底表面上，因此由电连接器132导致的应力远离半导体基底302中的集成电路装置。因此，半导体基底302中的集成电路装置将不会受到电连接器132干扰。
形成于微机电系统基底202中的贯穿硅导通孔210沿水平方向具有第一宽度W1。在一些实施例中，贯穿硅导通孔210的第一宽度W1在约0.5μm至约10μm的范围中。半导体导通孔116具有第二宽度W2，第二宽度W2是沿水平方向从隔离层104的右侧内壁表面测量至隔离层104的左侧内壁表面。在一些实施例中，半导体导通孔116的第二宽度W2在约20μm至约150μm的范围中。电连接器132沿水平方向具有第三宽度
Figure BDA0001713661990000111
在一些实施例中，电连接器132的第三宽度
Figure BDA0001713661990000112
在约100μm至约400μm的范围中。第三宽度
Figure BDA0001713661990000121
大于第二宽度W2，且第二宽度W2大于第一宽度W1。
应当注意的是，介电层120提供保护功能来防止外部气体或湿气从环境扩散至微机电系统基底202上方的空腔105。聚合物层124提供缓冲和粘着功能来防止球剪试验失败。通过结合介电层120和聚合物层124的个别优点，可改善微机电系统装置结构100的可靠度。
第3A-3E图显示依据本发明一些实施例的形成微机电系统(MEMS)装置结构200的各种阶段的剖面示意代表图。用来形成微机电系统装置结构200的一些工艺和材料类似或相同于用来形成微机电系统装置结构100的工艺和材料，此处不重复赘述。
依据本发明一些实施例，如图3A所示，相似于图1H，介电层120形成于基底102的第二表面102b、半导体导通孔116和隔离环上。
之后，依据本发明一些实施例，如图3B所示，聚合物层124形成于介电层120上方。接着，通过光刻工艺将聚合物层124图案化来形成有着开口121的聚合物层124。在一些实施例中，聚合物层124可为正光刻胶层或负光刻胶层。聚合物层124通过光线曝光，并接着通过显影剂显影来形成图案化的聚合物层124。
接着，依据本发明一些实施例，如图3C所示，通过使用图案化的聚合物层124作为遮罩来移除介电层120的一部分。将介电层120图案化来形成凹口125。凹口125暴露出半导体导通孔116。
之后，依据本发明一些实施例，如图3D所示，导电层126形成于凹口125中和聚合物层124上方。接着，将导电层126图案化，且导电层126直接接触半导体导通孔116。此外，导电层126直接接触隔离层104的一部分。
之后，依据本发明一些实施例，如图3E所示，保护层128形成于导电层126和聚合物层124上方。凸块下金属化层130形成于保护层128中，且电连接器132形成于凸块下金属化层130上。电连接器132通过导电层126和凸块下金属化层130电性连接至半导体导通孔116。在一些实施例中，电连接器132位于半导体导通孔116正上方。
将较于第1A-1M图的制造过程，第3A-3E图不使用光刻胶层，因此降低了制造时间和成本。
第4A-4F图显示依据本发明一些实施例的形成微机电系统(MEMS)装置结构300的各种阶段的剖面示意代表图。用来形成微机电系统装置结构300的一些工艺和材料类似或相同于用来形成微机电系统装置结构100的工艺和材料，此处不重复赘述。
依据本发明一些实施例，如图4A所示，相似于图1H，介电层120形成于基底102的第二表面102b、半导体导通孔116和隔离环上。
之后，依据本发明一些实施例，如图4B所示，聚合物层124形成于介电层120上方。
接着，依据本发明一些实施例，如图4C所示，光刻胶层122形成于聚合物层124上方。接着，将光刻胶层122图案化来形成有着开口121的图案化的光刻胶层122。
之后，依据本发明一些实施例，如图4D所示，通过使用图案化的光刻胶层122作为遮罩来将聚合物层124图案化。接着，通过使用图案化的聚合物层124作为遮罩来将介电层120图案化。因此，凹口125暴露出半导体导通孔116。
接着，依据本发明一些实施例，如图4E所示，移除图案化的光刻胶层122，接着导电层126形成于凹口125中和聚合物层124上方。接着，将导电层126图案化，且导电层126直接接触半导体导通孔116。此外，导电层126直接接触隔离层104的一部分。
接着，依据本发明一些实施例，如图4F所示，保护层128形成于导电层126和聚合物层124上方。凸块下金属化层130形成于保护层128中，且电连接器132形成于凸块下金属化层130上。电连接器132通过导电层126和凸块下金属化层130电性连接至半导体导通孔116。在一些实施例中，电连接器132位于半导体导通孔116正上方。
提供用于形成微机电系统(MEMS)装置结构的实施例。帽盖基底形成于微机电系统基底上方，且帽盖基底包含半导体导通孔。介电层形成于帽盖基底上方，且聚合物层形成于介电层上方。导电层形成于介电层和聚合物层中，且凸块下金属化层形成于导电层上方。电连接器形成于凸块下金属化层上方。电连接器通过凸块下金属化层和导电层电性连接至半导体导通孔。聚合物层提供缓和及/或缓冲功能来降低由电连接器导致的应力。此外，在介电层与导电层之间的聚合物层防止介电层剥离，改善了微机电系统装置结构的可靠度。因此，改善了微机电系统装置结构的效能。
在一些实施例中，提供微机电系统(MEMS)装置结构，微机电系统装置结构包含微机电系统(MEMS)基底以及基底形成于微机电系统基底上方。基底包含半导体导通孔通过基底。微机电系统装置结构包含介电层形成于基底上方以及聚合物层形成于介电层上。微机电系统装置结构也包含导电层形成于介电层和聚合物层中，导电层电性连接至半导体导通孔，且聚合物层位于导电层与介电层之间。
在一些其他实施例中，上述微机电系统装置结构还包含保护层形成于聚合物层上方；凸块下金属化层形成于保护层中并形成于导电层上；以及电连接器形成于凸块下金属化层上方，其中电连接器通过凸块下金属化层电性连接至导电层。
在一些其他实施例中，其中聚合物层由聚酰亚胺或聚苯并恶唑制成。
在一些其他实施例中，其中隔离环围绕半导体导通孔的侧壁。
在一些其他实施例中，其中隔离环包含多晶硅层在隔离环的中间；以及隔离层，邻接多晶硅层。
在一些其他实施例中，其中多晶硅层从与半导体导通孔相邻的第一位置延伸至位于半导体导通孔的底表面的第二位置。
在一些其他实施例中，其中微机电系统基底包含接合层，且接合层接合至多晶硅层的一部分。
在一些其他实施例中，其中微机电系统基底包含可移动元件，且基底包含空腔，其中空腔位于微机电系统基底的可移动元件上方。
在一些其他实施例中，其中微机电系统基底包含贯穿硅导通孔，且贯穿硅导通孔电性连接至半导体导通孔。
在一些其他实施例中，上述微机电系统装置结构还包含互补式金属氧化物半导体基底形成于微机电系统基底下方；以及内连线结构位于互补式金属氧化物半导体基底与微机电系统基底之间，其中内连线结构包含导线电性连接至半导体导通孔。
在一些实施例中，提供微机电系统(MEMS)装置结构，微机电系统装置结构包含基底形成于微机电系统(MEMS)基底上方以及聚合物层形成于基底的顶表面上方。微机电系统装置结构包含保护层形成于聚合物层上方以及导电层形成于聚合物层和保护层中。微机电系统装置结构也包含凸块下金属化(UBM)层形成于导电层上以及电连接器形成于凸块下金属化层上方。电连接器通过凸块下金属化层电性连接至导电层。
在一些其他实施例中，上述微机电系统装置结构还包含第一接合层形成于基底的底表面上；以及第二接合层形成于微机电系统基底的顶表面上，其中第一接合层接合至第二接合层以形成接合结构，且接合结构从上视图来看为一环。
在一些其他实施例中，其中基底包含半导体导通孔通过基底，且导电层电性连接至半导体导通孔。
在一些其他实施例中，其中微机电系统基底包含贯穿硅导通孔，且贯穿硅导通孔电性连接至半导体导通孔。
在一些其他实施例中，其中隔离环围绕半导体导通孔的侧壁，且隔离环包含多晶硅层在隔离环的中间；以及阻障层邻接多晶硅层。
在一些其他实施例中，其中多晶硅层从与半导体导通孔相邻的第一位置延伸至位于半导体导通孔的底部的第二位置，且位于第二位置的多晶硅层接合至形成于微机电系统基底上的接合层。
在一些实施例中，提供微机电系统(MEMS)装置结构的形成方法，此方法包含在微机电系统(MEMS)基底上方形成基底，且基底包含半导体导通孔。此方法也包含在基底的顶表面上方形成介电层，并在介电层上方形成聚合物层。此方法还包含将聚合物层图案化以形成开口，且开口暴露出半导体导通孔。此方法包含在开口中和聚合物层上方形成导电层，并在导电层上形成凸块下金属化(UBM)层。此方法还包含在凸块下金属化层上方形成电连接器，且电连接器通过凸块下金属化层电性连接至半导体导通孔。
在一些其他实施例中，上述方法还包含在聚合物层上方形成保护层，其中凸块下金属化层的一部分在保护层中，其中保护层和聚合物层由不同的材料制成。
在一些其他实施例中，其中在微机电系统基底上方形成基底的方法包含在基底的底表面上形成第一接合层；在微机电系统基底的顶表面上形成第二接合层；以及通过接合第一接合层和第二接合层来将基底接合至微机电系统基底。
在一些其他实施例中，上述方法还包含在基底中形成两沟槽；在两沟槽的侧壁中形成隔离层；以及在隔离层上方形成多晶硅层，其中基底的一部分通过隔离层围绕，以形成半导体导通孔。
前述内文概述了许多实施例的特征，使本技术领域中的技术人员可以从各个方面更加了解本发明实施例。本技术领域中的技术人员应可理解，且可轻易地以本发明实施例为基础来设计或修饰其他工艺及结构，并以此达到相同的目的及/或达到与在此介绍的实施例等相同的优点。本技术领域中的技术人员也应了解这些相等的结构并未背离本发明的发明构思与范围。在不背离本发明的发明构思与范围的前提下，可对本发明实施例进行各种改变、置换或修改。

Claims (19)

1.一种微机电系统装置结构，包括：
一微机电系统基底；
一基底，形成于该微机电系统基底上方，其中该基底包括一半导体导通孔通过该基底；
一介电层，形成于该基底上方；
一聚合物层，形成于该介电层上；以及
一导电层，形成于该介电层和该聚合物层中，其中该导电层电性连接至该半导体导通孔，且该聚合物层位于该导电层与该介电层之间；以及
一隔离环，围绕该半导体导通孔的侧壁，其中该隔离环包括一多晶硅层，且该多晶硅层于靠近该微机电系统基底的表面具有一凹口。
2.如权利要求1所述的微机电系统装置结构，还包括：
一保护层，形成于该聚合物层上方；
一凸块下金属化层，形成于该保护层中并形成于该导电层上；以及
一电连接器，形成于该凸块下金属化层上方，其中该电连接器通过该凸块下金属化层电性连接至该导电层。
3.如权利要求1所述的微机电系统装置结构，其中该聚合物层由聚酰亚胺或聚苯并恶唑制成。
4.如权利要求1所述的微机电系统装置结构，其中该隔离环包括:
一隔离层，邻接该多晶硅层。
5.如权利要求4所述的微机电系统装置结构，其中该多晶硅层从与该半导体导通孔相邻的一第一位置延伸至位于该半导体导通孔的底表面的一第二位置。
6.如权利要求5所述的微机电系统装置结构，其中该微机电系统基底包括一接合层，且该接合层接合至该多晶硅层的一部份。
7.如权利要求1所述的微机电系统装置结构，其中该微机电系统基底包括一可移动元件，且该基底包括一空腔，其中该空腔位于该微机电系统基底的该可移动元件上方。
8.如权利要求1所述的微机电系统装置结构，其中该微机电系统基底包括一贯穿硅导通孔，且该贯穿硅导通孔电性连接至该半导体导通孔。
9.如权利要求1所述的微机电系统装置结构，还包括:
一互补式金属氧化物半导体基底，形成于该微机电系统基底下方；以及
一内连线结构，位于该互补式金属氧化物半导体基底与该微机电系统基底之间，其中该内连线结构包括一导线电性连接至该半导体导通孔。
10.一种微机电系统装置结构，包括：
一基底，形成于一微机电系统基底上方；
一半导体导通孔，通过该基底；
一隔离环，围绕该半导体导通孔的侧壁，其中该隔离环包括一多晶硅层，且该多晶硅层于靠近该微机电系统基底的表面具有一凹口；
一聚合物层，形成于该基底的顶表面上方；
一保护层，形成于该聚合物层上方；
一导电层，形成于该聚合物层和该保护层中；
一凸块下金属化层，形成于该导电层上；以及
一电连接器，形成于该凸块下金属化层上方，其中该电连接器通过该凸块下金属化层电性连接至该导电层。
11.如权利要求10所述的微机电系统装置结构，还包括：
一第一接合层，形成于该基底的底表面上；以及
一第二接合层，形成于该微机电系统基底的顶表面上，其中该第一接合层接合至该第二接合层以形成一接合结构，且该接合结构从上视图来看为一环。
12.如权利要求10所述的微机电系统装置结构，其中该导电层电性连接至该半导体导通孔。
13.如权利要求12所述的微机电系统装置结构，其中该微机电系统基底包括一贯穿硅导通孔，且该贯穿硅导通孔电性连接至该半导体导通孔。
14.如权利要求10所述的微机电系统装置结构，其中该隔离环包括：
一阻障层，邻接该多晶硅层。
15.如权利要求14所述的微机电系统装置结构，其中该多晶硅层从与该半导体导通孔相邻的一第一位置延伸至位于该半导体导通孔的底部的一第二位置，且位于该第二位置的该多晶硅层接合至形成于该微机电系统基底上的一接合层。
16.一种微机电系统装置结构的形成方法，包括：
在一微机电系统基底上方形成一基底；
在该基底中形成两沟槽；
在该两沟槽中形成一多晶硅层，其中该基底的一部份透过该多晶硅层围绕，以形成一半导体导通孔，且该多晶硅层于靠近该微机电系统基底的表面具有一凹口；
在该基底的顶表面上方形成一介电层；
在该介电层上方形成一聚合物层；
将该聚合物层图案化以形成一开口，其中该开口暴露出该半导体导通孔；
在该开口中和该聚合物层上方形成一导电层；
在该导电层上形成一凸块下金属化层；以及
在该凸块下金属化层上方形成一电连接器，其中该电连接器通过该凸块下金属化层电性连接至该半导体导通孔。
17.如权利要求16所述的微机电系统装置结构的形成方法，还包括:
在该聚合物层上方形成一保护层，其中该凸块下金属化层的一部份在该保护层中，其中该保护层和该聚合物层由不同的材料制成。
18.如权利要求17所述的微机电系统装置结构的形成方法，其中在该微机电系统基底上方形成该基底的方法包括:
在该基底的底表面上形成一第一接合层；
在该微机电系统基底的顶表面上形成一第二接合层；
以及透过接合该第一接合层和该第二接合层来将该基底接合至该微机电系统基底。
19.如权利要求16所述的微机电系统装置结构的形成方法，还包括：
在该两沟槽的侧壁中形成一隔离层，其中该隔离层围绕该多晶硅层。
CN201810697127.1A 2017-06-30 2018-06-29 微机电系统装置结构及其形成方法 Active CN109205550B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762527453P 2017-06-30 2017-06-30
US62/527,453 2017-06-30
US15/896,405 US10343895B2 (en) 2017-06-30 2018-02-14 Micro-electro-mechanical system (MEMS) structure including isolation ring at sidewalls of semiconductor via and method for forming the same
US15/896,405 2018-02-14

Publications (2)

Publication Number Publication Date
CN109205550A CN109205550A (zh) 2019-01-15
CN109205550B true CN109205550B (zh) 2020-11-24

Family

ID=64735315

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810697127.1A Active CN109205550B (zh) 2017-06-30 2018-06-29 微机电系统装置结构及其形成方法

Country Status (3)

Country Link
US (2) US10343895B2 (zh)
CN (1) CN109205550B (zh)
TW (1) TWI685078B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015203393A1 (de) * 2015-02-25 2016-08-25 Infineon Technologies Ag Halbleiterelement und Verfahren zu Herstellen von diesem
EP3705451A1 (en) * 2019-03-06 2020-09-09 Murata Manufacturing Co., Ltd. Mems structure including a cap with a via
US10910327B2 (en) * 2019-03-29 2021-02-02 Intel Corporation Electronic device package with reduced thickness variation
US11084715B2 (en) * 2019-05-22 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Segmented pedestal for mounting device on chip
US11145572B2 (en) * 2019-10-09 2021-10-12 Newport Fab, Llc Semiconductor structure having through-substrate via (TSV) in porous semiconductor region
US11195920B2 (en) 2019-10-09 2021-12-07 Newport Fab, Llc Semiconductor structure having porous semiconductor segment for RF devices and bulk semiconductor region for non-RF devices
US11164740B2 (en) 2019-10-09 2021-11-02 Newport Fab, Llc Semiconductor structure having porous semiconductor layer for RF devices
EP4219391A1 (de) * 2022-01-28 2023-08-02 Hahn-Schickard-Gesellschaft für angewandte Forschung e.V. Durchkontaktierung zum betreiben eines mems-bauteiles in einer hermetischen kavität

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101459210A (zh) * 2007-12-14 2009-06-17 先进开发光电股份有限公司 光电元件的封装结构及其制造方法
CN102779807A (zh) * 2012-01-16 2012-11-14 中国科学院上海微系统与信息技术研究所 一种与rdl工艺兼容的电感元件及制造方法
CN103224216A (zh) * 2012-01-31 2013-07-31 台湾积体电路制造股份有限公司 具有衬底通孔的微电子机械系统（mems）结构及其形成方法
CN203269551U (zh) * 2013-05-09 2013-11-06 苏州敏芯微电子技术有限公司 微机电系统与集成电路的集成芯片
CN103832964A (zh) * 2012-11-20 2014-06-04 苏州敏芯微电子技术有限公司 微机电系统器件的制造方法
CN103922267A (zh) * 2013-01-10 2014-07-16 深迪半导体(上海)有限公司 一种基于mems的惯性传感器生产及晶圆级封装工艺
TW201526205A (zh) * 2013-12-20 2015-07-01 Taiwan Semiconductor Mfg Co Ltd 半導體設備、半導體結構、以及半導體結構之形成方法
CN106373930A (zh) * 2015-07-20 2017-02-01 台湾积体电路制造股份有限公司 晶圆级封装件及其形成方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6930367B2 (en) * 2003-10-31 2005-08-16 Robert Bosch Gmbh Anti-stiction technique for thin film and wafer-bonded encapsulated microelectromechanical systems
SE534510C2 (sv) * 2008-11-19 2011-09-13 Silex Microsystems Ab Funktionell inkapsling
US20120153970A1 (en) * 2010-12-21 2012-06-21 Qualcomm Mems Technologies, Inc. Capacitive touch sensing devices and methods of manufacturing thereof
US9466532B2 (en) * 2012-01-31 2016-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Micro-electro mechanical system (MEMS) structures with through substrate vias and methods of forming the same
US9139420B2 (en) 2012-04-18 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS device structure and methods of forming same
US20140054742A1 (en) * 2012-08-27 2014-02-27 Agency For Science, Technology And Research Semiconductor Structure
US9725310B2 (en) * 2013-12-20 2017-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Micro electromechanical system sensor and method of forming the same
US9202792B2 (en) * 2014-04-25 2015-12-01 Taiwan Semiconductor Manufacturing Company Limited Structure and method of providing a re-distribution layer (RDL) and a through-silicon via (TSV)
KR102444153B1 (ko) * 2015-06-22 2022-09-19 인텔 코포레이션 인터커넥트들 및 비아들에 의한 mems 구조물들의 통합

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101459210A (zh) * 2007-12-14 2009-06-17 先进开发光电股份有限公司 光电元件的封装结构及其制造方法
CN102779807A (zh) * 2012-01-16 2012-11-14 中国科学院上海微系统与信息技术研究所 一种与rdl工艺兼容的电感元件及制造方法
CN103224216A (zh) * 2012-01-31 2013-07-31 台湾积体电路制造股份有限公司 具有衬底通孔的微电子机械系统（mems）结构及其形成方法
CN103832964A (zh) * 2012-11-20 2014-06-04 苏州敏芯微电子技术有限公司 微机电系统器件的制造方法
CN103922267A (zh) * 2013-01-10 2014-07-16 深迪半导体(上海)有限公司 一种基于mems的惯性传感器生产及晶圆级封装工艺
CN203269551U (zh) * 2013-05-09 2013-11-06 苏州敏芯微电子技术有限公司 微机电系统与集成电路的集成芯片
TW201526205A (zh) * 2013-12-20 2015-07-01 Taiwan Semiconductor Mfg Co Ltd 半導體設備、半導體結構、以及半導體結構之形成方法
CN106373930A (zh) * 2015-07-20 2017-02-01 台湾积体电路制造股份有限公司 晶圆级封装件及其形成方法

Also Published As

Publication number Publication date
US20190315620A1 (en) 2019-10-17
TWI685078B (zh) 2020-02-11
CN109205550A (zh) 2019-01-15
US20190002275A1 (en) 2019-01-03
US10343895B2 (en) 2019-07-09
US10865100B2 (en) 2020-12-15
TW201906119A (zh) 2019-02-01

Similar Documents

Publication Publication Date Title
CN109205550B (zh) 微机电系统装置结构及其形成方法
US10071905B2 (en) Micro-electro mechanical system (MEMS) structures with through substrate vias and methods of forming the same
US9941249B2 (en) Multi-wafer stacking by Ox-Ox bonding
US11545443B2 (en) Method for forming hybrid-bonding structure
US8405191B2 (en) Semiconductor device structures
US8836116B2 (en) Wafer level packaging of micro-electro-mechanical systems (MEMS) and complementary metal-oxide-semiconductor (CMOS) substrates
US8816491B2 (en) Stacked integrated chips and methods of fabrication thereof
US7919835B2 (en) Semiconductor device and method for manufacturing the same
US7969013B2 (en) Through silicon via with dummy structure and method for forming the same
JP5259197B2 (ja) 半導体装置及びその製造方法
CN110379717B (zh) 连接件结构及其形成方法
US20060079025A1 (en) Polymer encapsulated dicing lane (PEDL) technology for Cu/low/ultra-low k devices
KR102450580B1 (ko) 금속 배선 하부의 절연층 구조를 갖는 반도체 장치
CN113517221A (zh) 半导体结构及其形成方法
KR101730736B1 (ko) 웨이퍼-웨이퍼 접합 공정 및 구조
US20170210613A1 (en) Nano-electromechanical system (nems) device structure and method for forming the same
TWI792433B (zh) 半導體裝置以及其製造方法
CN110828317B (zh) 封装基板结构与其接合方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant