CN109166912A - 一种薄膜晶体管及goa电路 - Google Patents

一种薄膜晶体管及goa电路 Download PDF

Info

Publication number
CN109166912A
CN109166912A CN201810989833.3A CN201810989833A CN109166912A CN 109166912 A CN109166912 A CN 109166912A CN 201810989833 A CN201810989833 A CN 201810989833A CN 109166912 A CN109166912 A CN 109166912A
Authority
CN
China
Prior art keywords
strip
source
metal lines
tft
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810989833.3A
Other languages
English (en)
Inventor
田新斌
徐向阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201810989833.3A priority Critical patent/CN109166912A/zh
Publication of CN109166912A publication Critical patent/CN109166912A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种薄膜晶体管及GOA电路。该薄膜晶体管包括条状源极分支和条状漏极分支；其中，条状源极分支和条状漏极分支平行设置。通过上述方式，本发明能够提高薄膜晶体管的空间利用率、减少薄膜晶体管的寄生电容和自加热效应。

Description

一种薄膜晶体管及GOA电路
技术领域
本发明涉及显示技术领域，特别涉及一种薄膜晶体管及GOA电路。
背景技术
液晶显示器(Liquid Crystal Display，LCD)具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。如：液晶电视、移动电话、个人数字助理(PDA)、数字相机、计算机屏幕或笔记本电脑屏幕等，在平板显示领域中占主导地位。
随着技术飞速进步，目前的液晶面板朝着高集成度、低成本持续发展，其中一项重要技术应用就是阵列基板栅极驱动(Gate Driver on Array，GOA)技术。GOA电路能够替代外接的驱动晶片，采用常规曝光等工艺就可以制备在薄膜晶体管阵列基板(TFT ArraySubstrate)左右两侧，可降低产品生产成本及减少绑定制程(bonding)的模组不良率、提升产能，同时能使液晶面板实现高集成化，满足客户对窄边框、轻薄化产品需求。
如图1所示，现有的GOA电路中的薄膜晶体管(TFT)一般采用“U”形设计，具体来说，“U型”薄膜晶体管包括呈条状设置的漏极分支C1和呈U形设置的源极分支C2，其中，栅极C3设置在漏极分支C1和源极分支C2的下方且与漏极分支C1和源极分支C2相互绝缘设置。在实际应用中，“U形”薄膜晶体管存在空间利用率较低、寄生电容较大、shot修补较为困难及自加热效应(self-heating stress，SHE)较严重等问题。
发明内容
本发明主要解决的技术问题是提供一种薄膜晶体管及GOA电路，能够提高薄膜晶体管的空间利用率、减少薄膜晶体管的寄生电容和自加热效应。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种薄膜晶体管，该薄膜晶体管包括条状源极分支和条状漏极分支；其中，条状源极分支和条状漏极分支平行设置。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种GOA电路，包括：多个沿第一方向间隔排布的薄膜晶体管模块，每一薄膜晶体管模块包括多个薄膜晶体管，每一薄膜晶体管模块包括源极、与源极相对设置的漏极、源极金属线和漏极金属线；源极包括多个沿第二方向间隔排布的多个条状源极分支，漏极包括多个沿第二方向间隔排布的多个条状漏极分支，每一条状源极分支与每一条状漏极分支对应设置，每一条状源极分支和对应的条状漏极分支形成一薄膜晶体管；多个条状源极分支电性连接源极金属线，多个条状漏极分支电性连接漏极金属线；其中，每一薄膜晶体管模块的源极金属线电性连通，每一薄膜晶体管模块的漏极金属线电性连通。
本发明的有益效果是：本发明的薄膜晶体管及GOA电路包括条状源极分支和条状漏极分支，其中，条状源极分支和条状漏极分支平行设置。通过上述方式，本发明能够提高薄膜晶体管的空间利用率、减少薄膜晶体管的寄生电容和自加热效应。
附图说明
图1是一种现有的GOA电路中的薄膜晶体管的结构示意图；
图2是本发明第一实施例的GOA电路的结构示意图；
图3是图2所示GOA电路中一薄膜晶体管的示意图；
图4是本发明第二实施实例的GOA电路的结构示意图。
具体实施方式
在说明书及权利要求书当中使用了某些词汇来指称特定的组件，所属领域中的技术人员应可理解，制造商可能会用不同的名词来称呼同样的组件。本说明书及权利要求书并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的基准。下面结合附图和实施例对本发明进行详细说明。
图2是本发明第一实施例的GOA电路的结构示意图。如图2所示，GOA电路100包括多个沿第一方向x间隔排布的薄膜晶体管模块10和连接线10’。每一薄膜晶体管模块10包括多个薄膜晶体管T1，每一薄膜晶体管模块10包括源极11、漏极12、栅极13、源极金属线14和漏极金属线15。在本实施例中，多个薄膜晶体管模块10为两个。
每一薄膜晶体管模块10中的漏极12与源极11相对设置，栅极13设置在漏极12、源极11下方且与漏极12、源极11绝缘设置。在本实施例中，每一薄膜晶体管模块10中的漏极12、源极11包括多条条状金属块，栅极13是完整的一整块金属板。在其它实施例中，栅极13也可以设置在漏极12、源极11上方且与漏极12、源极11绝缘设置。
每一薄膜晶体管模块10中的源极11包括多个沿第二方向y间隔排布的多个条状源极分支111，漏极12包括多个沿第二方向间隔排布的多个条状漏极分支121，每一条状源极分支111与每一条状漏极分支121对应设置，每一条状源极分支111和对应的条状漏极分支121形成一薄膜晶体管T1。
每一薄膜晶体管模块10中的多个条状源极分支111电性连接源极金属线14，多个条状漏极分支121电性连接漏极金属线15。
每一薄膜晶体管模块10中的条状源极分支111和条状漏极分支121平行于第一方向x设置，每一薄膜晶体管模块10中的源极金属线14和漏极金属线15平行于第二方向y设置。其中，第一方向x和第二方向y相互垂直。
在本实施例中，每一薄膜晶体管模块10的源极金属线14和漏极金属线15设置在源极11、漏极12的相对两侧，其中，相邻的两个薄膜晶体管模块10的漏极金属线15重叠设置。具体来说，两条源极金属线14分别设置在第一个薄膜晶体管模块10和第二个薄膜晶体管模块10的外侧，第一个薄膜晶体管模块10和第二个薄膜晶体管模块10的漏极金属线15重叠设置。
在本实施例中，连接线10’平行于第一方向x设置，连接线10’设置在两个薄膜晶体管模块10的外侧，两条源极金属线14通过连接线10’电性连通。
请一并参考图3，图3是图2所示GOA电路中一薄膜晶体管的示意图。如图3所示，每一薄膜晶体管T1包括一条状源极分支111和对应的一条状漏极分支121。
其中，每一薄膜晶体管T1还包括设于条状源极分支111和条状漏极分支121下方或上方的与条状源极分支111和条状漏极分支121相互绝缘的栅极13。
其中，条状源极分支111包括第一主体部A1和第一连接部B1，条状漏极分支121包括第二主体部A2和第二连接部B2。
其中，第一连接部B1由第一主体部A1引出并延伸至源极金属线14，第二连接部B2由第二主体部A2引出并延伸至漏极金属线15。优选地，第一主体部A1的宽度小于第一连接部B1的宽度，第二主体部A2的宽度小于第二连接部B2的宽度。
优选地，第一主体部A1的宽度为4～6微米，第二主体部A2的宽度为4～20微米。
本领域的技术人员可以理解，本实施例的GOA电路100是以两条漏极金属线15重叠设置在两个薄膜晶体管模块10之间为例来说明，在其它实施例中，GOA电路100也可以是两条源极金属线14重叠设置在两个薄膜晶体管模块10之间，此时，源极11和漏极12的位置对应调换，连接线10’用于电性连通两条漏极金属线15，其也在本发明的保护范围内。
本领域的技术人员可以理解，在其它实施例中，GOA电路100中的每一薄膜晶体管模块10的源极金属线14和漏极金属线15也可以设置源极11和漏极12的相对两侧，也即第一个薄膜晶体管模块10的漏极金属线15和第二薄膜晶体管模块10的源极金属线14相邻设置，此时，连接线10’包括两条连接线，一条连接线用于电性连通两条漏极金属线15，一条连接线用于电性连通两条源极金属线14，两条连接线可以设置在薄膜晶体管模块10的与源极金属线14、漏极金属线15垂直的同一侧边，也可以设置在薄膜晶体管模块10的与源极金属线14、漏极金属线15垂直的相对两侧边，其也在本发明的保护范围内。
在本实施例中，一条状源极分支111和对应的一条状漏极分支121形成一“I形”薄膜晶体管，其与图1中的“U型”薄膜晶体管相比，以GOA电路的宽度W＝10000，每个薄膜晶体管的最小单元(unit size)的宽度W＝125为例来说，“U形”薄膜晶体管设计所需要的空间为385*331um，而“I形”薄膜晶体管设计所需空间为371*322um，“I形”薄膜晶体管空间面积较小。假如继续加大unit size的宽度，“I形”unit size设计空间利用率会更高。其中，空间指的是薄膜晶体管排版(layout)所需要的面积也即排版所需的最小长度与宽度。
本领域的技术人员可以理解，unit size越小，GOA电路100所需要的绕线更长，占用的“无效”空间会更多，降低空间有效利用率，因此需要尽可能加大unit size。而在同样的unit size下，利用“I形”薄膜晶体管设计，源极和漏极的连接走线较少，所需要的排版空间更小。因此，同样的空间面积下，利用“I形”薄膜晶体管设计，组合得到的TFT size会更大，更易满足需求。
在本实施例中，GOA电路100中的薄膜晶体管在制造过程中容易出现短路(shot)问题，其中，Shot指的是GOA电路中的薄膜晶体管在制造过程中由于工艺/particle问题而导致两层金属M1&M2shot也即栅极所在的金属层和源极、漏极所在的金属层短路或者source&drain shot也即位于同一金属层的源、漏极短路。其中，发生shot后，需要采用激光将发生shot的某一个薄膜晶体管“砍除”，“I形”薄膜晶体管在修补时，可以选择条状源极分支或条状漏极分支通过激光进行修补，而“U形”的薄膜晶体管只有选择在条状漏极分支进行修补，因此，“I形”薄膜晶体管在出现shot时修补更容易。
在本实施例中，“I形”薄膜晶体管与“U形”薄膜晶体管相比，“U形”薄膜晶体管在转弯处占有的面积比例较大，所以寄生电容较高、SHE问题会较为严重，而“I形”呈直线设置，寄生电容较低、SHE问题不存在或存在的问题较轻。
图4是本发明第二实施实例的GOA电路的示意图。如图4所示，GOA电路200包括多个沿第一方向间隔排布的薄膜晶体管模块20、第一连接线20’和第二连接线20”。每一薄膜晶体管模块20包括多个薄膜晶体管T2，每一薄膜晶体管模块20包括源极21、漏极22、栅极23、源极金属线24和漏极金属线25。在本实施例中，多个薄膜晶体管模块20为四个。
每一薄膜晶体管模块20中的漏极22与源极21相对设置，栅极23设置在漏极22、源极21下方且与漏极22、源极21绝缘设置。在本实施例中，每一薄膜晶体管模块20中的漏极22、源极21包括多条条状金属块，栅极23是完整的一整块金属板。
每一薄膜晶体管模块20中的源极21包括多个沿第二方向间隔排布的多个条状源极分支211，漏极22包括多个沿第二方向间隔排布的多个条状漏极分支221，每一条状源极分支211与每一条状漏极分支221对应设置，每一条状源极分支211和对应的条状漏极分支221形成一薄膜晶体管T2。
每一薄膜晶体管模块20中的多个条状源极分支211电性连接源极金属线24，多个条状漏极分支221电性连接漏极金属线25。
每一薄膜晶体管模块20中的条状源极分支211和条状漏极分支221平行于第一方向x设置，每一薄膜晶体管模块20中的源极金属线24和漏极金属线25平行于第二方向y设置。其中，第一方向x和第二方向y相互垂直。
在本实施例中，每一薄膜晶体管模块20的源极金属线24和漏极金属线25设置在薄膜晶体管模块20的相对两侧，相邻薄膜晶体管模块20的漏极金属线25或源极金属线24重叠设置也即相邻薄膜晶体管模块20沿重叠设置的漏极金属线25或源极金属线24呈镜像设置。具体来说，第一个薄膜晶体管模块20和第二个薄膜晶体管模块20的漏极金属线25重叠设置，第二个薄膜晶体管模块20和第三个薄膜晶体管模块20的源极金属线24重叠设置，第三个薄膜晶体管模块20和第四个薄膜晶体管模块的漏极金属线25重叠设置。
在本实施例中，第一连接线20’和第二连接线20”平行于第一方向x设置，第一连接线20’和第二连接线20”设置在薄膜晶体管模块20的相对两侧。每一薄膜晶体管模块20的源极金属线24通过第一连接线20’电性连通，每一薄膜晶体管模块20的漏极金属线25通过第二连接线20”电性连通。
另外，图4所示的条状源极分支211、多个条状漏极分支221和图2所示的条状源极分支111、多个条状漏极分支121结构相同，也就是说，图4所示的薄膜晶体管T2和图2所示的薄膜晶体管T1结构相同，为简约起见，在此不再赘述。
本领域的技术人员可以理解，在其它实施例中，源极21和漏极22以及源极金属线24和漏极金属线25的位置可以对应调换，其也在本发明的保护范围内。
本领域的技术人员可以理解，在其它实施例中，GOA电路200中的每一薄膜晶体管模块20的源极金属线24和漏极金属线25也可以设置源极21、漏极22的相对两侧，相邻薄膜晶体管模块20的漏极金属线25和源极金属线24相邻设置，也即每一薄膜晶体管模块20的排列顺序相同，其也在本发明的保护范围内。
本领域的技术人员可以理解，GOA电路200和GOA电路100类似，其也能达到提高GOA电路的边框的空间利用率、减少GOA电路中的薄膜晶体管的整体寄生电容和自加热效应的技术效果。
本发明的有益效果是：本发明的GOA电路包括多个沿第一方向间隔排布的薄膜晶体管模块，每一薄膜晶体管模块包括多个薄膜晶体管，每一薄膜晶体管模块包括源极、与源极相对设置的漏极、源极金属线和漏极金属线；源极包括多个沿第二方向间隔排布的多个条状源极分支，漏极包括多个沿第二方向间隔排布的多个条状漏极分支，每一条状源极分支与每一条状漏极分支对应设置，每一条状源极分支和对应的条状漏极分支形成一所述薄膜晶体管；多个条状源极分支电性连接源极金属线，多个条状漏极分支电性连接漏极金属线；其中，每一薄膜晶体管模块的源极金属线电性连通，每一薄膜晶体管模块的漏极金属线电性连通。通过上述方式，本发明能够提高GOA电路的边框的空间利用率、减少GOA电路中薄膜晶体管的整体寄生电容和自加热效应。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种薄膜晶体管，其特征在于，所述薄膜晶体管包括条状源极分支和条状漏极分支；
其中，所述条状源极分支和所述条状漏极分支平行设置。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括设于所述条状源极分支和所述条状漏极分支下方或上方的与所述条状源极分支和所述条状漏极分支相互绝缘的栅极。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述条状源极分支包括第一主体部和第一连接部，所述第一主体部的宽度小于所述第一连接部的宽度；所述条状漏极分支包括第二主体部和第二连接部，所述第二主体部的宽度小于所述第二连接部的宽度。
4.根据权利要求3所述的薄膜晶体管，其特征在于，所述第一主体部的宽度为4～6微米，所述第二主体部的宽度为4～20微米。
5.一种GOA电路，其特征在于，包括：多个沿第一方向间隔排布的薄膜晶体管模块，每一所述薄膜晶体管模块包括多个薄膜晶体管，每一所述薄膜晶体管模块包括源极、与源极相对设置的漏极、源极金属线和漏极金属线；
所述源极包括多个沿第二方向间隔排布的多个条状源极分支，所述漏极包括多个沿第二方向间隔排布的多个条状漏极分支，每一条状源极分支与每一条状漏极分支对应设置，每一所述条状源极分支和对应的所述条状漏极分支形成一所述薄膜晶体管；
多个所述条状源极分支电性连接源极金属线，多个所述条状漏极分支电性连接漏极金属线；
其中，每一所述薄膜晶体管模块的所述源极金属线电性连通，每一所述薄膜晶体管模块的所述漏极金属线电性连通。
6.根据权利要求5所述的GOA电路，其特征在于，每一所述薄膜晶体管模块中的所述条状源极分支和所述条状漏极分支平行于第一方向设置，每一所述薄膜晶体管模块中的所述源极金属线和所述漏极金属线平行于第二方向设置。
7.根据权利要求6所述的GOA电路，其特征在于，所述GOA电路进一步包括第一连接线和/或第二连接线；
所述第一连接线、所述第二连接线平行于第一方向设置，所述第一连接线、所述第二连接线设置在所述薄膜晶体管模块的相对两侧；
每一所述薄膜晶体管模块的所述源极金属线通过所述第一连接线电性连通，每一所述薄膜晶体管模块的所述漏极金属线通过所述第二连接线电性连通。
8.根据权利要求7所述的GOA电路，其特征在于，相邻所述薄膜晶体管模块的所述源极金属线或所述漏极金属线重叠设置。
9.根据权利要求7所述的GOA电路，其特征在于，每一所述条状源极分支包括第一主体部和第一连接部，所述第一连接部由所述第一主体部引出并延伸至所述源极金属线。
10.根据权利要求9所述的GOA电路，其特征在于，每一所述条状漏极分支包括第二主体部和第二连接部，所述第二连接部由所述第二主体部引出并延伸至所述漏极金属线。
CN201810989833.3A 2018-08-28 2018-08-28 一种薄膜晶体管及goa电路 Pending CN109166912A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810989833.3A CN109166912A (zh) 2018-08-28 2018-08-28 一种薄膜晶体管及goa电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810989833.3A CN109166912A (zh) 2018-08-28 2018-08-28 一种薄膜晶体管及goa电路

Publications (1)

Publication Number Publication Date
CN109166912A true CN109166912A (zh) 2019-01-08

Family

ID=64893214

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810989833.3A Pending CN109166912A (zh) 2018-08-28 2018-08-28 一种薄膜晶体管及goa电路

Country Status (1)

Country Link
CN (1) CN109166912A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112925137A (zh) * 2021-03-29 2021-06-08 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050275609A1 (en) * 2004-06-09 2005-12-15 Samsung Electronics Co., Ltd. Driving apparatus for display device and display panel thereof
US20090166632A1 (en) * 2007-12-26 2009-07-02 Au Optronics Corporation Gate driver-on-array structure and display panel
CN104091830A (zh) * 2014-06-20 2014-10-08 京东方科技集团股份有限公司 一种薄膜晶体管及其修复方法、goa电路及显示装置
CN105161045A (zh) * 2015-10-21 2015-12-16 京东方科技集团股份有限公司 栅极集成驱动电路、其修复方法、显示面板及显示装置
CN106547138A (zh) * 2016-12-08 2017-03-29 深圳市华星光电技术有限公司 显示器及其显示面板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050275609A1 (en) * 2004-06-09 2005-12-15 Samsung Electronics Co., Ltd. Driving apparatus for display device and display panel thereof
US20090166632A1 (en) * 2007-12-26 2009-07-02 Au Optronics Corporation Gate driver-on-array structure and display panel
CN104091830A (zh) * 2014-06-20 2014-10-08 京东方科技集团股份有限公司 一种薄膜晶体管及其修复方法、goa电路及显示装置
CN105161045A (zh) * 2015-10-21 2015-12-16 京东方科技集团股份有限公司 栅极集成驱动电路、其修复方法、显示面板及显示装置
CN106547138A (zh) * 2016-12-08 2017-03-29 深圳市华星光电技术有限公司 显示器及其显示面板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112925137A (zh) * 2021-03-29 2021-06-08 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板
CN112925137B (zh) * 2021-03-29 2023-03-10 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板

Similar Documents

Publication Publication Date Title
CN103149753B (zh) 阵列基板及其扇出线结构
CN101806982B (zh) 液晶显示器件和使用该器件的电子装置及其制造方法
CN201886234U (zh) 液晶显示基板和液晶显示器
CN103715202B (zh) 阵列基板及其制备方法、显示装置
CN100369258C (zh) 有源元件阵列基板
CN109407436A (zh) 阵列基板
CN103474435A (zh) 阵列基板及其制作方法
CN103257776B (zh) 单层多点电容触摸屏
CN105467706B (zh) 阵列基板结构及阵列基板断线修复方法
US20180188567A1 (en) Array substrate, manufacturing method thereof, display panel and display apparatus
CN105425490A (zh) 阵列基板和显示装置
CN106449662A (zh) 阵列基板及显示装置
WO2015090031A1 (zh) 液晶显示面板及显示装置
CN107966860A (zh) 一种goa电路、显示面板及显示装置
CN108807488A (zh) 显示面板和显示装置
WO2021185052A1 (zh) 触控显示屏、其驱动方法及显示装置
CN113851485A (zh) 一种薄膜晶体管、栅极行驱动电路及阵列基板
CN103676249B (zh) 用于将多层柔性电路附接至基底的方法和装置
US20230384631A1 (en) Display panel and display device
CN101414087B (zh) 液晶显示装置
CN107300794A (zh) 液晶显示面板驱动电路及液晶显示面板
CN109166912A (zh) 一种薄膜晶体管及goa电路
WO2020019468A1 (zh) Tft阵列基板及其制造方法与柔性液晶显示面板
CN106449664B (zh) 一种显示面板以及电子设备
CN105140298B (zh) 薄膜晶体管和阵列基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province

Applicant after: TCL China Star Optoelectronics Technology Co.,Ltd.

Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province

Applicant before: Shenzhen China Star Optoelectronics Technology Co.,Ltd.

CB02 Change of applicant information
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190108

WD01 Invention patent application deemed withdrawn after publication