CN109164424A - 一种有序统计类恒虚警门限快速计算方法 - Google Patents

Abstract

本发明公开了一种基于FPGA实现的有序统计类恒虚警门限快速计算方法，方法采用流水线计算方式，整体流程可分为整体排序、参考单元抽取、门限计算三步骤；整体排序对目标单元、保护单元以及参考单元进行整体排序；参考单元抽取在体排序结果中抽取出参考单元生成参考单元排序序列；门限计算利用参考单元有序序列按照对应恒虚警门限计算规则进行计算。本发明采用单路注入，流水线计算方式，可在8个时钟后得出计算结果，且与排序网络相比资源占用低。

Description

一种有序统计类恒虚警门限快速计算方法

技术领域

本发明涉及数字信号处理技术，特别是一种有序统计类恒虚警门限快速计算方法。

背景技术

恒虚警(Constant False Alarm Rate，CFAR)检测能够根据实际复杂多变的背景噪声、杂波以及干扰下自动调整门限，以保持恒定的虚警概率的自适应门限检测算法，广泛用于雷达信号自动检测系统。恒虚警检测根据对参考单元的处理方式上可以分为均值类恒虚警(Mean Level CFAR，MLCFAR)以及有序统计类恒虚警(Ordered Statistics CFAR，OSCFAR)。有序统计方法源于数字图形处理中的中值滤波概念，相比于MLCFAR，OSCFAR能够有效抑制紧邻目标引起的遮蔽效应，提高在多目标环境中的检测性能，并且OSCFAR在均匀杂波环境中的性能下降也是适度的，可接受的。

OSCFAR对参考单元数据{x₁,x₂…x_2L}进行排序，形成有序序列{x₍₁₎,x₍₂₎…x_(2L)}，并从中选取中值x_(L)作为CFAR中干扰功率电平的估计量Z，实际门限T为该估计量和一个因子k的乘机，即T＝k·Z。由此可见，OSCFAR的计算关键是对参考单元进行排序处理。排序网络结构是常见的FPGA硬件排序结构，排序网络结构需要将所有待排序数据在同一时间内输入，通过内部比较交换等操作形成有序序列，存在重复排序操作造成资源浪费，且消耗资源过多，对于资源有限的处理平台将不可接受。

发明内容

本发明的目的在于提供一种有序统计类恒虚警门限快速计算方法。

实现本发明目的的技术方案为：一种有序统计类恒虚警门限快速计算方法，包括如下步骤：

步骤1，对目标单元、保护单元以及参考单元进行整体排序；

步骤2，在整体排序结果中抽取出参考单元生成参考单元排序结果；

步骤3，利用参考单元有序结果，按照对应恒虚警门限计算规则进行计算。

与现有技术相比，本发明的显著优点为：本发明提出了一种基于FPGA实现的有序统计类恒虚警门限快速计算方法，该方法将逐一输入的数据进行恒虚警门限计算，当数据填满恒虚警所有单元后仅需8个时钟延迟即可得出计算结果，且本方法排序资源占用少；以16个排序单元，每个单元数据宽度为32bit为例，采用全比较排序网路完成排序需要120个32bit比较器，而采用本方法进行排序仅需要15个32bit比较器以及30个4bit比较器，资源占用大大减少。

附图说明

图1为OSCFAR检测器原理框图。

图2为本发明具体实施例中OSCFAR检测器原理框图。

图3为本发明步骤1.3大小位置寄存器进行更新示意图。

图4为本发明步骤2.3大小位置寄存器中参考单元修正示意图。

具体实施方式

本发明的一种有序统计类恒虚警门限快速计算方法，包括如下步骤：

步骤1，对目标单元、保护单元以及参考单元进行整体排序：

步骤1.1，将输入数据注入到移位寄存器左端；

步骤1.2，将移位寄存器左端数据分别与之后N-1个数据进行比较，将比较结果记录在排序比较结果寄存器；N为目标单元、保护单元、参考单元总个数；

步骤1.3，将排序比较结果寄存器上数据累加，得到移位寄存器左端数据在移位寄存器N个数据中的大小位置信息，并记录到大小位置寄存器左端，同时将大小位置寄存器进行更新及移位，形成移位寄存器上N个数据的大小位置信息；

步骤2，参考单元抽取：

步骤2.1，将大小位置寄存器上的参考单元分别与目标单元、保护单元进行比较，比较结果记录在抽取比较结果寄存器；

步骤2.2，将抽取比较结果寄存器上数据分别累加，得到每个参考单元大小位置寄存器在去除目标单元及保护单元后需要的修正值，记录到抽取修正寄存器；

步骤2.3，将大小位置寄存器中参考单元部分根据对应的抽取修正寄存器值进行修正，形成移位寄存器上参考单元数据的大小位置信息，记录到抽取大小位置寄存器；

步骤2.4，分别以抽取大小位置寄存器值为地址，将移位寄存器上参考单元数据记录到排序结果寄存器，形成参考单元排序结果。

步骤3，门限计算：根据参考单元排序结果，按照对应的恒虚警门限计算规则进行计算。

进一步的，步骤1.2所述的比较结果为0-1结果，移位寄存器左端数据分别与之后N-1个数据比较结果为大于，则对应排序比较结果寄存器值为1否则为0。

进一步的，步骤1.3所述的大小位置寄存器进行更新及移位的更新规则为：若本单元内数据大于或等于最左端数据(新入数据)且小于最右端数据(排除数据)则将本单元数据加一后放入下一单元；若本单元内数据小于或等于最左端数据且大于最右端数据则将本单元数据减一后放入下一单元；其它情况保持不变放入下一单元。

进一步的，步骤2.3所述的大小位置寄存器中参考单元部分根据抽取修正寄存器值进行修正的修正规则为：将大小位置寄存器数据分别减去对应抽取修正寄存器数据，结果保存到原位置。

下面参照附图对本发明的实施例进行详细描述。

实施例

如图1所示为OSCFAR所使用的一维滑窗结构，雷达数据呈一维数组结构。OSCFAR处理窗分为目标单元、保护单元、前导参考单元以及滞后参考单元。目标单元对应的门限由前导参考单元以及滞后参考单元统一排序后的中值和一个因子的乘积。

如图2为本发明OSCFAR门限快速计算方法的一个具体实施例中OSCFAR检测器原理框图。本发明对逐一输入的雷达数据进行移位寄存，并以流水线结构进行分布排序，形成最新N个有序序列，并进行门限计算。

如图3为本发明步骤1.3大小位置寄存器进行更新算法示意图。如图所示，将大小位置寄存器值按从小到大叠放，所有情况均按照以下三种情况处理：若大小位置寄存器值大于或等于注入的大小位置值，且小于排除的大小位置值则将本单元数据加一；若大小位置寄存器值小于或等于注入的大小位置值，且大于排除的大小位置值则将本单元数据加一；其它情况保持不变放入下一单元。需要说明的是图3结构在实际中并不存在，仅仅是为了说明步骤1.3的更新规则。

如图4为本发明步骤2.3大小位置寄存器中参考单元根据抽取修正寄存器值进行修正示意图。将大小位置寄存器值按从小到大叠放，非参考单元可能在任意位置，则参考单元大小位置减去大于非参考单元大小位置的个数即为去除非参考单元后，参考单元的大小位置。需要说明的是图4结构在实际中并不存在，仅仅是为了说明步骤2.3的修正规则。

Claims (6)

1.一种有序统计类恒虚警门限快速计算方法，其特征在于，包括如下步骤：

步骤1，对目标单元、保护单元以及参考单元进行整体排序；

步骤2，在整体排序结果中抽取出参考单元生成参考单元排序结果；

步骤3，利用参考单元有序结果，按照对应恒虚警门限计算规则进行计算。

2.根据权利要求1所述的有序统计类恒虚警门限快速计算方法，其特征在于，步骤1整体排序具体为：

步骤1.1，将输入数据注入到移位寄存器左端；

步骤1.2，将移位寄存器左端数据分别与之后N-1个数据进行比较，将比较结果记录在排序比较结果寄存器；其中N为目标单元、保护单元、参考单元总个数；

步骤1.3，将排序比较结果寄存器上数据累加，得到移位寄存器左端数据在移位寄存器N个数据中的大小位置信息，并记录到大小位置寄存器左端，同时将大小位置寄存器进行更新及移位，形成移位寄存器上N个数据的大小位置信息。

3.根据权利要求2所述的有序统计类恒虚警门限快速计算方法，其特征在于，步骤1.2所述的比较结果为0-1结果，移位寄存器左端数据分别与之后N-1个数据比较结果为大于，则对应排序比较结果寄存器值为1，否则为0。

4.根据权利要求2所述的有序统计类恒虚警门限快速计算方法，其特征在于，步骤1.3所述的大小位置寄存器进行更新及移位的更新规则为：若本单元内数据大于或等于最左端数据且小于最右端数据则将本单元数据加一后放入下一单元；若本单元内数据小于或等于最左端数据且大于最右端数据则将本单元数据减一后放入下一单元；其它情况保持不变放入下一单元。

5.根据权利要求1所述的有序统计类恒虚警门限快速计算方法，其特征在于，步骤2参考单元抽取具体为：

步骤2.1，将大小位置寄存器上的参考单元分别与目标单元、保护单元进行比较，比较结果记录在抽取比较结果寄存器；

步骤2.2，将抽取比较结果寄存器上数据分别累加，得到每个参考单元大小位置寄存器在去除目标单元及保护单元后需要修正值，记录到抽取修正寄存器；

步骤2.3，将大小位置寄存器中参考单元根据抽取修正寄存器值进行修正，形成移位寄存器上参考单元数据的大小位置信息，记录到抽取大小位置寄存器；

步骤2.4，分别以抽取大小位置寄存器值为地址，将移位寄存器上参考单元数据记录到排序结果寄存器，形成参考单元排序结果。

6.根据权利要求5所述的有序统计类恒虚警门限快速计算方法，其特征在于，步骤2.3所述的大小位置寄存器中参考单元部分根据抽取修正寄存器值进行修正的修正规则为：将大小位置寄存器数据分别减去对应抽取修正寄存器数据，结果保存到原位置。