CN105116380A - 一种排序式恒虚警门限的计算方法 - Google Patents

Abstract

该发明公开了一种基于FPGA的低延迟蝶形流水排序法，属于雷达信号处理技术，特别涉及数字信号排序技术。一个蝶形处理单元首先按元素个数为奇、偶分两种情况对参考单元序列分组，分别进行“组内”及“组间”排序，然后对蝶形处理器进行流水复用处理，即对数据进行并行遍历排序，直到运行n-1个时钟后整个排序结束。该方法通过采用并行排序，大大提高了信号处理速度，降低了处理延迟；克服了传统OS？CFAR处理牺牲太多时间的缺点。

Description

一种排序式恒虚警门限的计算方法

技术领域

本发明涉及信号处理技术，特别涉及数字信号排序方法。

背景技术

CFAR处理技术是雷达信号检测和处理的主要技术之一，也是雷达实际实现中的关键步骤。其中排序式恒虚警处理(OSCFAR)是诸多恒虚警处理技术中的一种。有序统计量OS(orderstatistics)方法源于数字图像处理的排序处理技术，它在抗干扰方面作用显著。在多目标环境中，它相对于均值类CFAR处理算法具有较好的抗干扰目标的能力，同时在均匀杂波背景和杂波边缘环境中的性能下降也是适度的、可以接受的。

OSCFAR对参考单元的数据{x₁,x₂,…,x_N}进行排序，以形成一个以升序排列的新数列，记为{x₍₁₎,x₍₂₎,…,x_(N)}。排完序的第k个元素称为第k个有序统计量，第一个有序统计量是最小的，第N个是最大的，而第N/2个是序列的中值。OSCFAR选取第k个有序统计量的值作为干扰功率电平的估计值，并设门限为该值和一个因子的乘积，即

$\hat{T}={\mathrm{\α}}_{os}{x}_{\left(k\right)}$

可以看出，OSCFAR处理技术的实质是对参考单元数据进行排序，这种算法在抗目标干扰上有着很大的优势，但是其牺牲的是时间，有较大的时间延迟。因此，寻找一种低延迟的快速排序法对OSCFAR技术显得十分重要。

由于OSCFAR技术的核心是对数据的排序，因此，下面我们将讨论的重点放在排序上，并将新型蝶形流水排序算法与经典的冒泡排序算法进行对比。

传统的冒泡排序算法的基本思想是：从x₁开始，两两比较x_i和x_i+1(i＝1,2,..,n-1)的大小，若x_i<x_i+1(x_i>x_i+1)则交换x_i和x_i+1的位置。第一趟比较完毕后x_n是序列中最小(大)的数据元素。再从x₁开始，两两比较x_i和x_i+1(i＝1,2,..,n-2)的大小，若x_i<x_i+1(x_i>x_i+1)则交换x_i和x_i+1的位置。第二趟比较完毕后x_n-1是序列中次小(大)的数据元素。如此反复，进行n-1趟冒泡排序后所有待排序的n个元素排序完毕。在最坏的情况下，冒泡排序算法总共需要：(n-1)+(n-2)+…+1＝n(n-1)/2次比较，即其延迟的时钟周期数为

$N1=\frac{n(n-1)}{2}$

如图1所示为n＝6时冒泡排序法示意图，需要6*(6-1)/2＝15个时钟周期才能得到排序结果。

冒泡法的不足之处在于其在每一个时钟周期只能比较“一组”数据，即两个数据。

发明内容

本发明所要解决的技术问题是针对背景技术的不足之处提供一种快速的排序式恒虚警门限的计算方法。

本发明的技术方案是一种排序式恒虚警门限的计算方法，该方法包括：

步骤1：获取雷达信号；

步骤2：选取当前接收的雷达信号数据单元邻近的多个数据单元，并对其进行依次排列；

步骤3：对选取的数据单元进行排序：

步骤3.1：将选取的数据单元进行分组，相邻的两个数据单元为一组，若选取的数据单元个数为奇数，则添加一个与所有雷达信号的单元数据相比最大或最小的数据单元，添加的数据单元的大小根据实际情况决定；

步骤3.2：组内比较两个数据单元的大小，然后根据大小排列顺序；

步骤3.3：将两个相邻的组间数据单元进行比较大小，并根据大小进行数据排列，第一个与最后一个数据单元进行大小比较，并根据大小排列顺序；

步骤3.4：采用步骤3.2、3.3的方法多次进行数据的组内和组间大小比较直到按顺序排列出该组数据；

步骤4：按顺序排列后，选取第k个数据单元，乘以门限因子后，获得当前接收信号数据单元的判定门限，其中k和门限因子都是根据实际情况决定。

本发明为一种排序式恒虚警门限的计算方法，该方法首先接收雷达数据，对接收的雷达数据单元进行选取，对选取的雷达数据单元进行分组，然后分别进行组内比较，比较完成后组内调整顺序，然后进行组间比较，比较完成后将调整组间比较的两个数据单元的顺序，按照此种方法进行多次循环，从而按照顺序排列出选取数据的顺序，实现本发明，从而本发明具有排序时间短、延迟低、节省计算资源的优点。

附图说明

图1为序列长度n＝6时传统冒泡法排序过程示意图；

图2为序列长度n＝6时一个基本蝶形比较处理单元示意图；

图3为序列长度n＝6时整个蝶形流水排序过程示意图；

图4为选取若干个不同的n时冒泡法与蝶形流水排序法性能比较列表；

图5为n分别为偶数和奇数时冒泡法与蝶形流水排序法性能比较图表，其中横轴

为序列元素个数，纵轴为传输延迟时钟数。

具体实施方式

如图2所示，为n＝6时一个蝶形比较处理单元，其主要包括两级比较。如果一组数据中包含了n位数进行比较，则一个蝶形比较处理单元需要n个比较器资源。

对于有序序列并行快速排序的过程如下：

第一、将一组数据中的数据放入蝶形处理单元；

第二、蝶形处理单元依次进行两级比较：第一级为组内比较，共n/2组数据，若x_i1>x_i2(i＝1,2…,n/2)，则交换x_i1和x_i2的位置。将第一级并行比较结果放入第二级组间比较，即比较相邻组间相邻的两个元素大小，若或x₁₁>x_(n/2)2，则交换x_i2和x_(i+1)1或x₁₁和x_(n/2)2的位置。一次蝶形处理完毕。

第三、一次蝶形处理器比较完毕后，对蝶形处理器进行流水复用处理，构成多级蝶形流水处理器。

如图3所示，共用了3个蝶形处理单元得到了排序结果，一个蝶形处理单元消耗两个时钟周期，则总共用了5个时钟周期，相比于冒泡排序算法，大大缩短了排序时间。为n＝6时蝶形流水排序算法FPGA实现，其中

Clk：为系统时钟，时钟周期T＝20ns；

reset：为系统重置信号，‘1’时重置,‘0’时正常工作；

serial_in：为系统串行输入数据，此处输入为随机数；

sig_datain：为由串行输入组成的并行排序序列，取最近输入的6个数据；

sig_data01:为第一级蝶形单元组内比较后的结果；

sig_data12:为第一级蝶形单元组间比较后的结果；

sig_data23:为第二级蝶形单元组内比较后的结果；

sig_data34:为第二级蝶形单元组间比较后的结果；

sig_data45:为第三级蝶形单元组内比较后的结果；

sig_dataout:为第三级蝶形单元组间比较后的结果，即最终排序结果；

kout:为排序结束后第个元素的输出，此处选为sig_dataout(4)。

我们随机选择一组数据进行观察，此处选择t＝150ns时的序列sig_datain为：

{53}{11}{13}{19}{35}{55}

依次观察蝶形单元内及各级蝶形单元排序的结果，可以看到每个时钟都进行了3组(组内/组间)数据的排序，其变化是符合上文所述规律的。t＝270ns(第5个时钟)时，数列排序完毕，排序结果为此时的sig_dataout:

{11}{19}{33}{35}{53}{55}

并在下一个时钟输出sig_dataout(4)＝53。

应该注意到，此处其实在t＝230ns时已排序完毕，同时，也可能会出现后进入蝶形流水排序的数列比先进入的数列更早完成排序，这取决于输入序列的特点。但正如前文所阐明的，本发明的重点在于解决如何快速进行排序，至于是否判断排序提前完成、何时输出、输出哪个数据等具体问题，随各个项目工程的要求不同而不同，在这里不做规定，统一选择蝶形流水排序最后一级的数据输出。

因此，本发明并不局限于前述的具体实施方式。结合本说明书中披露的新特征或结构或任何新的组合，以及披露的任一新的方法或过程的步骤或任何新的组合也落在本发明的范围内。

尽管本发明在发明内容和具体实施方式中对实施方式进行了描述，但是，应该理解，本领域技术人员可以设计出更多其他的修改和实施方式，这些修改和实施方式将落在本申请公开的原则范围和精神之内。更具体的说，在本申请公开、附图和权利要求的范围内，可以对主题组合布局的组成部件和/或布局进行多种变型和改进。除了对组成部件和/或布局进行的变型和改进外，对于本领域技术人员来说，其他的用途也将是明显的。

Claims (1)

1.一种排序式恒虚警门限的计算方法，该方法包括：

步骤1：获取雷达信号；

步骤2：选取当前接收的雷达信号数据单元邻近的多个数据单元，并对其进行依次排列；

步骤3：对选取的数据单元进行排序：

步骤3.1：将选取的数据单元进行分组，相邻的两个数据单元为一组，若选取的数据单元个数为奇数，则添加一个与所有雷达信号的单元数据相比最大或最小的数据单元，添加的数据单元的大小根据实际情况决定；

步骤3.2：组内比较两个数据单元的大小，然后根据大小排列顺序；

步骤3.3：将两个相邻的组间数据单元进行比较大小，并根据大小进行数据排列，第一个与最后一个数据单元进行大小比较，并根据大小排列顺序；

步骤3.4：采用步骤3.2、3.3的方法多次进行数据的组内和组间大小比较直到按顺序排列出该组数据；

步骤4：按顺序排列后，选取第k个数据单元，乘以门限因子后，获得当前接收信号数据单元的判定门限，其中k和门限因子都是根据实际情况决定。