CN109148414A - 一种电可编程熔丝结构及电子装置 - Google Patents
一种电可编程熔丝结构及电子装置 Download PDFInfo
- Publication number
- CN109148414A CN109148414A CN201710444113.4A CN201710444113A CN109148414A CN 109148414 A CN109148414 A CN 109148414A CN 201710444113 A CN201710444113 A CN 201710444113A CN 109148414 A CN109148414 A CN 109148414A
- Authority
- CN
- China
- Prior art keywords
- fuse
- heating unit
- electrically programmable
- cathode
- wires
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010438 heat treatment Methods 0.000 claims abstract description 90
- 239000010410 layer Substances 0.000 claims description 85
- 238000002955 isolation Methods 0.000 claims description 32
- 229910052751 metal Inorganic materials 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 23
- 239000011229 interlayer Substances 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 18
- 230000005611 electricity Effects 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 238000000926 separation method Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 description 24
- 239000000463 material Substances 0.000 description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 150000004767 nitrides Chemical class 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 239000012212 insulator Substances 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 239000011521 glass Substances 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 239000010949 copper Substances 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000003701 mechanical milling Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明涉及一种电可编程熔丝结构。所述电可编程熔丝结构包括：编程晶体管；焊盘，与所述编程晶体管的漏极电连接；熔丝结构，设置于所述编程晶体管和所述焊盘之间；加热单元，并联设置于所述熔丝结构的两端并且所述加热单元设置于所述熔丝结构的下方。在增加所述加热单元之后所述加热单元可以在所述熔丝结构的下方进行加热从而帮助所述熔丝结构编程，通过所述加热单元的设置可以使所述器件具有更短的编程时间，进一步提高了器件的性能和良率。
Description
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种电可编程熔丝结构及电子装置。
背景技术
随着半导体技术的不断发展，电可编程熔丝结构(Electrically ProgrammableFuse Structure，E-fuse)得到广泛的应用，电可编程熔丝结构的主要功能是提供芯片工作期间的自动修正。在芯片某一子系统出现故障，或是消耗过多能量时，芯片可以立即通过熔断相应的电学熔丝结构来改善电路性能。
其中，由于IC工艺遵循摩尔定律向更小尺寸迈进，栅极结构叠层也由常规多晶硅栅极转变为高K金属栅极，随着所述栅极结构的转变，E-fuse的结构也随之发生变化，通常由多晶硅-E-fuse转化为铜金属E-fuse。
其中，常规的E-fuse包括编程晶体管、与所述编程晶体管电连接的熔丝结构以及与所述熔丝结构连接的焊盘，通过所述晶体管实现所述熔丝结构的编程，但是由于半导体器件自身存在自加热现象(self-heating)，因此在编程晶体管的下方会产生大量的热，特别是器件为FinFET器件时，产生的大量的热并不能及时的散发，造成所述编程晶体管区域中的金属线，例如铜线被加热发生击穿，造成器件的损坏，而所述E-fuse并没有发生熔断，不能起到保护的作用。
为了解决上述问题需要对目前所述电可编程熔丝结构作进一步的改进。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明提供了一种电可编程熔丝结构，所述电可编程熔丝结构包括：
编程晶体管；
焊盘，与所述编程晶体管的漏极电连接；
熔丝结构，设置于所述编程晶体管和所述焊盘之间；
加热单元，并联设置于所述熔丝结构的两端并且所述加热单元设置于所述熔丝结构的下方。
可选地，所述熔丝结构包括：
阴极；
阳极，与所述阴极间隔设置；
熔丝元件，所述熔丝元件的两端分别连接所述阴极和所述阳极；
可选地，所述加热单元至少位于所述熔丝元件的下方。
可选地，所述加热单元位于所述阴极、所述阳极和所述熔丝元件的下方；
或者所述加热单元位于所述阴极或所述阳极中的一个以及所述熔丝元件的下方。
可选地，所述加热单元包括若干并列连接设置的电阻元件。
可选地，所述电阻元件包括多晶硅、TiN和TaN中的至少一种。
可选地，所述电阻元件的延伸方向与所述熔丝结构的延伸方向相互垂直。
可选地，所述熔丝元件呈长方体状，所述阴极和所述阳极均呈长方体状，所述熔丝元件与所述阴极和所述阳极的连接的部分为锥体状。
可选地，所述编程晶体管的源极与接地端电连接；
所述编程晶体管的栅极与编程电源电连接。
可选地，所述熔丝结构还包括：
接触结构，所述接触结构分别形成于阴极上和阳极上。
可选地，所述接触结构包括第一接触结构和第二接触结构；
其中，所述第一接触结构和所述第二接触结构分别与所述焊盘和所述编程晶体管的漏极电连接。
可选地，所述熔丝结构还包括：
半导体衬底；
隔离结构，位于所述半导体衬底上；
加热单元，位于所述隔离结构上；
熔丝结构，设置于所述加热单元上并与所述加热单元相隔离。
可选地，所述加热单元设置于层间介电层中，并且所述层间介电层覆盖所述加热单元，所述熔丝结构设置于所述层间介电层上。
可选地，所述阳极包括：
第一金属层，所述第一金属层与所述熔丝元件位于同一层并且与所述熔丝元件的一端电连接；
第一通孔，位于所述第一金属层上；
所述阴极包括：
第二通孔，位于所述熔丝元件的另一端上；
第二金属层，位于所述第二通孔上；
第三通孔，位于所述第二金属层上。
本发明还提供了一种电子装置，所述电子装置包括上述的电可编程熔丝结构。
本发明为了解决现有技术中存在的问题，提供了一种电可编程熔丝结构，所述电可编程熔丝结构包括：编程晶体管；焊盘，与所述编程晶体管的漏极电连接；熔丝结构，设置于所述编程晶体管和所述焊盘之间；除此之外，在本申请中在所述熔丝结构中还增加了加热单元，所述加热单元并联设置于所述熔丝结构的两端并且所述加热单元设置于所述熔丝结构的下方。在增加所述加热单元之后所述加热单元可以在所述熔丝结构的下方进行加热从而帮助所述熔丝结构编程，通过所述加热单元的设置可以使所述器件具有更短的编程时间，进一步提高了器件的性能和良率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1为本发明中所述熔丝结构的电路结构示意图；
图2为本发明一实施例中所述熔丝结构的俯视示意图；
图3为本发明一实施例中所述熔丝结构的剖视示意图；
图4为本发明另一实施例中所述熔丝结构的俯视示意图；
图5为本发明另实施例中所述熔丝结构的剖视示意图；
图6为本发明中移动电话手机的示例的外部视图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
本发明提供了一种电可编程熔丝结构，如图1和图2所示，所述熔丝结构包括：
编程晶体管103；
焊盘105，与所述编程晶体管的漏极电连接；
熔丝结构101，设置于所述编程晶体管和所述焊盘之间；
加热单元102，并联设置于所述熔丝结构的两端并且所述加热单元设置于所述熔丝结构的下方。
进一步，所述编程晶体管的源极与接地端电连接；
所述编程晶体管的栅极与编程电源电连接，如图1和图2所示。
其中，所述加热单元包括若干并列连接设置的电阻元件，如图2所示。其中，所述电阻元件可以为相互平行设置的电阻，例如电阻丝等结构。
其中，所述电阻元件的延伸方向与所述熔丝结构的延伸方向相互垂直。
可选地，所述电阻元件包括多晶硅、TiN和TaN中的至少一种，但并不局限于所述示例。
其中，所述加热单元在器件工作过程中会产生自加热现象，所述自加热现象与器件的自加热现象类似，由于所述加热单元设置于所述熔丝结构的下方，因此产生的热量会对所述熔丝结构进行加热，在熔丝结构的编程过程中由于所述熔丝结构的加热更加容易被编程，从而使得编程时间更短，效率更高。
可选地，所述熔丝结构包括：
阴极1013；
阳极1012，与所述阴极间隔设置；
熔丝元件1011，所述熔丝元件的两端分别连接所述阴极和所述阳极；
其中，所述阴极1013与所述编程晶体管的漏极电连接，所述阳极1012与所述焊盘电连接。
其中，所述加热单元至少位于所述熔丝元件的下方，以保证所述熔丝元件可以被有效的加热，进而减低编程时间。
在该实施例中，所述加热单元位于所述阴极、所述阳极和所述熔丝元件的下方，以对所述整个熔丝结构进行加热，如图2所示。
其中，所述熔丝元件1011呈长方体状，所述阴极和所述阳极均呈长方体状1013，所述熔丝元件与所述阴极和所述阳极的连接的部分为锥体状。
当然所述熔丝结构的形状并不局限于该示例，作为替代性实施方式，所述熔丝元件呈长条形结构，例如呈矩形，并且所述矩形的熔丝元件的宽度小的一边与所述阴极和阳极接触，并且所述熔丝元件的宽度小于所述阴极和阳极的宽度。
当然所述熔丝结构的形状并不局限于该示例，作为替代性实施方式，在该实施例中所述熔丝元件分为中心部分和位于所述中心部分两端的两端部分，其中，所述中心部分与所述两端部分相互连接，并且一体设置。
所述熔丝元件的中心部分的宽度小于中心部分外侧的两端部分的宽度。
更具体地，所述熔丝元件的中心部分和两端部分均呈矩形形状，其中，所述两端部分的矩形宽度大于所述中心部分的矩形宽度，例如所述熔丝元件整体呈哑铃形结构。
可选地，作为上述结构的变形，所述熔丝元件的中心部分呈矩形结构，所述熔丝元件的中心部分外侧的两端部分中与所述阴极和所述阳极连接的部分为矩形，所述熔丝元件的中心部分外侧的两端部分中与所述中心部分连接的部分为锥形。
或者所述熔丝元件的两端部分由矩形变为宽度向中心部分逐渐减小的锥形形状直至所述中心部分。
可选地，所述熔丝结构还进一步包括接触结构104，其中所述接触结构用于将所述阴极和所述阳极引出，并用于在所述阴极和所述阳极上施加电压。
具体地，所述接触结构可以选用金属插塞或者通孔等结构，并不局限于某一种。
在该实施例中，所述接触结构选用通孔。
进一步，所述接触结构包括第一接触结构和第二接触结构；
其中，所述第一接触结构和所述第二接触结构分别与所述焊盘和所述漏极电连接。
更具体的，如图3所示，所述熔丝结构形成于半导体衬底106上方，所述半导体衬底106可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
其中，所述半导体衬底包括有源区和周围区，所述熔丝结构作为保护结构可以形成于所述周围区中。
在所述半导体衬底中还形成有隔离结构107，所述隔离结构107可以通过本领域常规方法形成，在此不一一赘述。
其中，所述熔丝结构形成于所述隔离结构107上，如图3所示。
可选地，所述隔离结构107可以选用浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。
所述浅沟槽隔离结构的形成方法可以选用现有技术中常用的方法，例如首先，在半导体衬底上依次形成第一氧化物层和第一氮化物层。接着，执行干法刻蚀工艺，依次对第一氮化物层、第一氧化物层和半导体衬底进行刻蚀以形成沟槽。具体地，可以在第一氮化物层上形成具有图案的光刻胶层，以该光刻胶层为掩膜对第一氮化物层进行干法刻蚀，以将图案转移至第一氮化物层，并以光刻胶层和第一氮化物层为掩膜对第一氧化物层和半导体衬底进行刻蚀，以形成沟槽。当然还可以采用其它方法来形成沟槽，由于该工艺以为本领域所熟知，因此不再做进一步描述。
然后，在沟槽内填充浅沟槽隔离材料，以形成浅沟槽隔离结构。具体地，可以在第一氮化物层上和沟槽内形成浅沟槽隔离材料，所述浅沟槽隔离材料可以为氧化硅、氮氧化硅和/或其它现有的低介电常数材料；执行化学机械研磨工艺并停止在第一氮化物层上，以形成所述浅沟槽隔离结构。
所述熔丝结构形成于所述隔离结构107的上方，如图3所示。
其中，所述加热单元位于所述浅沟槽隔离结构上，并且所述熔丝结构间隔的设置于所述加热单元上。
可选地，所述加热单元设置于层间介电层中，并且所述层间介电层覆盖所述加热单元，所述熔丝结构设置于所述层间介电层上。
其中，形成层间介电层可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺。层间介电层可为氧化硅层，包括利用热化学气相沉积(thermal CVD)制造工艺或高密度等离子体(HDP)制造工艺形成的有掺杂或未掺杂的氧化硅的材料层，例如未经掺杂的硅玻璃(USG)、磷硅玻璃(PSG)或硼磷硅玻璃(BPSG)。此外，层间介电层也可以是掺杂硼或掺杂磷的自旋涂布式玻璃(spin-on-glass，SOG)、掺杂磷的四乙氧基硅烷(PTEOS)或掺杂硼的四乙氧基硅烷(BTEOS)。其厚度并不局限于某一数值。
其中，所述层间介电层完全覆盖所述加热单元，例如所述加热单元形成于所述层间介电层的底部，所述加热单元的顶部被所述层间介电层覆盖并且保持一定的厚度，以使所述加热单元与所述熔丝结构完全隔离。
其中，所述接触结构104为通孔，所述通孔设置于所述阴极和所述阳极的上方。
可选地，所述阴极和所述阳极选用导电材料，例如可以选用各种金属层、掺杂的半导体材料层，例如可以选用铝、铜、钛和铬等，此外，所述半导体材料层可以选用掺杂的多晶硅、SiGe等。
在该实施例中所述阳极和阴极选用与所述熔丝元件相同的材料，例如选用金属材料铜，并且所述阳极和阴极与所述熔丝元件位于同一层，如图3所示。
本发明为了解决现有技术中存在的问题，提供了一种电可编程熔丝结构，所述电可编程熔丝结构包括：编程晶体管；焊盘，与所述编程晶体管的漏极电连接；熔丝结构，设置于所述编程晶体管和所述焊盘之间；除此之外，在本申请中在所述熔丝结构中还增加了加热单元，所述加热单元并联设置于所述熔丝结构的两端并且所述加热单元设置于所述熔丝结构的下方。在增加所述加热单元之后所述加热单元可以在所述熔丝结构的下方进行加热从而帮助所述熔丝结构编程，通过所述加热单元的设置可以使所述器件具有更短的编程时间，进一步提高了器件的性能和良率。
实施例二
本发明提供了一种电可编程熔丝结构，如图4和图5所示，所述熔丝结构包括：
编程晶体管103；
焊盘105，与所述编程晶体管的漏极电连接；
熔丝结构101，设置于所述编程晶体管和所述焊盘之间；
加热单元102，并联设置于所述熔丝结构的两端并且所述加热单元设置于所述熔丝结构的下方。
进一步，所述编程晶体管的源极与接地端电连接；
所述编程晶体管的栅极与编程电源电连接，如图4和图5所示。
其中，所述加热单元包括若干并列连接设置的电阻元件，如图5所示。其中，所述电阻元件可以为相互平行设置的电阻，例如电阻丝等结构。
其中，所述电阻元件的延伸方向与所述熔丝结构的延伸方向相互垂直。
可选地，所述电阻元件包括多晶硅、TiN和TaN中的至少一种，但并不局限于所述示例。
其中，所述加热单元在器件工作过程中会产生自加热现象，所述自加热现象与器件的自加热现象类似，由于所述加热单元设置于所述熔丝结构的下方，因此产生的热量会对所述熔丝结构进行加热，在熔丝结构的编程过程中由于所述熔丝结构的加热更加容易被编程，从而使得编程时间更短，效率更高。
可选地，所述熔丝结构包括：
阴极1013；
阳极1012，与所述阴极间隔设置；
熔丝元件1011，所述熔丝元件的两端分别连接所述阴极和所述阳极；
其中，所述阴极1013与所述编程晶体管的漏极电连接，所述阳极1012与所述焊盘电连接。
其中，所述加热单元至少位于所述熔丝元件的下方，以保证所述熔丝元件可以被有效的加热，进而减低编程时间。
在该实施例中，所述加热单元位于所述阴极和所述熔丝元件的下方，以对所述熔丝元件和所述阴极进行加热，并不会对所述阳极进行加热，如图5所示。
其中，所述熔丝元件1011呈长方体状，所述阴极和所述阳极均呈长方体状1013，所述熔丝元件与所述阴极和所述阳极的连接的部分为锥体状。
当然所述熔丝结构的形状并不局限于该示例，作为替代性实施方式，所述熔丝元件呈长条形结构，例如呈矩形，并且所述矩形的熔丝元件的宽度小的一边与所述阴极和阳极接触，并且所述熔丝元件的宽度小于所述阴极和阳极的宽度。
当然所述熔丝结构的形状并不局限于该示例，作为替代性实施方式，在该实施例中所述熔丝元件分为中心部分和位于所述中心部分两端的两端部分，其中，所述中心部分与所述两端部分相互连接，并且一体设置。
所述熔丝元件的中心部分的宽度小于中心部分外侧的两端部分的宽度。
更具体地，所述熔丝元件的中心部分和两端部分均呈矩形形状，其中，所述两端部分的矩形宽度大于所述中心部分的矩形宽度，例如所述熔丝元件整体呈哑铃形结构。
可选地，作为上述结构的变形，所述熔丝元件的中心部分呈矩形结构，所述熔丝元件的中心部分外侧的两端部分中与所述阴极和所述阳极连接的部分为矩形，所述熔丝元件的中心部分外侧的两端部分中与所述中心部分连接的部分为锥形。
或者所述熔丝元件的两端部分由矩形变为宽度向中心部分逐渐减小的锥形形状直至所述中心部分。
可选地，所述熔丝结构还进一步包括接触结构104，其中所述接触结构用于将所述阴极和所述阳极引出，并用于在所述阴极和所述阳极上施加电压。
具体地，所述接触结构可以选用金属插塞或者通孔等结构，并不局限于某一种。
在该实施例中，所述接触结构选用通孔。
进一步，所述接触结构包括第一接触结构和第二接触结构；
其中，所述第一接触结构和所述第二接触结构分别与所述焊盘和所述漏极电连接。
更具体的，如图5所示，所述熔丝结构形成于半导体衬底106上方，所述半导体衬底106可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
其中，所述半导体衬底包括有源区和周围区，所述熔丝结构作为保护结构可以形成于所述周围区中。
在所述半导体衬底中还形成有隔离结构107，所述隔离结构107可以通过本领域常规方法形成，在此不一一赘述。
其中，所述熔丝结构形成于所述隔离结构107上，如图3所示。
可选地，所述隔离结构107可以选用浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。
所述浅沟槽隔离结构的形成方法可以选用现有技术中常用的方法，例如首先，在半导体衬底上依次形成第一氧化物层和第一氮化物层。接着，执行干法刻蚀工艺，依次对第一氮化物层、第一氧化物层和半导体衬底进行刻蚀以形成沟槽。具体地，可以在第一氮化物层上形成具有图案的光刻胶层，以该光刻胶层为掩膜对第一氮化物层进行干法刻蚀，以将图案转移至第一氮化物层，并以光刻胶层和第一氮化物层为掩膜对第一氧化物层和半导体衬底进行刻蚀，以形成沟槽。当然还可以采用其它方法来形成沟槽，由于该工艺以为本领域所熟知，因此不再做进一步描述。
然后，在沟槽内填充浅沟槽隔离材料，以形成浅沟槽隔离结构。具体地，可以在第一氮化物层上和沟槽内形成浅沟槽隔离材料，所述浅沟槽隔离材料可以为氧化硅、氮氧化硅和/或其它现有的低介电常数材料；执行化学机械研磨工艺并停止在第一氮化物层上，以形成所述浅沟槽隔离结构。
所述熔丝结构形成于所述隔离结构107的上方，如图3所示。
其中，所述加热单元位于所述浅沟槽隔离结构上，并且所述熔丝结构间隔的设置于所述加热单元上。
可选地，所述加热单元设置于层间介电层中，并且所述层间介电层覆盖所述加热单元，所述熔丝结构设置于所述层间介电层上。
其中，形成层间介电层可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺。层间介电层可为氧化硅层，包括利用热化学气相沉积(thermal CVD)制造工艺或高密度等离子体(HDP)制造工艺形成的有掺杂或未掺杂的氧化硅的材料层，例如未经掺杂的硅玻璃(USG)、磷硅玻璃(PSG)或硼磷硅玻璃(BPSG)。此外，层间介电层也可以是掺杂硼或掺杂磷的自旋涂布式玻璃(spin-on-glass，SOG)、掺杂磷的四乙氧基硅烷(PTEOS)或掺杂硼的四乙氧基硅烷(BTEOS)。其厚度并不局限于某一数值。
其中，所述层间介电层完全覆盖所述加热单元，例如所述加热单元形成于所述层间介电层的底部，所述加热单元的顶部被所述层间介电层覆盖并且保持一定的厚度，以使所述加热单元与所述熔丝结构完全隔离。
其中，所述接触结构104为通孔，所述通孔设置于所述阴极和所述阳极的上方。
可选地，所述阴极和所述阳极选用导电材料，例如可以选用各种金属层、掺杂的半导体材料层，例如可以选用铝、铜、钛和铬等，此外，所述半导体材料层可以选用掺杂的多晶硅、SiGe等。
在该实施例中所述阳极和阴极选用与所述熔丝元件相同的材料，例如选用金属材料铜，如图3所示。
在该实施例中所述阳极1012包括：
第一金属层，所述第一金属层与所述熔丝元件位于同一层并且与所述熔丝元件的一端电连接；
第一通孔1041，位于所述第一金属层上；
所述阴极包括：
第二通孔1042，位于所述熔丝元件的另一端；
第二金属层109，位于所述第二接触结构上；
第三通孔108，位于所述第二金属层上。
其中，所述第一通孔1041和所述第二通孔位于同一层，所述第二金属层位于所述第一通孔1041和所述第二通孔的上一层，所述第三通孔108位于所述第二金属层109的上一层，如图5所示。
其中，所述金属层和所述通孔的形成方法可以选用本领域中常规的方法，在此不再一一赘述。
本发明为了解决现有技术中存在的问题，提供了一种电可编程熔丝结构，所述电可编程熔丝结构包括：编程晶体管；焊盘，与所述编程晶体管的漏极电连接；熔丝结构，设置于所述编程晶体管和所述焊盘之间；除此之外，在本申请中在所述熔丝结构中还增加了加热单元，所述加热单元并联设置于所述熔丝结构的两端并且所述加热单元设置于所述熔丝结构的下方。在增加所述加热单元之后所述加热单元可以在所述熔丝结构的下方进行加热从而帮助所述熔丝结构编程，通过所述加热单元的设置可以使所述器件具有更短的编程时间，进一步提高了器件的性能和良率。
实施例三
本发明还提供了一种电子装置，包括实施例一至二之一所述的熔丝结构。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、数码相框、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括电路的中间产品。本发明实施例的电子装置，由于使用了上述的熔丝结构，因而具有更好的性能。
其中，图6示出移动电话手机的示例。移动电话手机300被设置有包括在外壳301中的显示部分302、操作按钮303、外部连接端口304、扬声器305、话筒306等。
其中所述移动电话手机包括实施例一所述的熔丝结构，所述熔丝结构包括：编程晶体管；焊盘，与所述编程晶体管的漏极电连接；熔丝结构，设置于所述编程晶体管和所述焊盘之间；加热单元，并联设置于所述熔丝结构的两端并且所述加热单元设置于所述熔丝结构的下方。在增加所述加热单元之后所述加热单元可以在所述熔丝结构的下方进行加热从而帮助所述熔丝结构编程，通过所述加热单元的设置可以使所述器件具有更短的编程时间，进一步提高了器件的性能和良率。
本发明的电子装置，由于采用了上述熔丝结构，因而同样具有上述优点。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (15)
1.一种电可编程熔丝结构，其特征在于，所述电可编程熔丝结构包括：
编程晶体管；
焊盘，与所述编程晶体管的漏极电连接；
熔丝结构，设置于所述编程晶体管和所述焊盘之间；
加热单元，并联设置于所述熔丝结构的两端并且所述加热单元设置于所述熔丝结构的下方。
2.根据权利要求1所述的电可编程熔丝结构，其特征在于，所述熔丝结构包括：
阴极；
阳极，与所述阴极间隔设置；
熔丝元件，所述熔丝元件的两端分别连接所述阴极和所述阳极。
3.根据权利要求2所述的电可编程熔丝结构，其特征在于，所述加热单元至少位于所述熔丝元件的下方。
4.根据权利要求3所述的电可编程熔丝结构，其特征在于，所述加热单元位于所述阴极、所述阳极和所述熔丝元件的下方；
或者所述加热单元位于所述阴极或所述阳极中的一个以及所述熔丝元件的下方。
5.根据权利要求1所述的电可编程熔丝结构，其特征在于，所述加热单元包括若干并列连接设置的电阻元件。
6.根据权利要求5所述的电可编程熔丝结构，其特征在于，所述电阻元件包括多晶硅、TiN和TaN中的至少一种。
7.根据权利要求5所述的电可编程熔丝结构，其特征在于，所述电阻元件的延伸方向与所述熔丝结构的延伸方向相互垂直。
8.根据权利要求2所述的电可编程熔丝结构，其特征在于，所述熔丝元件呈长方体状，所述阴极和所述阳极均呈长方体状，所述熔丝元件与所述阴极和所述阳极的连接的部分为锥体状。
9.根据权利要求1所述的电可编程熔丝结构，其特征在于，所述编程晶体管的源极与接地端电连接；
所述编程晶体管的栅极与编程电源电连接。
10.根据权利要求1-9之一所述的电可编程熔丝结构，其特征在于，所述熔丝结构还包括：
接触结构，所述接触结构分别形成于阴极上和阳极上。
11.根据权利要求10所述的电可编程熔丝结构，其特征在于，所述接触结构包括第一接触结构和第二接触结构；
其中，所述第一接触结构和所述第二接触结构分别与所述焊盘和所述编程晶体管的漏极电连接。
12.根据权利要求2所述的电可编程熔丝结构，其特征在于，所述熔丝结构还包括：
半导体衬底；
隔离结构，位于所述半导体衬底上；
加热单元，位于所述隔离结构上；
熔丝结构，设置于所述加热单元上并与所述加热单元相隔离。
13.根据权利要求12所述的电可编程熔丝结构，其特征在于，所述加热单元设置于层间介电层中，并且所述层间介电层覆盖所述加热单元，所述熔丝结构设置于所述层间介电层上。
14.根据权利要求12所述的电可编程熔丝结构，其特征在于，所述阳极包括：
第一金属层，所述第一金属层与所述熔丝元件位于同一层并且与所述熔丝元件的一端电连接；
第一通孔，位于所述第一金属层上；
所述阴极包括：
第二通孔，位于所述熔丝元件的另一端上；
第二金属层，位于所述第二通孔上；
第三通孔，位于所述第二金属层上。
15.一种电子装置，其特征在于，所述电子装置包括权利要求1至14之一所述的电可编程熔丝结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710444113.4A CN109148414A (zh) | 2017-06-13 | 2017-06-13 | 一种电可编程熔丝结构及电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710444113.4A CN109148414A (zh) | 2017-06-13 | 2017-06-13 | 一种电可编程熔丝结构及电子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109148414A true CN109148414A (zh) | 2019-01-04 |
Family
ID=64829988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710444113.4A Pending CN109148414A (zh) | 2017-06-13 | 2017-06-13 | 一种电可编程熔丝结构及电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109148414A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4386830A1 (en) * | 2022-12-12 | 2024-06-19 | GlobalFoundries U.S. Inc. | Fuse structure with metal heater and heat spreading structure for fuse body |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6448576B1 (en) * | 2001-08-30 | 2002-09-10 | Bae Systems Information And Electronic Systems Integration, Inc. | Programmable chalcogenide fuse within a semiconductor device |
| CN1424763A (zh) * | 2001-12-04 | 2003-06-18 | 株式会社东芝 | 利用相变引起的阻值变化进行编程的可编程元件 |
| US20100133649A1 (en) * | 2008-12-02 | 2010-06-03 | Yung-Chang Lin | Contact efuse structure, method of making a contact efuse device containing the same, and method of making a read only memory containing the same |
| CN102543950A (zh) * | 2010-12-16 | 2012-07-04 | 联发科技股份有限公司 | 电熔丝结构 |
| CN105324829A (zh) * | 2013-06-13 | 2016-02-10 | 迪睿合株式会社 | 保护元件及安装保护元件的安装体 |
| CN105393327A (zh) * | 2013-07-26 | 2016-03-09 | 泰科电子日本合同会社 | 保护器件 |
-
2017
- 2017-06-13 CN CN201710444113.4A patent/CN109148414A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6448576B1 (en) * | 2001-08-30 | 2002-09-10 | Bae Systems Information And Electronic Systems Integration, Inc. | Programmable chalcogenide fuse within a semiconductor device |
| CN1424763A (zh) * | 2001-12-04 | 2003-06-18 | 株式会社东芝 | 利用相变引起的阻值变化进行编程的可编程元件 |
| US20100133649A1 (en) * | 2008-12-02 | 2010-06-03 | Yung-Chang Lin | Contact efuse structure, method of making a contact efuse device containing the same, and method of making a read only memory containing the same |
| CN102543950A (zh) * | 2010-12-16 | 2012-07-04 | 联发科技股份有限公司 | 电熔丝结构 |
| CN105324829A (zh) * | 2013-06-13 | 2016-02-10 | 迪睿合株式会社 | 保护元件及安装保护元件的安装体 |
| CN105393327A (zh) * | 2013-07-26 | 2016-03-09 | 泰科电子日本合同会社 | 保护器件 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4386830A1 (en) * | 2022-12-12 | 2024-06-19 | GlobalFoundries U.S. Inc. | Fuse structure with metal heater and heat spreading structure for fuse body |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI671823B (zh) | 製造半導體裝置的方法 | |
| US5479048A (en) | Integrated circuit chip supported by a handle wafer and provided with means to maintain the handle wafer potential at a desired level | |
| CN109599400A (zh) | 集成电路、半导体结构及其制造方法 | |
| US9390961B2 (en) | Semiconductor devices having plug insulators | |
| CN106067464A (zh) | 具有接触塞的半导体装置及其形成方法 | |
| US8878293B2 (en) | Semiconductor device having DC structure | |
| CN106057803A (zh) | 具有在隔离区上的间隔件的半导体器件 | |
| KR20130122399A (ko) | 매립 채널 어레이를 갖는 반도체 소자 | |
| TW201244049A (en) | Antifuse element for integrated circuit device | |
| CN102569392B (zh) | Ldmos晶体管、布局方法和制作方法 | |
| CN109427785B (zh) | 包含电容的装置及其形成方法 | |
| CN105990357B (zh) | 半导体器件及制备方法、半导体器件的测试结构及方法 | |
| CN103915410A (zh) | 半导体器件和半导体器件的制作方法 | |
| CN109148414A (zh) | 一种电可编程熔丝结构及电子装置 | |
| CN107481929B (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN109638010A (zh) | 射频切换装置以及其制作方法 | |
| CN109494222A (zh) | 半导体存储装置 | |
| CN104103624B (zh) | 反熔丝结构及其形成方法 | |
| EP3736865A1 (en) | 1t1r resistive random access memory and manufacturing method therefor, transistor and device | |
| US20220375857A1 (en) | Fuse structure and manufacturing method thereof | |
| KR100311842B1 (ko) | 컨택트 형성 방법 및 반도체 장치 | |
| CN107808881A (zh) | 鳍式场效应晶体管结构上的选择性sac覆盖及相关方法 | |
| CN108735711A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| US6285068B1 (en) | Antifuses and method of fabricating the same | |
| CN209344081U (zh) | 功率器件的内置电阻结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190104 |
|
| RJ01 | Rejection of invention patent application after publication |