CN109147670A - 一种像素补偿电路及其驱动方法、显示装置 - Google Patents

Abstract

本发明揭示一种像素补偿电路及其驱动方法、显示装置。所述像素补偿电路包括：第一晶体管，其第一端与第一电源连接，第二端与一第一节点连接，控制端与控制信号线连接；驱动晶体管，其第一端与第一节点连接，第二端与一第二节点连接，控制端与一第四节点连接；第三晶体管，其与驱动晶体管连接，控制端连接外部的第一扫描信号线；第四晶体管，其第一端与第四节点连接，第二端与第二电源连接，控制端与外部的第二扫描信号线连接；第五晶体管，其第一端与驱动晶体管连接，第二端与数据信号线连接，控制端与第一扫描信号线连接；储存电容，第一端与第一电源连接，第二端与第四节点连接；和发光元件，其阳极与第二节点连接，阴极与第三电源连接。

Description

一种像素补偿电路及其驱动方法、显示装置

技术领域

本发明涉及显示技术领域，特别涉及一种像素补偿电路及其驱动方法以及具有该像素补偿电路的显示装置。

背景技术

有机发光显示面板与传统的液晶显示器相比，具有响应速度快、对比度高、色彩绚丽、更耐高低极限温度、更薄更轻等优势，因而逐渐成为显示领域主流技术，被广泛应用于手机、平板电脑、电视、虚拟现实等产品中。

虽然有机发光显示面板具有上述优点，但是在其应用过程中也延伸出许多问题。例如，由于有机发光显示器件的发光亮度与流经有机发光显示器件的电流大小有关，所以作为驱动的薄膜晶体管的电学性能会直接影响显示效果，而薄膜晶体管的阈值电压经常会发生漂移，则会使得整个有机发光显示面板出现亮度不均匀的问题。为了改善有机发光显示面板的显示效果，一般都要通过一像素补偿电路对发光元件进行像素补偿。

然而，随着显示技术的发展，对有机发光显示面板的PPI越来越高，有机发光显示面板上的每个像素的尺寸则要求越来越小。而像素补偿电路所使用的薄膜晶体管的数量会直接影响到每个像素的尺寸大小。目前，现有的像素补偿电路大部分都需要采用6个以上的薄膜晶体管来组成，因此，对于像素尺寸的减小造成了一定的影响。

发明内容

针对现有技术中的缺陷，本发明的目的是提供一种像素补偿电路及其驱动方法以及具有该像素补偿电路的显示装置。该像素补偿电路可以减少所使用的晶体管数量，减小每个像素的尺寸，提高显示面板的PPI。

根据本发明的一个方面提供一种像素补偿电路，所述像素补偿电路包括：第一晶体管，所述第一晶体管的第一端与外部的第一电源相连接，所述第一晶体管的第二端与一第一节点相连接，所述第一晶体管的控制端与外部的控制信号线相连接并受控于所述控制信号线；驱动晶体管，所述驱动晶体管的第一端与所述第一节点相连接，所述驱动晶体管的第二端与一第二节点相连接，所述驱动晶体管的控制端与一第四节点相连接；第三晶体管，所述第三晶体管与所述驱动晶体管相连接，用于接收外部数据信号线的数据信号、对所述驱动晶体管的开启电压进行补偿，所述第三晶体管的控制端连接外部的第一扫描信号线；第四晶体管，所述第四晶体管的第一端与所述第四节点相连接，所述第四晶体管的第二端与外部的第二电源相连接，所述第四晶体管的控制端与外部的第二扫描信号线相连接并受控于所述第二扫描信号线；第五晶体管，所述第五晶体管的第一端与所述驱动晶体管相连接，所述第五晶体管的第二端与外部的数据信号线相连接，所述第五晶体管的控制端与所述第一扫描信号线相连接并受控于所述第一扫描信号线；储存电容，所述储存电容的第一端与所述第一电源相连接，所述储存电容的第二端与所述第四节点相连接；和发光元件，所述发光元件的阳极与所述第二节点相连接，所述发光元件的阴极与外部第三电源相连接，接收所述第三电源的电压。优选地，所述第五晶体管的第一端与所述第一节点相连接；所述第三晶体管的第一端连接所述第四节点，所述第三晶体管的第二端连接所述第二节点。

优选地，所述第五晶体管的第一端与所述第二节点相连接；所述第三晶体管的第一端连接所述第一节点，所述第三晶体管的第二端连接所述第四节点。

优选地，所述第三晶体管为双栅晶体管，所述第三晶体管包括第一电极、第二电极、第三电极、第四电极、第一栅极以及第二栅极，所述第三晶体管的第二电极与第三电极相连接，所述第一电极作为所述第三晶体管的第一端，所述第四电极作为所述第三晶体管的第二端，所述第三晶体管的第一栅极和第二栅极连接于同一节点、作为所述第三晶体管的控制端。

优选地，所述第四晶体管为双栅晶体管，所述第四晶体管包括第一电极、第二电极、第三电极、第四电极、第一栅极以及第二栅极，所述第四晶体管的第二电极与第三电极相连接，所述第一电极作为所述第四晶体管的第一端，所述第四电极作为所述第四晶体管的第二端，所述第四晶体管的第一栅极和第二栅极连接于同一节点、作为所述第四晶体管的控制端。

优选地，所述第一晶体管、驱动晶体管、第三晶体管、第四晶体管以及第五晶体管均为P沟道薄膜晶体管。

优选地，所述第二扫描信号线是第(n-1)扫描信号线，所述第一扫描信号线是第n扫描信号线。

优选地，所述的第一电源、第二电源以及数据信号线均为直流电源，所述数据信号线的数据信号与所述驱动晶体管的阈值电压的电压之差大于所述第二电源的电压，所述第一电源的电压大于所述数据信号线的数据信号与所述驱动晶体管的阈值电压的电压之差。

根据本发明的另一个方面，还提供一种利用上述的像素补偿电路进行像素补偿的方法，其特征在于，所述像素补偿的方法至少依次包括初始化时段、侦测补偿时段以及发光时段，其中，在所述初始化时段内，所述第三电源、第一扫描信号线和控制信号线输出高电平信号，所述第二扫描信号线输出低电平信号，所述第一晶体管、驱动晶体管、第三晶体管和第五晶体管截止，所述第四晶体管导通，并接收所述第二电源的电压并清除所述驱动晶体管的控制端当前所储存的电压；在所述侦测补偿时段内，所述第三电源、第二扫描信号线和控制信号线输出高电平信号，所述第一扫描信号线输出低电平信号，所述第五晶体管、驱动晶体管和第三晶体管导通，所述第一晶体管和第四晶体管截止；在所述发光时段内，所述第一扫描信号线和第二扫描信号线输出高电平信号，所述第三电源和控制信号线输出低电平信号，所述第一晶体管和驱动晶体管导通，所述第五晶体管、第三晶体管和第四晶体管截止，并且所述发光元件发光。

优选地，所述第三电源的高电平电压大于所述第一电源的输出电压与所述驱动晶体管的阈值电压的电压之差、小于等于所述第一电源的输出电压。

优选地，所述第三电源的高电平电压持续时间大于呈阵列排布的显示面板的像素阵列的每一行的扫描时间、小于显示面板的每一帧画面的持续时间。

根据本发明的又一个方面，还提供一种显示装置，包括：多条数据信号线，传输用于显示图像信号的数据信号；多条扫描信号线，传输扫描信号；以及多级像素补偿电路，分别形成在由所述数据信号线和所述扫描信号线限定的多个像素上；每级像素补偿电路包括：第一晶体管、所述第一晶体管用于响应于控制信号对第一电源和第一节点之间的电流路径进行切换；驱动晶体管，所述驱动晶体管用于响应于第四节点对第一节点和第二节点之间的电流路径进行切换；第三晶体管，所述第三晶体管用于响应于本级扫描信号对第四节点和第二节点之间的电流路径进行切换；第四晶体管，所述第四晶体管用于响应于上一级扫描信号对第四节点和第二电源之间的电流路径进行切换；第五晶体管，所述第五晶体管用于响应于本级扫描信号对第一节点和数据信号之间的电流路径进行切换；储存电容，所述储存电容的第一端与所述第一电源相连接，所述储存电容的第二端与所述第四节点相连接。

根据本发明的又一个方面，还提供一种显示装置，包括：多条数据信号线，传输用于显示图像信号的数据信号；多条扫描信号线，传输扫描信号；以及多级像素补偿电路，分别形成在由所述数据信号线和所述扫描信号线限定的多个像素上；每级像素补偿电路包括：第一晶体管、所述第一晶体管用于响应于控制信号对第一电源和第一节点之间的电流路径进行切换；驱动晶体管，所述驱动晶体管用于响应于第四节点对第一节点和第二节点之间的电流路径进行切换；第三晶体管，所述第三晶体管用于响应于本级扫描信号对第四节点和第一节点之间的电流路径进行切换；第四晶体管，所述第四晶体管用于响应于上一级扫描信号对第四节点和第二电源之间的电流路径进行切换；第五晶体管，所述第五晶体管用于响应于本级扫描信号对第二节点和数据信号之间的电流路径进行切换；储存电容，所述储存电容的第一端与所述第一电源相连接，所述储存电容的第二端与所述第四节点相连接。

本发明实施例提供的像素补偿电路及其驱动方法相比现有的像素补偿电路来说，在达到其像素补偿作用的同时对其结构进行了简化(例如省略了预充电模块、开关模块也仅仅使用了一个)，在其使用的过程中，可以仅仅使用五个晶体管和一个电容，即可实现其像素补偿的目的。进而，由于该像素补偿电路可以减少所使用的晶体管数量，因此，能够减小每个像素的尺寸，提高显示面板的PPI。此外，由于第三电源的高电平电压大于第一电源的输出电压与驱动晶体管的阈值电压的电压之差、小于等于第一电源的输出电压，因此，可以在仅仅使用五个晶体管和一个电容(即相比现有像素补偿电路来说，省略一个开关模块)的情况下，也可以在侦测补偿时段、数据信号写入时，保证发光元件没有电流流过，也就不会发光。并且通过调整第三电源的电压，发光元件的的残留电荷也可以消失掉，起到类似现有像素补偿电路中预充电模块的作用。

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1为本发明的一种像素补偿电路的电路示意图；

图2为本发明的一种像素补偿电路在进行像素补偿过程中的时序图；

图3为本发明的一种像素补偿电路在像素补偿过程中的第一时段内的电路状态图；

图4为本发明的一种像素补偿电路在像素补偿过程中初始化时段内的电路状态图；

图5为本发明的一种像素补偿电路在像素补偿过程中侦测补偿时段内的电路状态图；

图6为本发明的一种像素补偿电路在像素补偿过程中第六时段内的电路状态图；

图7为本发明的一种像素补偿电路在像素补偿过程中发光时段内的电路状态图；以及

图8为本发明的另一种像素补偿电路的电路示意图。

具体实施方式

下面结合附图和实施例对本发明的技术内容进行进一步地说明。

请参见图1，其示出了本发明的一种像素补偿电路的电路示意图。在本发明的实施例中，所述像素补偿电路包括开关模块、驱动模块、补偿模块、初始化模块、数据选通模块、电压存储模块和发光元件。其中，所述开关模块、驱动模块、补偿模块、初始化模块、数据选通模块均包括第一端、第二端和控制端。

开关模块的第一端与外部的第一电源相连接，开关模块的第二端分别与驱动模块的第一端相连接，用于控制第一电源与驱动模块之间的电路的启闭，开关模块的控制端与外部的控制信号线相连接并受控于控制信号线。在图1所示的实施例中，开关模块为第一晶体管M1，第一晶体管M1为P沟道薄膜晶体管。第一晶体管M1的第一电极(图1中的右端)作为第一晶体管M1的第一端，与外部的第一电源ELVDD相连接。第一晶体管M1的第二电极(图1中的左端)作为第一晶体管M1的第二端，与第一节点N1相连接，进而连接驱动模块的第一端。第一晶体管M1的栅极(图1中的下端)作为第一晶体管M1的控制端，与外部的控制信号线En相连接并受控于控制信号线En。

驱动模块的第一端与开关模块的第二端相连接，驱动模块的第二端与发光元件的阳极相连接，驱动模块的控制端与所述补偿模块相连接，驱动模块根据外部的数据信号产生驱动电流。在图1所示的实施例中，所述驱动模块为驱动晶体管M2，驱动晶体管M2为P沟道薄膜晶体管。驱动晶体管M2的第一电极(图1中的上端)作为驱动晶体管M2的第一端，与第一节点N1相连接，进而连接作为开关模块的第一晶体管M1的第二电极。驱动晶体管M2的第二电极(图1中的下端)作为驱动晶体管M2的第二端，与第二节点N2相连接，进而连接发光元件XD1的阳极。驱动晶体管M2的栅极(图1中的右端)作为驱动模块的控制端，与第四节点N4相连接，进而连接补偿模块。

补偿模块与驱动模块相连接，用于接收外部数据信号线的数据信号、对驱动模块的开启电压进行补偿，其中，补偿模块的控制端连接外部的第一扫描信号线。在图1所示的实施例中，补偿模块为双栅结构的第三晶体管M3，第三晶体管M3为P沟道薄膜晶体管。第三晶体管M3包括第一电极、第二电极、第三电极、第四电极、第一栅极以及第二栅极。第三晶体管M3的第二电极与第三电极相连接。第三晶体管M3的第一电极(图1中的上端)作为第三晶体管M3的第一端，与第四节点N4相连接，进而连接作为驱动模块的驱动晶体管M2的栅极。第三晶体管M3的第四电极(图1中的下端)作为第三晶体管M3的第二端，与第二节点N2相连接，进而连接驱动晶体管M2的第二端以及发光元件XD1的阳极。第三晶体管M3的第一栅极和第二栅极连接于同一节点、作为第三晶体管M3的控制端，连接外部的第一扫描信号线，其中，第一扫描信号线为第n扫描信号线Sn。在此实施例中，补偿模块使用双栅结构的第三晶体管M3后可以降低补偿模块的第一端的漏电流、防止补偿模块漏电太快。

需要说明的是，虽然图1所示实施例中，为了降低补偿模块的第一端的漏电流、防止补偿模块漏电太快所使用的第三晶体管M3为双栅晶体管，但并不以此为限。由于漏电的大小取决于晶体管的制程工艺，因此，若制程工艺稳定，晶体管的漏电流很小，则在本发明的其他实施例中，就只需要用一普通的晶体管(一个栅极)也可以实现类似的作用，在此不赘述。

初始化模块的第一端与驱动模块的控制端相连接，初始化模块的第二端与外部的第二电源相连接，用于接收第二电源的电压并清除驱动模块的控制端当前所储存的电压，初始化模块的控制端与外部的第二扫描信号线相连接并受控于第二扫描信号线。在图1所示的实施例中，初始化模块为双栅结构的第四晶体管M4，第四晶体管M4为P沟道薄膜晶体管。第四晶体管M4包括第一电极、第二电极、第三电极、第四电极、第一栅极以及第二栅极。第四晶体管M4的第二电极与第三电极相连接。第四晶体管M4的第一电极作为第四晶体管M4的第一端(图1中的上端)，连接第四节点N4，进而连接作为驱动模块的驱动晶体管M2的栅极以及作为补偿模块的第三晶体管M3的第一电极。第四晶体管M4的第四电极作为第四晶体管M4的第二端(图1中的下端)，与外部的第二电源Vin相连接。第四晶体管M4的第一栅极和第二栅极连接于同一节点、作为第四晶体管M4的控制端，连接外部的第二扫描信号线，其中，第二扫描信号线为第n-1扫描信号线Sn-1。

需要说明的是，与上述补偿模块类似地，在图1所示实施例中，为了降低初始化模块的第一端的漏电流、防止初始化模块漏电太快所使用的第四晶体管M4为双栅晶体管，但并不以此为限。在本发明的其他实施例中，若制程工艺稳定，晶体管的漏电流很小，该初始化模块同样可以用一普通的晶体管(一个栅极)也可以实现类似的作用，在此不赘述。

数据选通模块的第一端与驱动模块相连接。数据选通模块的第二端与外部的数据信号线相连接，用于接收数据信号线的数据信号并将数据信号接入驱动模块的控制端。数据选通模块的控制端与第一扫描信号线相连接并受控于第一扫描信号线。在图1所示的实施例中，数据选通模块为第五晶体管M5。第五晶体管M5的第一电极作为第五晶体管M5的第一端(图1中的右端)，与第一节点N1相连接，进而连接作为驱动模块的驱动晶体管M2的第一电极以及作为开关模块的第一晶体管M1的第二电极。第五晶体管M5的第二电极作为第五晶体管M5的第二端(图1中的左端)，与外部的数据信号线data相连接。第五晶体管M5的栅极作为第五晶体管M5的控制端(图1中的下端)，与第一扫描信号线Sn相连接。

电压存储模块包括第一端和第二端。电压存储模块的第一端与第一电源相连接。电压存储模块的第二端与驱动模块的控制端相连接，用于储存所述驱动模块的控制端当前所接收的电压。在图1所示的实施例中，电压存储模块包括储存电容Cst。储存电容Cst的第一电极作为储存电容Cst的第一端(图1中的上端)，与第一电源ELVDD以及作为开关模块的第一晶体管M1的第一电极相连接。储存电容Cst的第二电极作为储存电容Cst的第二端(图1中的下端)，与第四节点N4相连接，进而连接作为驱动模块的驱动晶体管M2的栅极、作为补偿模块的第三晶体管M3的第一电极以及作为初始化模块的第四晶体管M4的第一电极。

进一步地，在图1所示的实施例中，第一电源ELVDD、第二电源Vin以及数据信号线data均为直流电源。数据信号线data的数据信号Vdata大于第二电源VVin的电压。第一电源ELVDD的电压VELVDD大于数据信号线data的数据信号Vdata与驱动晶体管M2的阈值电压Vth的电压之差Vdata-Vth。

发光元件XD1的阳极与驱动模块和补偿模块相连接，发光元件XD1的阴极与外部第三电源ELVSS相连接。在图1所示的实施例中，发光元件XD1的阳极(图1中为上端)连接第二节点N4，进而连接作为驱动模块的驱动晶体管M2的第二电极和作为补偿模块的第三晶体管M3的第四电极。发光元件XD1的阴极与外部第三电源ELVSS，接收第三电源ELVSS的电压V_ELVSS。

进一步地，本发明还提供一种利用上述图1所示的像素补偿电路进行像素补偿的方法。请一并参见图2至图7，其分别示出了本发明的一种像素补偿电路在进行像素补偿过程中的时序图以及像素补偿过程中各个时段内的电路状态图。在本发明的实施例中，所述像素补偿的方法至少依次包括初始化时段、侦测补偿时段以及发光时段。具体来说，在图2所示的实施例中，该像素补偿方法依次包括第一时段T1、初始化时段T2、第三时段T3、侦测补偿时段T4、第五时段T5、第六时段T6以及发光时段T7。

结合图3所示，图3为像素补偿过程中第一时段内的电路状态图。在第一时段T1内，第三电源ELVSS、控制信号线En、第一扫描信号线Sn和第二扫描信号线Sn-1均为输出高电平信号，因此，开关模块、驱动模块、补偿模块、初始化模块和数据选通模块所对应的晶体管均处于截止状态，此时像素补偿电路中没有电流，发光元件为黑态(即不发光)。

如图2所示，经过上述的第一时段T1后进入初始化时段T2。结合图4所示，图4为像素补偿过程中初始化时段内的电路状态图。在初始化时段T2内，第三电源ELVSS、控制信号线En和第一扫描信号线Sn均输出高电平信号；第二扫描信号线Sn-1输出低电平信号。在此条件下，开关模块、驱动模块、补偿模块和数据选通模块所对应的第一晶体管M1、驱动晶体管M2、第三晶体管M3和第五晶体管M5仍然处于截止状态，而作为初始化模块的第四晶体管M4因第二描信号线Sn-1输出的低电平信号而导通，第四晶体管M4接收第二电源Vin的电压V_Vin并清除作为驱动模块的驱动晶体管M2的栅极当前所储存的电压(即将第二电源Vin的电压V_Vin写入驱动晶体管的栅极)，其中，第二电源Vin的电压V_Vin比数据信号线data的最低电压还低。

如图2所示，经过上述的初始化时段T2后进入第三时段T3。在第三时段T3内，第三电源ELVSS、控制信号线En和第一扫描信号线Sn保持不变，即均输出高电平信号；第二扫描信号线Sn-1由初始化时段T2输出低电平信号转换会输出高电平信号。也可以理解为，由初始化时段T2回到第一时段T1的状态。在此条件下，开关模块、驱动模块、补偿模块、初始化模块和数据选通模块所对应的晶体管再次处于截止状态。而与上述第一时段T1不同的是，在此时段内，作为驱动模块的驱动晶体管M2的栅极在经过初始化时段后其电压保持与第二电源Vin的电压V_Vin相同的电压。

经过上述的第三时段T3后进入侦测补偿时段T4。结合图5所示，图5为像素补偿过程中侦测补偿时段内的电路状态图。在侦测补偿时段T4内，第三电源ELVSS、控制信号线En和第二扫描信号线Sn-1均输出高电平信号；第一扫描信号线Sn输出低电平信号。在此条件下，驱动模块、补偿模块和数据选通模块所对应的驱动晶体管M2、第三晶体管M3和第五晶体管M5因第一扫描信号线Sn输出的低电平信号而处于导通状态，而作为开关模块的第一晶体管M1和初始化模块的第四晶体管M4处于截止状态。此时，数据信号线data的电压V_data依次经过第五晶体管M5、驱动晶体管M2以及第三晶体管M3写入驱动晶体管M2的栅极。即对驱动晶体管M2的栅极进行充电(可参见图5中的虚线指示标记)。由于第三电源ELVSS输出高电平信号(可选地，第三电源ELVSS的高电平电压大于第一电源ELVDD的输出电压VELVDD与驱动晶体管M2的阈值电压Vth的电压之差VELVDD-Vth、小于等于第一电源ELVDD的输出电压VELVDD)，因此，发光元件XD1不导通，进而，驱动晶体管M2的栅极电压会一直充电直至其电压达到Vdata-Vth、使驱动晶体管M2处于截止状态停止充电。需要说明的是，由于当第三电源ELVSS的高电平电压大于第一电源ELVDD的输出电压VELVDD减去驱动晶体管M2的阈值电压Vth的电压，再减去发光元件XD1的开启电压VXD1(VELVDD-Vth-VXD1)就可以达到发光元件XD1没有电流流过。也就是发光元件XD1(例如有机发光元件)的阳极电压与其阴极电压之间的电压差小于发光元件XD1的开启电压VXD1。此外，若要消除残留电荷，则需要发光元件XD1的阴极电压大于发光元件XD1的阳极电压，也就是大于第一电源ELVDD的输出电压VELVDD与驱动晶体管M2的阈值电压Vth的电压差(VELVDD-Vth)，这样即可使发光元件XD1实现反相电场去除残留电荷。

如图2所示，经过上述的侦测补偿时段T4后进入第五时段T5。在第五时段T5内，第三电源ELVSS、控制信号线En和第二扫描信号线Sn-1保持不变、均输出高电平信号；第一扫描信号线Sn由侦测补偿时段T4输出低电平信号转换会输出高电平信号。也可以理解为，由侦测补偿时段T4回到第一时段T1或第三时段T3的状态。在此条件下，开关模块、驱动模块、补偿模块、初始化模块和数据选通模块所对应的晶体管再次处于截止状态。而与上述第一时段T1和第三时段T3不同的是，在此时段内，作为驱动模块的驱动晶体管M2的栅极在经过侦测补偿时段T4后变为V_data-Vth。

如图2所示，经过上述的第五时段T5后进入第六时段T6。结合图6所示，图6为像素补偿过程中第六时段内的电路状态图。在第六时段T6内，相比上述第五时段，第三电源ELVSS、第一扫描信号线Sn和第二扫描信号线Sn-1保持不变、均输出高电平信号；控制信号线En由第五时段T5输出高电平信号转换会输出低电平信号。在此条件下，驱动模块、补偿模块、初始化模块和数据选通模块所对应的晶体管再次处于截止状态，仅仅作为开关模块的第一晶体管M1导通。但是，由于此时的第三电源ELVSS处于高电压(即可以是上述的第三电源ELVSS的高电平电压大于第一电源ELVDD的输出电压V_ELVDD与驱动晶体管M2的阈值电压Vth的电压之差V_ELVDD-Vth、小于等于第一电源ELVDD的输出电压V_ELVDD)，因此，发光元件XD1并无电流通过，即仍然不发光。

经过上述的第六时段T6后进入发光时段T7。结合图7所示，图7为像素补偿过程中发光时段内的电路状态图。在发光时段T7内，第一扫描信号线Sn和第二扫描信号线Sn-1均输出高电平信号；第三电源ELVSS和控制信号线En输出低电平信号。在此条件下，开关模块所对应的第一晶体管M1因控制信号线En输出低电平信号而处于导通状态，驱动晶体管M2因第一晶体管M1导通后的通入的第一电源ELVDD大于其栅极电压V_data-Vth而导通。而作为补偿模块的第三晶体管M3、作为数据选通模块的第五晶体管M5和作为初始化模块的第四晶体管M4因第一扫描信号线Sn和第二扫描信号线Sn-1的输出的高电平信号而处于截止状态。此时，该像素补偿电路中驱动晶体管M2就可以通过第一晶体管M1接收第一电源ELVDD的电压，得到驱动发光元件XD1的驱动电压，并将该驱动电压接入驱动发光元件XD1，进而驱动发光元件XD1发光。在此过程中，会有持续的电流I_d流过发光元件XD1，该电流I_d的计算公式满足：I_d＝1/2μCox W/L(V_gs-V_th)²＝1/2μCox W/L(V_ELVDD-V_data)²。

需要说明的是，在上述实施例中，第三电源ELVSS的高电平电压持续时间大于显示面板中呈阵列排布的像素阵列的每一行的扫描时间、小于显示面板的每一帧画面的持续时间，在该范围内，第三电源ELVSS的高电平电压持续时间可以根据实际的需求进行调整，在此不予赘述。

由上述图1至图7所示的实施例可见，本发明中的像素补偿电路及其驱动方法在达到其像素补偿作用的同时对其结构进行了简化(例如省略了预充电模块、开关模块也仅仅使用了一个)，在其使用的过程中，可以仅仅使用五个晶体管和一个电容，即可实现其像素补偿的目的。进而，由于该像素补偿电路可以减少所使用的晶体管数量，因此，能够减小每个像素的尺寸，提高显示面板的PPI。

进一步地，请参见图8，其示出了本发明的另一种像素补偿电路的电路示意图。与上述图1所示的实施例不同的是，所述像素补偿电路中的作为补偿模块的第三晶体管M3和作为数据选通模块的第五晶体管M5的连接关系进行了变化。

具体来说，在图8所示的实施例中，补偿模块为具有一个栅极的第三晶体管M3，第三晶体管M3仍然为P沟道薄膜晶体管。其中，第三晶体管M3的第一电极(图8中的上端)作为第三晶体管M3的第一端，与第一节点N1相连接，进而连接作为驱动模块的驱动晶体管M2的第一电极以及作为开关模块的第一晶体管M1的第二电极。第三晶体管M3的第二电极(图8中的下端)作为第三晶体管M3的第二端，与第四节点N4相连接，进而连接驱动晶体管M2的控制端以及作为初始化模块的第四晶体管M4的第一电极。第三晶体管M3的栅极作为补偿模块的控制端，仍然连接外部的第一扫描信号线。

数据选通模块的第二端和控制端并未发生变化，仍然与外部的数据信号线和第一扫描信号线相连接；而数据选通模块的第二端虽然连接驱动模块，但与上述图1所示实施例中连接驱动模块第一端不同的是，在此实施例中，数据选通模块的第二端连接驱动模块第二端。即如图8所示，作为数据选通模块的第五晶体管M5的第一电极作为第五晶体管M5的第一端(图1中的右端)，与第二节点N2相连接，进而连接作为驱动模块的驱动晶体管M2的第二电极以及发光元件XD1的阳极。

需要说明的是，上述图8所示的实施例中，虽然该像素补偿电路的电路结构上进行了一些变化，但其驱动的方式可以与上述图2至图7所示的方式一致，并同样实现其像素补偿的作用。此外，在图8所示的电路结构中，当像素补偿电路进入发光时段T7时，由于作为补偿模块的第三晶体管M3和作为初始化模块的第四晶体管M4处于截止状态会进行漏电，即此时，驱动晶体管M2的栅极、第三晶体管M3的第二电极以及第四晶体管M4的第一电极所在的同一节点的电压为V_data-Vth，该电压大于第二电源Vin的电压V_Vin，所以该节点的电压会因为第四晶体管M4的漏电而被拉低，进而造成驱动晶体管M2的栅极电压不稳。又由于此时第三晶体管M3的第一电极的电压为第一电源ELVDD的电压V_ELVDD，该电压大于数据信号线data的数据信号V_data与驱动晶体管M2的阈值电压V_th的电压之差V_data-V_th，所以第三晶体管M3的第二电极的电压又会因为第三晶体管M3的漏电而得到补偿，因此，第三晶体管M3起到了平衡的作用。可见，在此实施例中，该电路结构还具有保证驱动晶体管M2的栅极电压的稳定性的作用，在此不予赘述。

综上，本发明实施例提供的像素补偿电路及其驱动方法相比现有的像素补偿电路来说，在达到其像素补偿作用的同时对其结构进行了简化(例如省略了预充电模块、开关模块也仅仅使用了一个)，在其使用的过程中，可以仅仅使用五个晶体管和一个电容，即可实现其像素补偿的目的。进而，由于该像素补偿电路可以减少所使用的晶体管数量，因此，能够减小每个像素的尺寸，提高显示面板的PPI。此外，由于第三电源的高电平电压大于第一电源的输出电压与驱动晶体管的阈值电压的电压之差、小于等于第一电源的输出电压，因此，可以在仅仅使用五个晶体管和一个电容(即相比现有像素补偿电路来说，省略一个开关模块)的情况下，也可以在侦测补偿时段、数据信号写入时，保证发光元件没有电流流过，也就不会发光。并且通过调整第三电源的电压，发光元件的的残留电荷也可以消失掉，起到类似现有像素补偿电路中预充电模块的作用。

虽然本发明已以优选实施例揭示如上，然而其并非用以限定本发明。本发明所属技术领域的技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与修改。因此，本发明的保护范围当视权利要求书所界定的范围为准。

Claims (13)

1.一种像素补偿电路，其特征在于，所述像素补偿电路包括：

第一晶体管，所述第一晶体管的第一端与外部的第一电源相连接，所述第一晶体管的第二端与一第一节点相连接，所述第一晶体管的控制端与外部的控制信号线相连接并受控于所述控制信号线；

驱动晶体管，所述驱动晶体管的第一端与所述第一节点相连接，所述驱动晶体管的第二端与一第二节点相连接，所述驱动晶体管的控制端与一第四节点相连接；

第三晶体管，所述第三晶体管与所述驱动晶体管相连接，用于接收外部的数据信号线的数据信号、对所述驱动晶体管的开启电压进行补偿，所述第三晶体管的控制端连接外部的第一扫描信号线；

第四晶体管，所述第四晶体管的第一端与所述第四节点相连接，所述第四晶体管的第二端与外部的第二电源相连接，所述第四晶体管的控制端与外部的第二扫描信号线相连接并受控于所述第二扫描信号线；

第五晶体管，所述第五晶体管的第一端与所述驱动晶体管相连接，所述第五晶体管的第二端与外部的数据信号线相连接，所述第五晶体管的控制端与所述第一扫描信号线相连接并受控于所述第一扫描信号线；

储存电容，所述储存电容的第一端与所述第一电源相连接，所述储存电容的第二端与所述第四节点相连接；和

发光元件，所述发光元件的阳极与所述第二节点相连接，所述发光元件的阴极与外部第三电源相连接，接收所述第三电源的电压。

2.根据权利要求1所述的像素补偿电路，其特征在于，所述第五晶体管的第一端与所述第一节点相连接；所述第三晶体管的第一端连接所述第四节点，所述第三晶体管的第二端连接所述第二节点。

3.根据权利要求1所述的像素补偿电路，其特征在于，所述第五晶体管的第一端与所述第二节点相连接；所述第三晶体管的第一端连接所述第一节点，所述第三晶体管的第二端连接所述第四节点。

4.根据权利要求1所述的像素补偿电路，其特征在于，所述第三晶体管为双栅晶体管，所述第三晶体管包括第一电极、第二电极、第三电极、第四电极、第一栅极以及第二栅极，所述第三晶体管的第二电极与第三电极相连接，所述第一电极作为所述第三晶体管的第一端，所述第四电极作为所述第三晶体管的第二端，所述第三晶体管的第一栅极和第二栅极连接于同一节点、作为所述第三晶体管的控制端。

5.根据权利要求1所述的像素补偿电路，其特征在于，所述第四晶体管为双栅晶体管，所述第四晶体管包括第一电极、第二电极、第三电极、第四电极、第一栅极以及第二栅极，所述第四晶体管的第二电极与第三电极相连接，所述第一电极作为所述第四晶体管的第一端，所述第四电极作为所述第四晶体管的第二端，所述第四晶体管的第一栅极和第二栅极连接于同一节点、作为所述第四晶体管的控制端。

6.根据权利要求1至5中任一项所述的像素补偿电路，其特征在于，所述第一晶体管、驱动晶体管、第三晶体管、第四晶体管以及第五晶体管均为P沟道薄膜晶体管。

7.根据权利要求1至5中任一项所述的像素补偿电路，其特征在于，所述第二扫描信号线是第(n-1)扫描信号线，所述第一扫描信号线是第n扫描信号线。

8.根据权利要求1至5中任一项所述的像素补偿电路，其特征在于，所述的第一电源、第二电源以及数据信号线均为直流电源，所述数据信号线的数据信号与所述驱动晶体管的阈值电压的电压之差大于所述第二电源的电压，所述第一电源的电压大于所述数据信号线的数据信号与所述驱动晶体管的阈值电压的电压之差。

9.一种利用如权利要求1至8中任一项所述的像素补偿电路进行像素补偿的方法，其特征在于，所述像素补偿的方法至少依次包括初始化时段、侦测补偿时段以及发光时段，其中，

在所述初始化时段内，所述第三电源、第一扫描信号线和控制信号线输出高电平信号，所述第二扫描信号线输出低电平信号，所述第一晶体管、驱动晶体管、第三晶体管和第五晶体管截止，所述第四晶体管导通，并接收所述第二电源的电压并清除所述驱动晶体管的控制端当前所储存的电压；

在所述侦测补偿时段内，所述第三电源、第二扫描信号线和控制信号线输出高电平信号，所述第一扫描信号线输出低电平信号，所述第五晶体管、驱动晶体管和第三晶体管导通，所述第一晶体管和第四晶体管截止；

在所述发光时段内，所述第一扫描信号线和第二扫描信号线输出高电平信号，所述第三电源和控制信号线输出低电平信号，所述第一晶体管和驱动晶体管导通，所述第五晶体管、第三晶体管和第四晶体管截止，并且所述发光元件发光。

10.根据权利要求9所述的像素补偿的方法，其特征在于，所述第三电源的高电平电压大于所述第一电源的输出电压与所述驱动晶体管的阈值电压的电压之差、小于等于所述第一电源的输出电压。

11.根据权利要求9所述的像素补偿的方法，其特征在于，所述第三电源的高电平电压持续时间大于呈阵列排布的显示面板的像素阵列的每一行的扫描时间、小于显示面板的每一帧画面的持续时间。

12.一种显示装置，其特征在于，包括：

多条数据信号线，传输用于显示图像信号的数据信号；

多条扫描信号线，传输扫描信号；以及

多级像素补偿电路，分别形成在由所述数据信号线和所述扫描信号线限定的多个像素上；

每级像素补偿电路包括：

第一晶体管、所述第一晶体管用于响应于控制信号对第一电源和第一节点之间的电流路径进行切换；

驱动晶体管，所述驱动晶体管用于响应于第四节点对第一节点和第二节点之间的电流路径进行切换；

第三晶体管，所述第三晶体管用于响应于本级扫描信号对第四节点和第二节点之间的电流路径进行切换；

第四晶体管，所述第四晶体管用于响应于上一级扫描信号对第四节点和第二电源之间的电流路径进行切换；

第五晶体管，所述第五晶体管用于响应于本级扫描信号对第一节点和数据信号之间的电流路径进行切换；

储存电容，所述储存电容的第一端与所述第一电源相连接，所述储存电容的第二端与所述第四节点相连接。

13.一种显示装置，其特征在于，包括：

多条数据信号线，传输用于显示图像信号的数据信号；

多条扫描信号线，传输扫描信号；以及

多级像素补偿电路，分别形成在由所述数据信号线和所述扫描信号线限定的多个像素上；

每级像素补偿电路包括：

第一晶体管、所述第一晶体管用于响应于控制信号对第一电源和第一节点之间的电流路径进行切换；

驱动晶体管，所述驱动晶体管用于响应于第四节点对第一节点和第二节点之间的电流路径进行切换；

第三晶体管，所述第三晶体管用于响应于本级扫描信号对第四节点和第一节点之间的电流路径进行切换；

第四晶体管，所述第四晶体管用于响应于上一级扫描信号对第四节点和第二电源之间的电流路径进行切换；

第五晶体管，所述第五晶体管用于响应于本级扫描信号对第二节点和数据信号之间的电流路径进行切换；

储存电容，所述储存电容的第一端与所述第一电源相连接，所述储存电容的第二端与所述第四节点相连接。