CN109143310B - 定时电路、读出电路、闪烁探测器及定时方法 - Google Patents

Abstract

本发明提供了一种定时电路、读出电路、闪烁探测器及定时方法，该定时电路包括：信号源、第一比较器、第二比较器、第三比较器、第一触发电路和第二触发电路。其中，信号源产生的信号分为第一路信号和第二路信号；第一比较器的输入端接收第一路信号；第二比较器的输入端接收第二路信号，第二比较器的比较阈值大于第一比较器的比较阈值；第三比较器的输入端连接至第一比较器的输出端；第一触发电路的输入端连接至第三比较器的输出端；第二触发电路的输入端连接至第二比较器的输出端，第二触发电路的输出端用于向第一触发电路传送开门信号，以触发第一触发电路输出定时信号。本发明的技术方案既保证了定时电路简单可行，又能够满足定时精度的要求。

Description

定时电路、读出电路、闪烁探测器及定时方法

技术领域

本发明涉及定时技术领域，具体而言，涉及一种定时电路、读出电路、闪烁探测器及定时方法。

背景技术

闪烁探测器是射线探测领域的一种常用探测器，通常由闪烁体、光电转换器件以及读出电路构成。当射线入射并与闪烁体发生作用时，会将能量沉积在闪烁体里面，然后被转换为闪烁光，闪烁光被光电转换器件收集后转换为电信号，然后通过读出电路处理后得到入射射线的相关信息。很多时候技术人员需要精确测量射线的时间信息，比如正电子寿命谱仪测量、飞行时间正电子发射断层成像(Time of flight-Positron EmissionComputed Tomography，简称TOF-PET)等，需要时间测量精度越高越好。

闪烁探测器对于射线的时间测量精度，除了与闪烁体的发光特性、尺寸形状以及光电转换器件的时间特性有关以外，还与读出电路的定时精度有关。对于定时精度要求较高的场合，一般会采用低阈值的前沿定时方法，因为当射线与闪烁体发生作用时，最初产生的几个闪烁光子的时间精度是最高的，最能代表射线到达的时间，所以能产生最佳定时效果的定时阈值往往会很低。而将定时阈值设置的很低时，往往会因为电路本身的噪声而产生许多误触发，而这些误触发需要通过加入能量判选条件过滤掉，而且除了噪声误触发的信号以外，那些幅度较低的信号往往也是需要去除的。

现有的一种处理方法是将前端读出电路分两路得到定时信号和能量信号，然后通过在FPGA(Field－Programmable Gate Array，现场可编程逻辑门阵列)里对能量信号进行判断，挑选出幅度满足一定要求的信号。这种处理方法较为简单，但是噪声对定时信号的误触发以及无用的小幅度信号会增加系统的处理负担，也增加了后续处理的复杂程度。

因此，如何能够保证定时电路既简单可行，又能够满足定时精度的要求成为亟待解决的技术问题。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本发明的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本发明的目的在于提供一种定时电路、读出电路、闪烁探测器及定时方法，进而至少在一定程度上克服由于相关技术的限制和缺陷而导致的一个或者多个问题。

本发明的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本发明的实践而习得。

根据本发明的第一方面，提供了一种定时电路，包括：信号源，所述信号源产生的信号分为第一路信号和第二路信号；第一比较器，所述第一比较器的输入端接收所述第一路信号；第二比较器，所述第二比较器的输入端接收所述第二路信号，所述第二比较器的比较阈值大于所述第一比较器的比较阈值；第三比较器，所述第三比较器的输入端连接至所述第一比较器的输出端；第一触发电路，所述第一触发电路的输入端连接至所述第三比较器的输出端；第二触发电路，所述第二触发电路的输入端连接至所述第二比较器的输出端，所述第二触发电路的输出端用于向所述第一触发电路传送开门信号，以触发所述第一触发电路输出定时信号。

在本发明的一些实施例中，基于前述方案，还包括：放大电路，所述放大电路连接至所述信号源，用于对所述信号源产生的信号进行放大。

在本发明的一些实施例中，基于前述方案，所述第三比较器的比较阈值小于所述第一比较器输出的数字信号的幅值。

在本发明的一些实施例中，基于前述方案，所述第一触发电路和所述第二触发电路均为触发器。

在本发明的一些实施例中，基于前述方案，所述触发器为D触发器。

在本发明的一些实施例中，基于前述方案，所述第一触发电路为第一D触发器，所述第二触发电路为第二D触发器；所述第一D触发器的时钟输入端连接至所述第三比较器的输出端，所述第一D触发器的复位端接高电平，所述第一D触发器的第一输出端通过延迟电路连接至所述第二D触发器的复位端，所述第一D触发器的第二输出端用于输出定时信号；所述第二D触发器的时钟输入端连接至所述第二比较器的输出端，所述第二D触发器的数据输入端和置位端接高电平，所述第二D触发器的第一输出端连接至所述第一D触发器的置位端，所述第二D触发器的第二输出端连接至所述第一D触发器的数据输入端。

根据本发明的第二方面，提供了一种用于闪烁探测器的读出电路，包括：如上述第一方面所述的定时电路。

根据本发明的第三方面，提供了一种闪烁探测器，包括：如上述第二方面所述的用于闪烁探测器的读出电路。

根据本发明的第四方面，提供了一种定时电路的定时方法，所述定时电路包括信号源、第一比较器、第二比较器、第三比较器、第一触发电路和第二触发电路，其中，所述定时方法包括：将所述信号源产生的信号分为第一路信号和第二路信号；通过所述第一比较器将所述第一路信号和第一比较阈值进行比较，以输出第一数字信号；通过所述第二比较器将所述第二路信号和第二比较阈值进行比较，以输出第二数字信号，所述第二比较阈值大于所述第一比较阈值；将所述第一数字信号输送至所述第三比较器，并将所述第三比较器的输出信号输入至所述第一触发电路；将所述第二数字信号输送至所述第二触发电路，将所述第二触发电路的输出信号作为所述第一触发电路的开门信号输送至所述第一触发电路，以触发所述第一触发电路输出定时信号。

在本发明的一些实施例中，基于前述方案，所述第三比较器的比较阈值小于所述第一比较器输出的数字信号的幅值。

在本发明的一些实施例所提供的技术方案中，通过使第二比较器的比较阈值大于第一比较器的比较阈值，且第二路信号通过第二比较器和第二触发电路之后产生第一触发电路的开门信号，使得仅在信号的幅度达到要求(即大于第二比较器的比较阈值)时，才能触发最终的定时信号的输出，这样可以过滤掉无用的干扰信号，提高了定时电路的抗干扰能力。同时，为了保证第二比较器输出的信号早于第一比较器输出的信号到达触发电路来实现“开门”的功能，本发明实施例的技术方案在第一比较器之后设置了第三比较器，以通过比较器的传输时间进行延迟，由于比较器的传输时间的稳定，因此对定时电路的定时精度影响很小，并且在印刷线路板上也很容易实现，基本不会增加印刷线路板的规模，也不会带来明显的额外功耗。可见，本发明实施例的技术方案既保证了定时电路简单可行，又能够满足定时精度的要求。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：

图1示出了根据本发明的一个实施例的定时电路的结构示意图；

图2示意性示出了根据本发明的实施例的低阈值比较器和高阈值比较器输出的信号的时序图；

图3示意性示出了根据本发明的实施例的LC延迟电路的结构图；

图4示出了根据本发明的另一个实施例的定时电路的结构示意图；

图5示出了D型触发器的管脚定义及逻辑关系示意图；

图6示出了根据本发明的实施例的第一触发器和第二触发器的连接关系示意图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本发明将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。

此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本发明的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本发明的技术方案而没有特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知方法、装置、实现或者操作以避免模糊本发明的各方面。

附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。

图1示出了根据本发明的一个实施例的定时电路的结构示意图。

参照图1，在该实施例中，快信号(频率在百兆Hz以上的信号)经过高带宽的放大器放大后，分成两路：一路通过延迟电路后进入低阈值比较器，低阈值比较器的输出信号进入第一触发器；另一路进入高阈值比较器，高阈值比较器的输出信号进入第二触发器去触发一个开门信号给第一触发器开门。当低阈值比较器信号进入第一触发器后，在有开门信号到达第一触发器时，会使第一触发器输出最终的定时信号。

在图1所示的定时电路中，之所以要通过延迟电路将进入低阈值比较器的那一路信号进行延迟，是因为低阈值比较器的比较阈值较小，因此低阈值比较器会更早输出信号，如图2所示，如果不延迟，那么高阈值比较器输出的信号会比低阈值比较器晚Δt时间。这样在低阈值比较器的输出信号到达第一触发器时，因为没有第二触发器输出的开门信号而无法输出定时信号。

因此，为了能让高阈值比较器输出的信号早于低阈值比较器输出的信号，以进入第二触发器去实现“开门”的功能，需要将进入低阈值比较器的那一路信号进行延迟去等待开门信号的到来。通常来讲，只要将进入低阈值比较器的那一路信号延迟略大于(Δt+触发器传输时间)的时长，定时电路即可正常工作，通过计算，一般需要延迟接近10ns或10ns以上。

对于图1中所示的延迟电路，可以采用LC延迟电路进行延迟，在本发明的一个实施例中，LC延迟电路的结构如图3所示，其中电阻R为匹配电阻。通过图3中所示的LC延迟电路能够将信号延迟的时长为：

因此，通过选取适当的L、C的值就可以得到希望延迟的时长。

但是LC延迟电路存在如下问题：由于LC延迟电路的带宽受到L、C大小的限制，比如延迟10ns的时间，则带宽只有16MHz，而精度在百皮秒(ps)量级的定时电路往往需要500MHz以上的带宽，16MHz带宽的LC延迟电路会让信号的上升沿速度显著变慢，于是定时精度就会显著变差。这种LC延迟电路只能用于精度要求为ns(纳秒)或更低的场合，比如普通的PET，而无法用于TOF-PET以及正电子寿命谱仪。

要想用于TOF-PET或正电子寿命谱仪这种定时精度要求在百皮秒量级的场合，必须去除LC延迟电路，通常采用延迟线代替LC延迟，这样带宽至少会增大1GHz以上。其中，用延迟线进行延迟一般有如下两种方案：一种是外接同轴线缆进行延迟，那么延迟10ns需要2米长的线缆，占用了较大的空间；另一种是在印刷线路板上直接通过叠层铺设迂回导线的方式进行延迟，这样会使线路板变得臃肿且电磁兼容性变差。

基于此，在本发明的另一个实施例提出了如图4所示的定时电路。在图4所示的定时电路中，低阈值比较器输出的信号再经过一级比较器，然后再进入第一触发器。图4所示的定时路主要是利用比较器的传输时间进行延迟，这属于将低阈值比较器输出的数字信号进行延迟，由于比较器的传输时间很稳定，经过测试，传输时间为10ns的比较器的传输时间晃动可以达到100ps左右，因此对定时精度带来的影响很小。并且图4所示的定时电路在印刷线路板上也很容易实现，基本不会增加线路板的规模，也不会带来明显的额外功耗(通常一个比较器只需要几毫瓦的功耗)。

需要说明的是，图4中低阈值比较器之后的一级比较器的比较阈值应当小于低阈值比较器输出的数字信号的幅值。

经过验证，采用图4所示的定时电路，3mm长度的LYSO(硅酸钇镥)闪烁体对于511keV的伽玛射线的定时时间分辨率达到177ps，已经成功应用于普通PET中，未来有希望应用于TOF-PET中。

在本发明的实施例中，第一触发器和第二触发器可以采用D型触发器，其中D型触发器的管脚定义及逻辑关系如图5所示。在图5中，D端为D型触发器的数据输入端，CP端为脉冲输入端，

端为置位端，

端为复位端，Q和

为输出端；L表示低电平，H表示高电平(典型值为5V)。

在本发明的示例性实施例中，假设图4中的第一触发器之前的比较器输出的信号为CP1，高阈值比较器输出的信号为CP2，那么第一触发器和第二触发器之间的连接关系如图6所示。

参照图6，第一触发器的D端、CP端、

端、

端、Q端和

端分别记为D1端、CP1端、

端、

端、Q1端和

端；第二触发器的D端、CP端、

端、

端、Q端和

端分别记为D2端、CP2端、

端、

端、Q2端和

端。

其中，CP1端输入CP1信号，CP2端输入CP2信号，

端、

端和D2端接高电平，D1端接

端，

端接Q2端，Q1端经过延迟连接至

端，

端的输出即为定时信号。

以下对第一触发器和第二触发器的动作逻辑进行说明：

假设Q1端初始状态为低电平L，则第二触发器处于图5中所示的逻辑2状态，导致Q2端为低电平L，

端为高电平H，这样会让第一触发器处于逻辑1状态，Q1端将会变为高电平H，因此Q1端的初始状态只能是高电平H。

当开门信号CP2到达后，第二触发器将会处于逻辑4状态，这样，Q2端为高电平H，

端为低电平L，这样给第一触发器输送了开门信号，于是当定时触发信号CP1到达后，第一触发器会处于逻辑5状态，Q1端变为低电平L，

端输出变为高电平H，Q1端的低电平L状态经过一延迟时间后，传到第二触发器的

端，于是将第二触发器置为逻辑2状态，这样，第一触发器会置于逻辑1状态，

端输出变为低电平，这样就完成了一个定时脉冲输出，定时脉冲输出的脉冲宽度即为Q1端到

端之间的延迟时间加上2倍的触发器响应时间，同时可以通过调节这个延迟时间来调节定时脉冲输出宽度。

基于图4所示的定时电路，本发明实施例还提出了一种定时方法，具体包括：将快信号放大后分为第一路信号和第二路信号；通过低阈值比较器将第一路信号和第一比较阈值进行比较，以输出第一数字信号；通过高阈值比较器将第二路信号和第二比较阈值进行比较，以输出第二数字信号；将第一数字信号再经过一级比较器后输入至第一触发器；将第二数字信号输送至第二触发器，将第二触发器的输出信号作为第一触发器的开门信号输送至第一触发器，以触发第一触发器输出定时信号。

应当注意，尽管在上文详细描述中提及了用于动作执行的设备的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本发明的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本发明的其它实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由下面的权利要求指出。

应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。

Claims (10)

1.一种定时电路，其特征在于，包括：

信号源，所述信号源产生的信号分为第一路信号和第二路信号；

第一比较器，所述第一比较器的输入端接收所述第一路信号；

第二比较器，所述第二比较器的输入端接收所述第二路信号，所述第二比较器的比较阈值大于所述第一比较器的比较阈值；

第三比较器，所述第三比较器的输入端连接至所述第一比较器的输出端；

第一触发电路，所述第一触发电路的输入端连接至所述第三比较器的输出端；

第二触发电路，所述第二触发电路的输入端连接至所述第二比较器的输出端，所述第二触发电路的输出端用于向所述第一触发电路传送开门信号，以触发所述第一触发电路输出定时信号。

2.根据权利要求1所述的定时电路，其特征在于，还包括：

放大电路，所述放大电路连接至所述信号源，用于对所述信号源产生的信号进行放大。

3.根据权利要求1所述的定时电路，其特征在于，所述第三比较器的比较阈值小于所述第一比较器输出的数字信号的幅值。

4.根据权利要求1所述的定时电路，其特征在于，所述第一触发电路和所述第二触发电路均为触发器。

5.根据权利要求4所述的定时电路，其特征在于，所述触发器为D触发器。

6.根据权利要求5所述的定时电路，其特征在于，所述第一触发电路为第一D触发器，所述第二触发电路为第二D触发器；

所述第一D触发器的时钟输入端连接至所述第三比较器的输出端，所述第一D触发器的复位端接高电平，所述第一D触发器的第一输出端通过延迟电路连接至所述第二D触发器的复位端，所述第一D触发器的第二输出端用于输出定时信号；

所述第二D触发器的时钟输入端连接至所述第二比较器的输出端，所述第二D触发器的数据输入端和置位端接高电平，所述第二D触发器的第一输出端连接至所述第一D触发器的置位端，所述第二D触发器的第二输出端连接至所述第一D触发器的数据输入端。

7.一种用于闪烁探测器的读出电路，其特征在于，包括：如权利要求1至6中任一项所述的定时电路。

8.一种闪烁探测器，其特征在于，包括：如权利要求7所述的用于闪烁探测器的读出电路。

9.一种定时电路的定时方法，其特征在于，所述定时电路包括信号源、第一比较器、第二比较器、第三比较器、第一触发电路和第二触发电路，其中，所述定时方法包括：

将所述信号源产生的信号分为第一路信号和第二路信号；

通过所述第一比较器将所述第一路信号和第一比较阈值进行比较，以输出第一数字信号；

通过所述第二比较器将所述第二路信号和第二比较阈值进行比较，以输出第二数字信号，所述第二比较阈值大于所述第一比较阈值；

将所述第一数字信号输送至所述第三比较器，并将所述第三比较器的输出信号输入至所述第一触发电路；

将所述第二数字信号输送至所述第二触发电路，将所述第二触发电路的输出信号作为所述第一触发电路的开门信号输送至所述第一触发电路，以触发所述第一触发电路输出定时信号。

10.根据权利要求9所述的定时电路的定时方法，其特征在于，所述第三比较器的比较阈值小于所述第一比较器输出的数字信号的幅值。

Images