CN106154303B - 信号处理装置以及时间探测装置 - Google Patents

Abstract

本公开涉及一种信号处理装置以及一种时间探测装置。所述信号处理装置用于接收多路输入信号，并且在任一路输入信号满足预设条件时均触发一逻辑电平并输出所有所述逻辑电平加合形成一输出信号。本公开可成倍提高信号处理效率。

Description

信号处理装置以及时间探测装置

技术领域

本公开涉及信号处理技术领域，具体而言，涉及一种信号处理装置以及一种时间探测装置。

背景技术

在核谱学中，信号处理技术的应用十分广泛，例如，可以被应用于正电子发射型计算机断层显像技术(PET，Positron Emission Computed Tomography)、正电子湮没寿命谱(PALS，Positron Annihilation Lifetime Spectrum)测量以及电子偶素飞行时间谱(Ps-TOF，Positronium Tpectrum-Time Of Flight)测量中等。

上述信号处理过程是利用一个探测器探测一路输入信号的起始信号，探测器出来的信号经过前放后进入一定时器产生一起始时间信号；利用另一个探测器探测所述输入信号的终止信号，探测器出来的信号经过前放后进入另一个定时器产生一终止时间信号。所述起始时间信号和所述终止时间信号的的时间差即作为正电子寿命或是电子偶素的飞行时间，对多事件的时间差进行统计即是正电子湮没寿命谱或电子偶素飞行时间谱。

由于探测器的探测范围局限和正电子湮没产生信号的4π立体角分布，收集两个探测器测量的时间信号效率低，同时现有信号处理装置只能对一路输入信号输出一路输出信号，不同输入信号的输出信号之间是相互独立的，当处理多路具有时间相关性的信号时，现有的信号处理装置无法独立完成。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

针对现有技术中的部分问题或者全部问题，本公开提供一种信号处理装置以及一种时间探测装置。

根据本公开实施例的第一方面，提供一种信号处理装置，其特征在于，用于接收多路输入信号，并且在任一路输入信号满足预设条件时均触发一逻辑电平并输出所有所述逻辑电平加合形成一输出信号。

在本公开的一种示例性实施例中，所述信号处理装置还包括多个定时器，每一所述定时器均接收一所述输入信号并对应每一所述输入信号的时间输出一所述逻辑电平；以及信号加合模块，对多个所述逻辑电平进行或逻辑处理并输出一所述输出信号。

在本公开的一种示例性实施例中，所述定时器的定时方法为前沿定时方法或恒比定时方法。

在本公开的一种示例性实施例中，所述信号处理装置还包括信号电平宽度调节模块，用于对所述输出信号的电平宽度进行调节。

在本公开的一种示例性实施例中，所述输出信号按所述电平宽度输出，当所述输入信号在已被触发的所述逻辑电平的所述电平宽度的时间内满足所述预设条件时，以该所述逻辑电平作为被触发的逻辑电平。

在本公开的一种示例性实施例中，所述信号处理装置还包括信号延时模块，用于对所述输出信号进行预设时长的延时并输出延时后的所述输出信号。

在本公开的一种示例性实施例中，所述信号处理装置还包括信号电平转换模块，用于对所述输出信号进行电平转换为TTL电平和/或ECL电平。

在本公开的一种示例性实施例中，所述信号处理装置被集成在一块电路板上并封装为一单宽NIM插件，所述单宽NIM插件利用NIM机箱电源供电，所述单宽NIM插件信号接口采用阻抗特性为50Ω的标准BNC接口。

根据本公开实施例的第二方面，提供一种时间探测装置，其特征在于，包括所述信号处理装置；还包括多个探测器，每一所述探测器用于输出一所述输入信号；所述信号处理装置与所述多个探测器耦接，用于接收多个所述输入信号并输出所述输出信号。

在本公开的一种示例性实施例中，所述多个探测器的总探测角度范围为4π立体角。

本公开的一种实施例中的技术方案采取同时接收多路输入信号，并将输出信号加合为一路输出信号的方法，使得原本需要监测多个信号处理装置的输出信号获得多个输入信号的信息，现在仅需监测一路输出信号即可获得多个输入信号的时间间隔、先后顺序等信息，因此，所述信号处理装置成倍提高了信号处理效率；同时，原本需要多个信号处理装置来处理的多个输入信号处理问题现在仅需一个所述信号处理装置来处理，因此，所述信号处理装置简化了设备结构。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示意性示出一种时间探测装置的方框图。

图2示意性示出本公开示例性实施例中所述一种信号处理装置的方框图。

图3示意性示出本公开示例性实施例中所述信号处理装置的所述NIM工装前面板外形图。

图4示意性示出本公开示例性实施例中所述时间探测装置的方框图。

图5示意性示出本公开示例性实施例中一种时长测量方法的示意图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知技术方案以避免喧宾夺主而使得本公开的各方面变得模糊。

此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。

在核谱学中，信号处理装置被广泛应用，例如获取正电子湮没寿命谱(PALS)。高能正电子进入物质后在短时间内通过与电子、原子或离子的非弹性散射损失能量，迅速慢化到热能区，这一过程称为热化。热化后的正电子在物质中扩散，在扩散过程中同周围媒质中的电子相遇而湮没，全部质量转变成电磁辐射──湮没γ光子。扩散过程的持续时间因材料的不同而异，正电子在材料中居留时间即正电子湮没寿命。例如，可以用1.27MeV的γ光子标志正电子的产生，并作为起始信号，用511keV的湮没辐射γ光子标志正电子的“死亡”，并作为终止信号。两个信号的时间差将是正电子的寿命。

如图1所示，是一种技术中信号处理装置的原理示意图。定时器接收探测器探测到的输入信号后，若该输入信号满足定时器预设定时条件(前沿定时或恒比定时)，定时器输出一预设电平宽度的逻辑电平作为输出信号，此逻辑电平即为所述起始信号或终止信号的时间信号。

这种信号处理装置只能对一路输入信号输出一路输出信号，不同输入信号的输出信号之间是相互独立的。如图1所示，在处理多路输入信号时，需使用多个该信号处理装置。同时，由于探测器的探测范围局限和正电子湮没产生信号的4π立体角分布，一个探测器探测到的时间信号有限，若处理多路具有时间相关性的信号时，将需要使用多个如上装置，结构臃肿，效率较低。

根据本公开实施例的第一方面，提供一种信号处理装置，可以实现对多个输入信号进行处理后输出为一路输出信号，极大提高了信号处理效率，为处理多路具有时间相关性的信号提供了一种结构简单、效率高的解决办法。

下面，对本示例实施方式中信号处理装置的一种可能的具体实现方式加以详细说明。

本示例实施方式中，所述信号处理装置用于接收多路输入信号，并且在任一路输入信号满足预设条件时均触发一逻辑电平并输出所有所述逻辑电平加合形成一输出信号。

在本示例实施方式中，所述信号处理装置能够接收多路输入信号，输出一路输出信号。所述输入信号例如可以为探测器的输出信号，也可以为脉冲发生器产生的脉冲信号，或者是周期性的时钟信号等等，本公开并不以此为限。所述输出信号可以为逻辑电平序列组成的脉冲信号，所述逻辑电平的电平宽度可以调节，电平表现形式可以调节。

本示例实施方式中，以所述输出信号可以用于时长测量进行举例说明，但在本公开的其他示例性实施例中，所述输出信号也可以用做其他设备的触发信号，也可以用做时钟信号，还可以直接用于事件统计等其其他领域，本示例性实施例中对此不做特殊限定。

如图2所示是所述信号处理装置的框图，可以包括多个定时器以及信号加合模块101。其中，每一所述定时器均接收一输入信号并对应每一所述输入信号的时间输出一逻辑电平；所述信号加合模块101可以对多个所述逻辑电平进行或逻辑处理并输出一输出信号。

本示例实施方式中，所述输入信号可以为模拟信号，也可以为数字信号，任一定时器接收一输入信号后，可以判断其是否满足该定时器定时方法的预设条件，若满足所述预设条件，则该定时器输出一逻辑电平。

多个定时器输出的多个逻辑电平进入信号加合模块101，所述信号加合模块101的实现形式可以为包括多个或逻辑门的数字电路。所述多个逻辑电平被进行或运算并输出包括一个或多个逻辑电平的输出信号。因此，当有任一输入信号进入所述信号处理装置时，其对应定时器输出一逻辑电平，信号加合模块101即输出一标识该输入信号时间点的逻辑电平。

当多个输入信号同时进入所述信号处理装置时，信号加合模块101同时接收到多个定时器输出的逻辑电平，经过或逻辑运算后，信号加合模块101只输出一个逻辑电平，标识所述多个同时输入信号的时间点。此特性可使所述信号处理装置应用于多信号的符合和反符合方式输出中。

当多个输入信号在不同时间点进入所述信号处理装置时，各定时器输出的逻辑电平有时间间隔，信号加合模块101会对应各输入信号的时间点均输出一逻辑电平，即此时信号加合模块101输出的输出信号为一包括多个逻辑电平的逻辑电平序列，该输出信号上的逻辑电平保留了各对应输入信号的时间点信息，以及各输入信号之间的时间间隔信息。

在本示例实施方式中，所述定时器定时方法的预设条件随该定时器定时方法的不同而不同，所述定时器定时方法可以为前沿定时方法或恒比定时方法。举例而言：

所述前沿定时方法是利用前沿定时电路快速电压比较器将输入电压与一固定电平(甄别阈值)相比较，当输入电平大于阈值时给出定时输出。前沿定时的时间晃动和定时游动随输入信号的噪声、上升时间、幅度的变化而变化，一般定时误差较大，可以用在要求不严格的场合。

所述恒比定时方法的基本原理是将输入信号分成三路：选择第一路的衰减信号和第二路的反向延迟信号相加产生的过零点为定时点，第三路信号为前沿预甄别，只有当输入信号幅度大于所述前沿预甄别值时，过零点定时才能输出。恒比定时可以给出较高的定时性能，但是只对上升时间相同，幅度不同的信号，定时误差较小。对于幅度和上升时间均有较大变化范围的信号定时，理论上是将恒比定时点移动到信号的上升沿上，但这种方法要求信号的上升沿近似斜线，否则定时误差较大。本示例实施方式中的定时器定时方法采用恒比定时方法。

在本示例实施方式中，所述信号处理装置还可以包括信号电平宽度调节模块102，用于对信号加合模块101输出的输出信号的电平宽度进行调节。

如图2，信号电平宽度调节模块102可以根据用户预设设置一电平宽度。所述信号电平宽度模块102的实现形式可以为包括一D锁存器的电路。当信号加合模块101产生一输出信号时，此信号作为所述信号电平宽度模块102中的一D锁存器的输出使能信号，与作为D锁存器的输入信号的预设电平宽度的一方波信号同时作用于所述D锁存器。因此，该D锁存器输出对应于所述输出信号时间点的预设电平宽度的逻辑电平。通过调节所述方波信号的电平宽度，即可调节所述输出信号的电平宽度。

当信号加合模块101产生一逻辑电平时，所述D锁存器可以输出一预设电平宽度的逻辑电平，若在此逻辑电平输出期间信号加合模块101又有一逻辑电平产生，此时D锁存器处于锁定状态，会将后一信号屏蔽，不被打断地输出前一信号的逻辑电平直至完整输出整个所述电平宽度的逻辑电平。因此当多个输入信号出现在预设电平宽度所表示的时段内时，信号处理装置只输出第一个被测到的输入信号的输出信号。

本示例实施方式中，所述信号处理装置还包括信号延时模块103，用于对所述输出信号进行预设时长的延时并输出延时后的所述输出信号。

输出信号可能会由于电路器件的原因存在一定延时，通过设置信号延时模块103能够将延时设置为可调，进而能够准确测量输出信号时间点。另外，当所述信号处理装置被用作测量输入信号的时长时，为方便后续时幅转换器(TAC，Time-Amplitude Converter)将被测输入信号时长转换为时间谱，可对该信号处理装置的输出信号进行可调预设值的延时。

时幅转换器是将每一输入信号的起始信号与终止信号之间的时间差线性地转换为一脉冲的幅度并将多个这样的幅度输出为该信号群的时间谱的装置。由于时幅转换器本身有一定的“死时间”，输入信号小于此时间时，不能得到线性转换，因此，为了保证时间差信号都能得到线性转换，终止信号在输入到时幅转换器前需先通过一延时器。在本公开中，如图2所示，时间信号经过时间信号电平宽度调节单元后，经过时间信号延时单元进行延时处理。

本示例实施方式中，所述信号处理装置还包括信号电平转换模块104，用于对所述输出信号进行电平转换为TTL电平和/或ECL电平。

信号电平转换模块104将经过信号延时模块103处理后的时间信号转换为TTL(Transistor-Transistor Logic，晶体管晶体管逻辑电路)电平和ECL(Emitter-CoupledLogic，发射极耦合逻辑)电平，以满足不同应用的需要。

本示例实施方式中，所述信号处理装置被集成在一块电路板上并封装为一单宽NIM插件，所述单宽NIM插件利用NIM机箱电源供电，所述单宽NIM插件信号接口采用阻抗特性为50Ω的标准BNC接口。

在核电子学领域，核电子学仪器通常采用积木式(即插件式)结构，因此需要对插件实行标准化，NIM(Nuclear Instrument Module，核仪器插件标准)标准为通用的一种标准。NIM标准包括仪器箱体、插件的基本结构、尺寸、供电电压、联接方式、信号的输入输出等项标准。

例如其主要内容可以包括：采用19英寸(482.6毫米)箱体；插件标称高度221.5毫米，深245.7毫米，单位宽度34.3毫米；每个箱体中可容纳12个单宽插件，或其他倍宽插件的组合；供电电压规定为±24伏、±12伏、±6伏。插件与箱体通过标准的42芯针式插接件相连接；模拟信号为0～+1伏、0～+10伏、0～+100伏三类；慢逻辑的低电平为+1伏～+2伏，高电平为+4伏～+12伏；快逻辑的低电平为-1～+1毫安，高电平为-14～-18毫安(阻抗为50Ω)。

本示例实施方式中，所述定时器模块被集成在一块电路板上，组装为单宽NIM插件工装，使得原来需要几块电路板才能完成的工作量由一块电路板完成，简化了测量装置和使用技术，降低了设备的造价和使用成本。所述单宽NIM插件工装利用NIM机箱电源供电，所有信号接口都采用50Ω的标准BNC(同轴电缆接插头，Bayonet Nut Connector)接口，以满足时幅转换器对输入阻抗的要求。如图3所示为所述一本示例实施方式NIM工装前面板示意图，其中A1、A2、A3、A4是信号输入接口，B1是信号输出接口(TTL电平)，B2是信号输出接口(ECL电平)，C为固定螺钉。

根据本公开实施方式的第二方面，提出一种时间探测装置，如图4，所述时间探测装置包括多个探测器和本公开实施方式第一方面所提出的信号处理装置。所述多个探测器用于将广义物理信号转换为电信号，所述广义物理信号可以为光信号、电信号、压力信号、温度信号等多种表现形式，所述电信号可以为模拟信号、数字信号等。

例如，在获取正电子湮没寿命谱(PALS)时，所述探测器可以用于获取γ光子并将其转换为脉冲信号。所述探测器可以包括塑料闪烁探测器、氟化钡探测器和铅玻璃探测器等。如图4所示，信号处理装置接收到多个探测器发出的脉冲信号，按照其时间顺序进行处理，输出一路包括若干逻辑电平的输出信号，每一所述逻辑电平均对应一探测器输出的脉冲信号。所述一路输出信号保留了各脉冲信号的先后顺序、时间间隔等信息，在成倍提高探测效率的同时简化了探测装置。

此外，为了探测4π立体角范围内的多个输入信号，实现探测范围的全面覆盖，本示例实施方式中可以将多个探测器的探测范围围成一个4π立体角。举例而言，本示例实施方式中可以包括，4个所述探测器，每一所述探测器的探测范围至少为π立体角，4个所述探测器均匀分布在一个球面上，从而实现探测范围的全面覆盖。但需要说明的是，在本公开的其他示例性实施例中，所述探测器模块也可以为其他组成或结构，本示例性实施例中对此不做特殊限定。

在本示例的一种实施方式中，所述时间探测装置可以用来测量输入信号的时长。可以使用第一时间探测装置输出第一时间信号以及使用第二时间探测装置用于输出第二时间信号。根据第一时间信号获取的起始时间以及根据第二时间信号获取的终止时间计算终止时间与起始时间的差值。

如图5所示，时间探测装置1用来测量多输入信号的起始信号，时间探测装置2用来测量多输入信号的终止信号。对于一次正电子湮灭事件，所有输入信号同时产生且在4π立体角范围中信号存续时间接近，所以时间探测装置2的输出信号2中的每一逻辑电平即终止时间信号与时间探测装置1的输出信号1的每一逻辑电平即起始时间信号是一一对应且顺序一致的，可根据其对应关系计算出终止信号与起始信号的时间差T。将两装置输出的时间信号序列按先后顺序进行一一对比，即可得到4π立体角范围内探测到的各输入信号的时长T1～Tn。

当然，所述信号处理装置并不限于以上几种实施例中提到的用途。在本示例实施方式中，所述信号处理装置例如还可以应用于事件统计、生成时钟信号、生成其他设备的触发信号等。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (8)

1.一种信号处理装置，其特征在于，用于接收多路输入信号，并且在任一路输入信号满足预设条件时均触发一逻辑电平并通过信号加合模块输出所有所述逻辑电平加合形成一包括预设电平宽度的逻辑电平的输出信号，包括：

信号电平宽度调节模块，用于对所述输出信号的电平宽度进行调节，所述输出信号按所述电平宽度输出，当所述输入信号在已被触发的所述逻辑电平的所述电平宽度的时间内满足所述预设条件时，以该所述逻辑电平作为被触发的逻辑电平。

2.根据权利要求1所述的信号处理装置，其特征在于，包括：

多个定时器，每一所述定时器均接收一所述输入信号并对应每一所述输入信号输出一所述逻辑电平；以及

信号加合模块，用于对多个所述逻辑电平进行或逻辑处理并输出所述输出信号。

3.根据权利要求2所述的信号处理装置，其特征在于，所述定时器的定时方法为前沿定时方法或恒比定时方法。

4.根据权利要求1所述的信号处理装置，其特征在于，还包括：

信号延时模块，用于对所述输出信号进行预设时长的延时并输出延时后的所述输出信号。

5.根据权利要求1所述的信号处理装置，其特征在于，还包括：

信号电平转换模块，用于对所述输出信号进行电平转换为TTL电平和/或ECL电平。

6.根据权利要求1～5任意一项所述的信号处理装置，其特征在于，所述信号处理装置被集成在一块电路板上并封装为一单宽NIM插件，所述单宽NIM插件利用NIM机箱电源供电，所述单宽NIM插件信号接口采用阻抗特性为50Ω的标准BNC接口。

7.一种时间探测装置，其特征在于，包括根据权利要求1～5任意一项所述的信号处理装置；还包括：

多个探测器，每一所述探测器用于输出一所述输入信号；

所述信号处理装置与所述多个探测器耦接，用于接收多个所述输入信号并输出所述输出信号。

8.根据权利要求7所述的时间探测装置，其特征在于，所述多个探测器的总探测角度范围为4π立体角。