CN116148914B - 一种具有时间游动补偿功能的甄别电路 - Google Patents
一种具有时间游动补偿功能的甄别电路 Download PDFInfo
- Publication number
- CN116148914B CN116148914B CN202310112892.3A CN202310112892A CN116148914B CN 116148914 B CN116148914 B CN 116148914B CN 202310112892 A CN202310112892 A CN 202310112892A CN 116148914 B CN116148914 B CN 116148914B
- Authority
- CN
- China
- Prior art keywords
- circuit
- input tube
- current source
- time
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
- G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
- G01T1/16—Measuring radiation intensity
- G01T1/17—Circuit arrangements not adapted to a particular type of detector
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
- G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
- G01T1/29—Measurement performed on radiation beams, e.g. position or section of the beam; Measurement of spatial distribution of radiation
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- General Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Molecular Biology (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本发明涉及一种具有时间游动补偿功能的甄别电路,该电路包括:比较器,被配置为对输入信号进行处理输出带有“幅度‑时间游动”的触发信号;互为反向数字信号产生电路,被配置为将带有“幅度‑时间游动”的触发信号进行处理输出互为反向数字信号;单端转差分电路,被配置为将所述输入信号进行处理输出差分模拟信号;时间游动补偿电路,被配置为将所述互为反向数字信号与差分模拟信号进行处理,使得不同幅度输入信号所对应的输出信号产生不同延迟;整形电路,被配置为对不同延迟的输出信号进行整形处理,输出补偿后的“幅度‑时间游动”触发信号。本发明大大降低了“幅度‑时间游动”,提高了事件分辨率。
Description
技术领域
本发明是关于一种具有时间游动补偿功能的甄别电路,涉及粒子探测技术领域。
背景技术
由于重要科学目标的牵引,国际上正在升级和新建大型重离子综合研究装置,例如德国FAIR、法国SPIRAL-II、美国FRIB、中国HIAF等,先进的第三代放射性次级束流装置是这些大型研究装置的标配。HIAF的放射性次级束流分离装置HFRS是开展次级束物理研究的强有力工具,具有大接收度、高分辨本领、高磁刚度等特点。
随着束流强度持续提高,HFRS束线中用于粒子鉴别的探测器对前端读出电子学提出了更高要求。为了实现高计数率、高密度、大动态范围的前端读出电子学,一些内部带有缓存器的异步读写架构被逐渐提出并实现于前端读出ASIC(Application SpecificIntegrated Circuit)芯片中,通过内部缓存可提升对能量信号处理的最高计数率,降低对后端采样ADC通道的要求,并减小系统死时间。
由于内部缓存在完成信号去随机化和去稀疏化的同时会丢失信号的时间信息,因此需要在ASIC芯片内部为每一个能量信号打一个时间戳,以匹配对应的核事件。时间戳是利用计时器记录甄别电路输出的触发信号的时刻来获得。由于同一核事件在不同位置传感器上产生的能量沉积不同,输入前端放大器和快成型电路后输出不同幅度的信号,而对于幅度不同、上升时间相同的输入信号经过甄别电路时,会产生“幅度-时间游动”效应,造成在相同阈值下输出触发信号的时刻不同,从而带来对同一个核事件分辨的误差,并且该误差随着输入信号动态范围增大而增大。因此,在高计数率、大动态范围的情况下极大地影响了对不同核事件的分辨能力。
发明内容
针对上述问题,本发明的目的是提供一种具有时间游动补偿功能的甄别电路,能够有效解决高计数率(108event/s)、大动态范围情况下甄别电路输出触发时刻不一致的问题,提高前端读出电子学对不同核事件的分辨精度。
为了实现上述发明目的,本发明采用的技术方案为:一种具有时间游动补偿功能的甄别电路,该电路包括:
比较器,被配置为对输入信号进行处理输出带有“幅度-时间游动”的触发信号;
互为反向数字信号产生电路,被配置为将带有“幅度-时间游动”的触发信号进行处理输出互为反向数字信号;
单端转差分电路,被配置为将所述输入信号进行处理输出差分模拟信号;
时间游动补偿电路,被配置为将所述互为反向数字信号与差分模拟信号进行处理,使得不同幅度输入信号所对应的输出信号产生不同延迟;
整形电路,被配置为对不同延迟的输出信号进行整形处理,输出补偿后的“幅度-时间游动”触发信号。
所述的甄别电路,进一步地,所述输入信号为准高斯信号,所述准高斯信号是指外部前置放大器输出的指数衰减信号经过快成型电路后形成的前沿部分比后沿部分快一些的信号。
所述的甄别电路,进一步地,所述时间游动补偿电路采用半边电路等效模型,半边电路等效模型包括第一电容、第一电流源、第二电流源、第一开关和第二开关;
所述第一电容的一端连接到地,第一电容的另一端并联连接第一开关的第一端,第二开关的第一端和第一电流源的一端,所述第一开关的第二端连接供电电源,所述第一开关的第三端连接所述反向数字信号产生电路的输出端;所述第一电流源的另一端连接地,所述第二开关的第二端连接第二电流源的一端,第二电流源的另一端连接地,所述第二开关的第三端连接所述单端转差分电路的输出端。
所述的甄别电路,进一步地,所述时间游动补偿电路的具体实现电路包括第一输入管、第二输入管、第三输入管、第四输入管、第二电容、第三电容、第三电流源、第四电流源和第五电流源;
第一输入管和第二输入管的栅级分别连接所述反向数字信号产生电路的输出端,且第一输入管和第二输入管的漏极连接供电电源,第一输入管的源极相应并联连接第二电容和第三电流源的一端,第二电容和第三电流源的另一端接地;第二输入管的源极相应并联连接第三电容和第四电流源的一端,第三电容和第四电流源的另一端接地;第三输入管和第四输入管的栅级分别连接所述单端转差分电路的输出端,第三输入管漏极连接相应并联连接第二电容和第三电流源的一端;第四输入管的漏极连接相应并联连接第三电容和第四电流源的一端,第三输入管和第四输入管的源极连接第五电流源的一端,第五电流源的另一端接地。
所述的甄别电路,进一步地,所述第一输入管、第二输入管、第三输入管和第四输入管均采用NMOS管。
所述的甄别电路,进一步地,所述第一输入管和第二输入管尺寸相等,所述第三输入管和第四输入管尺寸相等。
所述的甄别电路,进一步地,所述第二电容和第三电容的容值相等。
所述的甄别电路,进一步地,所述比较器采用迟滞比较器。
所述的甄别电路,进一步地,所述甄别电路设置在一ASIC中。
本发明由于采取以上技术方案,其具有以下特点:
1、本发明提供的基于180nm CMOS工艺的具有时间游动补偿功能的甄别电路,大大降低了“幅度-时间游动”,提高了事件分辨率,例如:对于一个固定阈值比较器,探测器输入的电荷信号经过前置放大器和快成型电路后转化为上升时间为30ns的准高斯信号,信号幅度从10mV-1V,时间游动最大为20ns,经过时间游动补偿后,时间游动最大被控制到4ns以内,减小了时间信息的误差,加强了对于不同事件的判定。
2、本发明将比较器和时间游动补偿电路等设置再同一块ASIC中,相比于常用的基于片内比较器产生的触发信号和能量幅值在FPGA上进行算法修正“幅度-时间游动”的方法,极大地提高了集成度同时也提高了稳定性,避免了信号在片外传输中带来的噪声和串扰等,具有很高的集成度。
综上,本发明具有较大的实用性和优越性,同时可以推广至双面硅条、微条气体室等探测器中,在核与粒子物理实验探测器前端读出系统中有着广泛的应用前景。
附图说明
通过阅读下文优选实施方式的详细描述,各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的,而并不认为是对本发明的限制。在整个附图中,用相同的附图标记表示相同的部件。在附图中:
图1为本发明实施例的甄别电路原理方框图(方框内部分)。
图2为本发明实施例中时间游动补偿模块简化模型图。
图3为本发明实施例的时间游动补偿模块电路图。
图4为本发明实施例中时间游动补偿模块工作过程描述图。
图5为本发明实施例时间游动补偿前后游动大小的对比图。
具体实施方式
应理解的是,文中使用的术语仅出于描述特定示例实施方式的目的,而无意于进行限制。除非上下文另外明确地指出,否则如文中使用的单数形式“一”、“一个”以及“所述”也可以表示包括复数形式。术语“包括”、“包含”、“含有”以及“具有”是包含性的,并且因此指明所陈述的特征、步骤、操作、元件和/或部件的存在,但并不排除存在或者添加一个或多个其它特征、步骤、操作、元件、部件、和/或它们的组合。文中描述的方法步骤、过程、以及操作不解释为必须要求它们以所描述或说明的特定顺序执行,除非明确指出执行顺序。还应当理解,可以使用另外或者替代的步骤。
尽管可以在文中使用术语第一、第二、第三等来描述多个元件、部件、区域、层和/或部段,但是,这些元件、部件、区域、层和/或部段不应被这些术语所限制。这些术语可以仅用来将一个元件、部件、区域、层或部段与另一区域、层或部段区分开。除非上下文明确地指出,否则诸如“第一”、“第二”之类的术语以及其它数字术语在文中使用时并不暗示顺序或者次序。因此,以下讨论的第一元件、部件、区域、层或部段在不脱离示例实施方式的教导的情况下可以被称作第二元件、部件、区域、层或部段。
为了便于描述,可以在文中使用空间相对关系术语来描述如图中示出的一个元件或者特征相对于另一元件或者特征的关系,这些相对关系术语例如为“内部”、“外部”、“内侧”、“外侧”、“下面”、“上面”等。这种空间相对关系术语意于包括除图中描绘的方位之外的在使用或者操作中装置的不同方位。
由于同一核事件在不同位置传感器上产生的能量沉积不同,输入前端放大器和快成型电路后输出不同幅度的信号,而对于幅度不同、上升时间相同的输入信号经过甄别电路时,会产生“幅度-时间游动”效应,造成在相同阈值下输出触发信号的时刻不同,从而带来对同一个核事件分辨的误差,并且该误差随着输入信号动态范围增大而增大。本发明提供一种具有时间游动补偿功能的甄别电路,该电路包括:比较器,被配置为对输入信号进行处理输出带有“幅度-时间游动”的触发信号;互为反向数字信号产生电路,被配置为将带有“幅度-时间游动”的触发信号进行处理输出互为反向数字信号;单端转差分电路,被配置为将所述输入信号进行处理输出差分模拟信号;时间游动补偿电路,被配置为将所述互为反向数字信号与差分模拟信号进行处理,使得不同幅度输入信号所对应的输出信号产生不同延迟;整形电路,被配置为对不同延迟的输出信号进行整形处理,输出补偿后的“幅度-时间游动”触发信号。因此,本发明能够应用于大动态范围(10fC-1pC)、高计数率(108event/s)的前端读出ASIC芯片中。通过本发明的时间游动补偿,可将由于输入信号幅度大小不同而引起的甄别电路输出触发信号的时间游动从最大的20ns调整至4ns以内,从而实现对计数率高达108event/s的核事件的准确分辨,这种时间游动补偿对于处理一定范围内的随机信号具有优越性与准确性,极大提升了探测器读出系统中对不同核事件的分辨精度。
下面将参照附图更详细地描述本发明的示例性实施方式。虽然附图中显示了本发明的示例性实施方式,然而应当理解,可以以各种形式实现本发明而不应被这里阐述的实施方式所限制。相反,提供这些实施方式是为了能够更透彻地理解本发明,并且能够将本发明的范围完整的传达给本领域的技术人员。
如图1所示,本实施例提供的具有时间游动补偿功能的甄别电路,包括迟滞比较器、互为反向数字信号产生电路、单端转差分电路、时间游动补偿电路和整形电路。
迟滞比较器,用于对准高斯信号进行处理输出带有“幅度-时间游动”的触发信号;
互为反向数字信号产生电路,用于将带有“幅度-时间游动”的触发信号进行处理输出互为反向的数字信号(Tri+,Tri-);
单端转差分电路,用于将准高斯信号进行处理输出为差分模拟信号(Vsig+,Vsig-);
时间游动补偿模块,用于对互为反向数字信号(Tri+,Tri-)与差分模拟信号(Vsig+,Vsig-)进行处理,使得不同幅度输入信号所对应的输出信号产生不同延迟;
整形电路,用于对不同延迟的信号进行整形处理,增强驱动能力,输出补偿了“幅度-时间游动”后的触发信号。
本发明的一个优选实施例中,准高斯信号是指前端放大器输出的指数衰减信号经过快成型电路中CR-(RC)2滤波器后形成的前沿部分比后沿部分快一些的信号,本实施例中准高斯信号的形成为:外部探测器的输出信号通过前置放大器和快成形电路被整形输出上升时间为设定值的准高斯信号,本实施例中的准高斯信号上升时间设定为30n,以此为例,不限于此,可以根据实际需要进行上升时间的设定。
本发明的一个优选实施例中,如图2所示,时间游动补偿电路采用半边电路等效模型,包括电容C1、电流源I1、电流源I2、开关S1和开关S2。
电容C1的一端连接到地,电容C1的另一端并联连接开关S1的第一端、开关S2的一端和电流源I1的一端,开关S1的第二端连接供电电源VDD,电流源I1的另一端连接地,开关S2的第二端连接电流源I2的一端,电流源I2的另一端连接到地,其中,开关S1的第三端连接反向数字信号产生电路的输出端,开关S2的第三端连接单端转差分电路的输出端。
进一步地,基于上述半边电路等效模型通过如图3所示的时间游动补偿电路的具体结构进行实现,本实施例的时间游动补偿电路包括输入管M1、输入管M2、输入管M3、输入管M4、电容C2、电容C3、电流源I3、电流源I4和电流源I5。实现过程为:开关S1对应时间游动补偿电路的输入管M1或输入管M2,开关S2对应时间游动补偿电路的输入管M3或输入管M4,简化模型中的电容C1对应时间游动补偿电路的电容C2或电容C3,简化模型中的电流源I1对应时间游动补偿电路的电流源I3或电流源I4,简化模型中的电流源I2对应时间游动补偿电路的电流源I5。
其中,输入管M1和输入管M2的栅级(G)分别接收Tri-,Tri+信号,且输入管M1和输入管M2的漏极连接供电电源VDD,输入管M1的源极相应并联连接电容C2和电流源I3的一端,电容C2和电流源I3的另一端接地,输入管M2的源极相应并联连接电容C3和电流源I4的一端,电容C3和电流源I4的另一端接地;
输入管M3和输入管M4的栅级(G)分别接收Vsig-和Vsig+,且输入管M3漏极连接相应并联连接电容C2和电流源I3的一端;输入管M4的漏极连接相应并联连接电容C3和电流源I4的一端,输入管M3和输入管M4的源极连接电流源I5的一端,电流源I5的另一端接地。
进一步地,输入管M1、输入管M2,输入管M3和输入管M4均采用NMOS管,输入管M1和输入管M2尺寸相等,输入管M3和输入管M4尺寸相等,为了得到更好的开关特性,输入管M1、输入管M2、输入管M3和输入管M4尺寸应当选择较大的宽长比。
进一步地,电容C2和电容C3容值相等。
基于上述时间游动补偿模块的半边电路等效模型,详细说明本发明的时间游动补偿电路的工作过程。
如图4所示,将准高斯信号Vsig+和Vsig-简化为三角波考虑,当迟滞比较器未产生触发信号时,信号Vsig-和信号Trig-控制开关S1和开关S2导通形成电源对地回路,在电容C1的顶板上建立初始电位。
假设幅度为A的快成型输出信号输入迟滞比较器(Vsig-幅度也为A),迟滞比较器阈值设定为Vth,设迟滞比较器产生的触发信号前沿时刻为t1,忽略比较器的本征延迟,可以近似认为迟滞比较器输入信号过阈时刻为迟滞比较器输出产生触发信号的时刻。因此,若忽略互为反向数字信号产生电路的传输延迟,开关S1在t1时刻关断,电容C1顶板上的电荷在t1时刻开始通过电流源I1和电流源I2共同放电,同时开关S2的控制电压Trig-的电压值下降,设其下降至Vs时,S2关断,随后电容C1顶板上的电荷通过电流源I1放电,直到电容C1顶板上电压降低至0V时结束放电。因此从t1时刻开始,电容C1顶板上的电压会呈现一条先快后慢的放电曲线。
设幅度为B(B小于A,Vsig-信号幅度为B)的快成型信号输入迟滞比较器,迟滞比较器输出的触发信号前沿时刻为t2,则t2大于t1,设开关S1到开关S2关断之间的时间差为Td1,开关S2关断到电容C1停止放电之间的时间差为Td2。Vsig-信号幅度为B时的Td1大于Vsig-信号幅度为A时的Td1,Vsig-信号幅度为B时的Td2小于Vsig-信号幅度为A时的Td2,由于Td1时间段内电容C1顶板的放电效率大于Td2时间段内的放电效率,因此对于迟滞比较器输入信号幅度为A和B的情况下,在时间游动补偿模块的电容C1顶板上可以获得近似相同的总放电时间(Td1+Td2)。
设电流源I1和电流源I2共同放电时,电容C1顶板上的放电效率为k1(V/S),开关S2关断,电流源单独放电时,电容C1顶板上的放电效率为k2(V/S),设快成型输出信号基线为Vbase,经过理论计算可得,迟滞比较器输入不同幅度信号,在电容C1顶板上产生统一的放电总时间,需要满足k2/k1=1-Vth/(Vbase-Vs),其中,公式中k2/k1=I3/(I5+I3),电容C2和电容C3电容值大小的选取与电流源I5,电流源I3和电流源I4大小的选取,影响了电容C2和电容C3顶板上电荷的放电速度,取决于快成型输出信号的前沿时间。
本发明的一个优选实施例中,迟滞比较器可以采用内部正反馈的现有结构,输入信号为快成型电路输出的准高斯信号,输出信号为脉冲信号,以此为例不限于此,可以采用其他比较器进行实现。
本发明的一个优选实施例中,互为反向数字信号产生电路输入为迟滞比较器输出的数字信号,输出为互为反向的数字信号,同向端采用两级反相器实现,反向端采用一级传输门加一级反相器实现,其中,传输门用于补偿反相器的本征传输延迟。
本发明的一个优选实施例中,单端转差分电路可以采用现有两级结构运放,第一级为电阻负载的OTA,第二级为单级共源放大器结构,输入信号一端为快成型电路输出的信号,输入信号另一端为快成型电路输出信号的基线电平,输出信号为差分输出信号。
本发明的一个优选实施例中,整形电路可以采用单级共源放大器与反相器实现。输入为时间游动补偿模块的输出,输出为补偿了时间游动后的触发信号。
本发明的一个优选实施例中,本实施例的具有时间游动补偿功能的甄别电路设置在一ASIC中。
综上,本实施例电路在测试中使用相同上升时间30ns、不同幅度10mV-1.65V的高斯信号作为输入,测试结果表明:该电路可将20ns的时间游动补偿到4ns以内,如图5所示,图中为时间游动补偿前后,时间游动大小的对比结果图。
本说明书中的各个实施例均采用递进的方式描述,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其他实施例的不同之处。在本说明书的描述中,参考术语“一个优选的实施例”、“进一步地”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本说明书实施例的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (8)
1.一种具有时间游动补偿功能的甄别电路,其特征在于,该电路包括:
比较器,被配置为对输入信号进行处理输出带有“幅度-时间游动”的触发信号;
互为反向数字信号产生电路,被配置为将带有“幅度-时间游动”的触发信号进行处理输出互为反向数字信号;
单端转差分电路,被配置为将所述输入信号进行处理输出差分模拟信号;
时间游动补偿电路,被配置为将所述互为反向数字信号与差分模拟信号进行处理,使得不同幅度输入信号所对应的输出信号产生不同延迟,其中,所述时间游动补偿电路采用半边电路等效模型,所述半边电路等效模型包括第一电容、第一电流源、第二电流源、第一开关和第二开关;所述第一电容的一端连接到地,第一电容的另一端并联连接第一开关的第一端,第二开关的第一端和第一电流源的一端,所述第一开关的第二端连接供电电源,所述第一开关的第三端连接所述反向数字信号产生电路的输出端;所述第一电流源的另一端连接地,所述第二开关的第二端连接第二电流源的一端,第二电流源的另一端连接地,所述第二开关的第三端连接所述单端转差分电路的输出端;
整形电路,被配置为对不同延迟的输出信号进行整形处理,输出补偿后的“幅度-时间游动”触发信号。
2.根据权利要求1所述的具有时间游动补偿功能的甄别电路,其特征在于,所述输入信号为准高斯信号,所述准高斯信号是指外部前置放大器输出的指数衰减信号经过快成型电路后形成的前沿部分比后沿部分快一些的信号。
3.根据权利要求1所述的具有时间游动补偿功能的甄别电路,其特征在于,所述时间游动补偿电路的具体实现电路包括第一输入管、第二输入管、第三输入管、第四输入管、第二电容、第三电容、第三电流源、第四电流源和第五电流源;
所述第一输入管和所述第二输入管的栅级分别连接所述反向数字信号产生电路的输出端,且所述第一输入管和所述第二输入管的漏极连接供电电源,所述第一输入管的源极相应并联连接所述第二电容和第三电流源的一端,所述第二电容和第三电流源的另一端接地;所述第二输入管的源极相应并联连接所述第三电容和第四电流源的一端,所述第三电容和第四电流源的另一端接地;所述第三输入管和第四输入管的栅级分别连接所述单端转差分电路的输出端,所述第三输入管漏极连接相应并联连接所述第二电容和第三电流源的一端;所述第四输入管的漏极连接相应并联连接所述第三电容和第四电流源的一端,所述第三输入管和第四输入管的源极连接所述第五电流源的一端,所述第五电流源的另一端接地。
4.根据权利要求3所述的具有时间游动补偿功能的甄别电路,其特征在于,所述第一输入管、第二输入管、第三输入管和第四输入管均采用NMOS管。
5.根据权利要求3或4所述的具有时间游动补偿功能的甄别电路,其特征在于,所述第一输入管和第二输入管尺寸相等,所述第三输入管和第四输入管尺寸相等。
6.根据权利要求3或4所述的具有时间游动补偿功能的甄别电路,其特征在于,所述第二电容和第三电容的容值相等。
7.根据权利要求1所述的具有时间游动补偿功能的甄别电路,其特征在于,所述比较器采用迟滞比较器。
8.根据权利要求1所述的具有时间游动补偿功能的甄别电路,其特征在于,所述甄别电路设置在一ASIC中。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310112892.3A CN116148914B (zh) | 2023-02-14 | 2023-02-14 | 一种具有时间游动补偿功能的甄别电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310112892.3A CN116148914B (zh) | 2023-02-14 | 2023-02-14 | 一种具有时间游动补偿功能的甄别电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116148914A CN116148914A (zh) | 2023-05-23 |
CN116148914B true CN116148914B (zh) | 2023-07-07 |
Family
ID=86338681
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310112892.3A Active CN116148914B (zh) | 2023-02-14 | 2023-02-14 | 一种具有时间游动补偿功能的甄别电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116148914B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101238392A (zh) * | 2005-08-04 | 2008-08-06 | 皇家飞利浦电子股份有限公司 | 用于pet的模块化信号处理主链 |
CN106154303A (zh) * | 2016-06-20 | 2016-11-23 | 中国科学院高能物理研究所 | 信号处理装置以及时间探测装置 |
CN108427136A (zh) * | 2018-01-03 | 2018-08-21 | 沈阳东软医疗系统有限公司 | 一种探测器定时装置及探测器 |
CN115542371A (zh) * | 2022-08-25 | 2022-12-30 | 东软医疗系统股份有限公司 | 一种基于时间的能量获取方法、装置和可读存储介质 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8981817B2 (en) * | 2013-06-25 | 2015-03-17 | Stmicroelectronics International N.V. | Operating conditions compensation circuit |
JP7310477B2 (ja) * | 2019-09-18 | 2023-07-19 | セイコーエプソン株式会社 | 回路装置、電気光学装置及び電子機器 |
JP7404743B2 (ja) * | 2019-09-30 | 2023-12-26 | セイコーエプソン株式会社 | A/d変換回路 |
-
2023
- 2023-02-14 CN CN202310112892.3A patent/CN116148914B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101238392A (zh) * | 2005-08-04 | 2008-08-06 | 皇家飞利浦电子股份有限公司 | 用于pet的模块化信号处理主链 |
CN106154303A (zh) * | 2016-06-20 | 2016-11-23 | 中国科学院高能物理研究所 | 信号处理装置以及时间探测装置 |
CN108427136A (zh) * | 2018-01-03 | 2018-08-21 | 沈阳东软医疗系统有限公司 | 一种探测器定时装置及探测器 |
CN115542371A (zh) * | 2022-08-25 | 2022-12-30 | 东软医疗系统股份有限公司 | 一种基于时间的能量获取方法、装置和可读存储介质 |
Non-Patent Citations (2)
Title |
---|
脉冲幅度定时甄别电路的研究;易立华,曾云,赵棣新,刘振安,过雅南;宇航计测技术(第04期);全文 * |
高速有ARC定时恒比定时甄别器;陈羽;王瑞庭;孙慧斌;;核电子学与探测技术(第12期);全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN116148914A (zh) | 2023-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10422896B1 (en) | High count rate thermal neutron detectors and electronics | |
Blanquart et al. | Pixel analog cells prototypes for ATLAS in DMILL technology | |
CN116148914B (zh) | 一种具有时间游动补偿功能的甄别电路 | |
Cadeddu et al. | Timespot1: a 28 nm CMOS Pixel Read-Out ASIC for 4D Tracking at High Rates | |
Garbolino et al. | Implementation of constant-fraction-discriminators (CFD) in sub-micron CMOS technologies | |
CN112910452A (zh) | 一种低失调低功耗高速动态比较器及其应用 | |
Zaki et al. | Low-Offset Band-Pass Signal Shaper with High Time Resolution in 40 nm CMOS Technology | |
CN108848326B (zh) | 一种高动态范围mcp探测器前端读出电路及其读出方法 | |
Capra et al. | Design of an integrated low-noise, low-power charge sensitive preamplifier for γ and particle spectroscopy with solid state detectors | |
CN110601695A (zh) | 一种高精度动态比较器 | |
Lipika et al. | Design of high precision peak detect sample & hold architecture for spectroscopy applications | |
CN115166809A (zh) | 一种匹配硅探测器的集成读出装置 | |
CN110716226B (zh) | 一种用于剔除无效事例的反符合电路及方法 | |
Bönisch | 10 Current-and Charge-Sensitive Signal Conditioning for Position Determination | |
Cavallari | High performance timing detectors for high energy physics experiments and new developments for the high luminosity LHC | |
Hao | Design of microelectronic system based on front-end readout circuit | |
CN113960627A (zh) | 一种用于探测光子数量和飞行时间的专用电路设计 | |
CN115356545B (zh) | 一种用于带电粒子探测的新型像素单元结构及其使用方法 | |
Pezzotta et al. | A CMOS 0.13 μm read-out front-end for Triple-Gas-Electron-Multiplier detectors | |
Yang et al. | Edims: an event-driven internal memory synchronized readout prototype ASIC chip developed for HFRS-TPC | |
Martoiu et al. | 12 Low-Power Integrated Front-End for Timing | |
Hao et al. | A cryogenic CMOS preamplifier with very large dynamic range for HPGe detectors | |
Dressnandt et al. | Implementation of the ASDBLR straw tube readout ASIC in DMILL technology | |
Martin et al. | The 5ns peaking time transimpedance front end amplifier for the silicon pixel detector in the NA62 Gigatracker | |
Tang | High-Performance CMOS Front-End ASICs for SiPM Detectors and High-Frequency Ultrasound and Photoacoustic Imaging |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |