CN109116904A - 一种偏置电路 - Google Patents

一种偏置电路 Download PDF

Info

Publication number
CN109116904A
CN109116904A CN201811118804.6A CN201811118804A CN109116904A CN 109116904 A CN109116904 A CN 109116904A CN 201811118804 A CN201811118804 A CN 201811118804A CN 109116904 A CN109116904 A CN 109116904A
Authority
CN
China
Prior art keywords
transistor
grid
source electrode
drain electrode
bias current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811118804.6A
Other languages
English (en)
Other versions
CN109116904B (zh
Inventor
陈珍珍
汤浩
张洪
杨清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GIANTEC SEMICONDUCTOR Inc
Original Assignee
GIANTEC SEMICONDUCTOR Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GIANTEC SEMICONDUCTOR Inc filed Critical GIANTEC SEMICONDUCTOR Inc
Priority to CN201811118804.6A priority Critical patent/CN109116904B/zh
Publication of CN109116904A publication Critical patent/CN109116904A/zh
Application granted granted Critical
Publication of CN109116904B publication Critical patent/CN109116904B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)
  • Dram (AREA)

Abstract

一种偏置电路，包含：正温度系数偏置电流产生电路，其产生具有正温度系数的偏置电流IB1；负温度系数偏置电流产生电路，其产生具有负温度系数的偏置电流IB2；恒温电压产生电路，其产生与正温度系数偏置电流IB1和负温度系数偏置电流IB2相关的恒温电压Vref；恒温电流产生电路，其产生与正温度系数偏置电流IB1和负温度系数偏置电流IB2相关的恒温电流Iref。本发明可以同时产生电压源和电流源，不仅具有CMOS偏置电路面积小的优点，而且具有传统Bipolar电路的高PSRR和低温漂特性。

Description

一种偏置电路
技术领域
本发明涉及集成电路领域，尤其涉及一种能够同时产生恒温电流源和恒温电压源的偏置电路。
背景技术
随着集成电路的发展，芯片面积在逐渐减小。偏置电压源和偏置电流源是模拟集成电路工作中必不可少的两个信号源。传统设计中利用bipolar(双极型)管产生偏置电压和偏置电流的方式，虽然能够得到较好PSRR和较好温漂特性，但是其占用电路的面积较大。采用纯CMOS器件设计的偏置电路能够有效的节省电路面积，但是其PSRR和温漂性能相对比较差。
图1是一种常见的纯CMOS器件设计的偏置电路，该电路中M1～M4管和电阻RB产生偏置电流，该偏置电流经过M5管镜像，经过管MN，管MP，电阻R1和R2产生一个恒温电压Vref，该电压在不同工艺角(corner)下随温度变化的特性如图2所示。
图2中横坐标表示温度，纵坐标表示电压Vref；实线表示TT corner下仿真结果，虚划线表示SS corner下仿真结果，虚点线表示FF corner下仿真结果。从图2中可以看出，图1中参考电压在TT corner下，温度范围为-45℃～125℃时，温漂为150ppm/℃；当工艺corner发生变化时，电压Vref的温漂会恶化，最坏在FF corner，温漂为466ppm/℃。该温漂会导致参考电压在不同温度下影响电路的工作特性。
图3是图1电路的PSRR(电源抑制比，power-supply-rejection-ratio)仿真结果。图3中横坐标表示温度，纵坐标表示PSRR。从图3中可以看出该电路的PSRR在-50dB左右。该PSRR在很多高精度电路中不能满足要求。
发明内容
本发明提供一种偏置电路，可以同时产生电压源和电流源，不仅具有CMOS偏置电路面积小的优点，而且具有传统Bipolar电路的高PSRR和低温漂特性。
为了达到上述目的，本发明提供一种偏置电路，包含：
正温度系数偏置电流产生电路，其产生具有正温度系数的偏置电流IB1；
负温度系数偏置电流产生电路，其产生具有负温度系数的偏置电流IB2；
恒温电压产生电路，其产生与正温度系数偏置电流IB1和负温度系数偏置电流IB2相关的恒温电压Vref；
恒温电流产生电路，其产生与正温度系数偏置电流IB1和负温度系数偏置电流IB2相关的恒温电流Iref。
所述的正温度系数偏置电流产生电路包含：
第一晶体管M1，其源极和栅极连接第一电阻RB1，漏极接地；
第二晶体管M2，其源极连接第五晶体管M5的漏极，栅极连接第四晶体管M4的漏极，漏极接地；
第三晶体管M3，其源极连接第六晶体管M6的漏极和栅极，以及第五晶体管M5的栅极和第四晶体管M4的栅极，栅极连接第五晶体管M5的漏极和第二晶体管M2的源极，漏极接地；
第四晶体管M4，其源极连接电源，栅极连接第六晶体管M6的栅极和第五晶体管M5的栅极，漏极连接第一电阻RB1和第二晶体管M2的栅极；
第五晶体管M5，其源极连接电源，栅极连接第六晶体管M6的栅极和第四晶体管M4的栅极，漏极连接第二晶体管M2的源极和第三晶体管M3的栅极；
第六晶体管M6，其源极连接电源，栅极连接第三晶体管M3的源极，第四晶体管M4的栅极和第五晶体管M5的栅极，漏极连接第三晶体管M3的源极；
第一电阻RB1，其串联在第一晶体管M1的源极和第四晶体管M4的漏极之间，第一电阻RB1上流过具有正温度系数的偏置电流IB1。
所述的负温度系数偏置电流产生电路包含：
第七晶体管M7，其源极连接第八晶体管M8的栅极和第十一晶体管M11的漏极，栅极连接第十晶体管M10的漏极，漏极接地；
第八晶体管M8，其源极连接第九晶体管M9的漏极和栅极，以及第十晶体管M10的栅极，栅极连接第七晶体管M7的源极和第十一晶体管M11的漏极，漏极接地；
第九晶体管M9，其源极连接电源，栅极连接第八晶体管M8的源极和第十晶体管M10的栅极，漏极连接第八晶体管M8的源极；
第十晶体管M10，其源极连接电源，栅极连接第九晶体管M9的栅极和第八晶体管M8的源极，漏极连接第二电阻RB2；
第十一晶体管M11，其源极连接电源，栅极连接第三晶体管M3的源极、第六晶体管M6的漏极，以及第六晶体管M6的栅极、第五晶体管M5的栅极和第四晶体管M4的栅极，漏极连接第七晶体管M7的源极和第八晶体管M8的栅极；
第二电阻RB2，其一端串联第十晶体管M10的漏极，另一端接地，第二电阻RB2上流过具有负温度系数的偏置电流IB2。
所述的恒温电压产生电路包含：
第十二晶体管M12，其源极连接电源，栅极连接第八晶体管M8的源极，以及第九晶体管M9的栅极和第十晶体管M10的栅极，漏极连接第十三晶体管M13的漏极；
第十三晶体管M13，其源极连接电源，栅极连接第三晶体管M3的源极、第六晶体管M6的漏极，以及第六晶体管M6的栅极、第五晶体管M5的栅极、第四晶体管M4的栅极和第十一晶体管M11的栅极，漏极连接第十二晶体管M12的漏极；
第三电阻R，其一端串联第十二晶体管M12和第十三晶体管M13的漏极，另一端接地。
具有正温度系数的偏置电流IB1和具有负温度系数的偏置电流IB2经过第十二晶体管M12和第十三晶体管M13的镜像，流过第三电阻R产生恒温电压Vref。
所述的恒温电流产生电路包含：
第十四晶体管M14，其源极连接电源，栅极连接第八晶体管M8的源极，以及第九晶体管M9的栅极、第十晶体管M10的栅极和第十二晶体管M12的栅极，漏极连接第十五晶体管M15的漏极；
第十五晶体管M15，其源极连接电源，栅极连接第三晶体管M3的源极、第六晶体管M6的漏极，以及第六晶体管M6的栅极、第五晶体管M5的栅极、第四晶体管M4的栅极、第十一晶体管M11的栅极和第十三晶体管M13的栅极，漏极连接第十四晶体管M14的漏极。
具有正温度系数的偏置电流IB1和具有负温度系数的偏置电流IB2经过第十四晶体管M14和第十五晶体管M15的镜像，产生恒温电流Iref。
所述的第一晶体管M1和第二晶体管M2工作在弱反型区，弱反型区电流表达式如下：
其中，IDS表示源漏极电流，μ表示MOS管电子或空穴迁移率，表示MOS管宽长比，VGS表示MOS管栅源电压，VTH表示MOS管阈值电压，m为工艺参数；
其中k为波尔兹曼常数，T为绝对温度，q为电子电荷；
从式(1)知MOS管栅源电压表示为：
则第一晶体管M1和第二晶体管M2的栅源电压差为：
从而得具有正温度系数的偏置电流IB1表示为：
偏置电流IB1的温度特性由VT和RB1决定。
所述的第七晶体管M7工作在弱反型区，则从式(3)得到具有负温度系数的偏置电流IB2表示为：
当第七晶体管M7工作在足够弱反型区时，第七晶体管M7的栅源电压接近其阈值电压，因此式(6)近似为：
偏置电流IB2的温度特性由VTH7和RB2决定。
所述的恒温电压Vref表示为：
其中，S6，S9，S12和S13分别表示第六晶体管M6，第九晶体管M9，第十二晶体管M12和第十三晶体管M13的宽长比；
式(8)中，电阻的温度特性可以相互抵消，因此恒温电压Vref的温度特性由VT和VTH7确定。
所述的恒温电流Iref表示为：
其中，S6，S9，S14和S15分别表示第六晶体管M6，第九晶体管M9，第十四晶体管M14和第十五晶体管M15的宽长比。
本发明提供的偏置电路采用纯CMOS器件，不仅具有CMOS偏置电路面积小的优点，而且具有传统Bipolar电路的高PSRR和低温漂特性，可以同时产生电压源和电流源。
附图说明
图1是背景技术中纯CMOS器件设计的偏置电路的电路图。
图2是图1中电压在不同工艺角下随温度变化的特性图。
图3是图1中电路的PSRR仿真结果。
图4是本发明提供的一种偏置电路的电路图。
图5是VT随温度变化曲线图。
图6是VTH7温度特性曲线图。
图7是本发明提供的偏置电路在不同corner下得到的参考电压仿真结果。
图8是本发明提供的偏置电路在不同corner下得到的参考电流仿真结果。
图9是正温度系数偏置电流产生电路的小信号模型。
图10是负温度系数偏置电流产生电路的小信号模型。
图11是参考电压随电源电压变化的PSRR仿真结果。
具体实施方式
以下根据图4～图11，具体说明本发明的较佳实施例。
如图4所示，本发明提供一种偏置电路，包含：
正温度系数偏置电流产生电路，其产生具有正温度系数的偏置电流IB1；
负温度系数偏置电流产生电路，其产生具有负温度系数的偏置电流IB2；
恒温电压产生电路，其产生与正温度系数偏置电流IB1和负温度系数偏置电流IB2相关的恒温电压Vref；
恒温电流产生电路，其产生与正温度系数偏置电流IB1和负温度系数偏置电流IB2相关的恒温电流Iref。
所述的正温度系数偏置电流产生电路包含：
第一晶体管M1，其源极和栅极连接第一电阻RB1，漏极接地；
第二晶体管M2，其源极连接第五晶体管M5的漏极，栅极连接第四晶体管M4的漏极，漏极接地；
第三晶体管M3，其源极连接第六晶体管M6的漏极和栅极，以及第五晶体管M5的栅极和第四晶体管M4的栅极，栅极连接第五晶体管M5的漏极和第二晶体管M2的源极，漏极接地；
第四晶体管M4，其源极连接电源，栅极连接第六晶体管M6的栅极和第五晶体管M5的栅极，漏极连接第一电阻RB1和第二晶体管M2的栅极；
第五晶体管M5，其源极连接电源，栅极连接第六晶体管M6的栅极和第四晶体管M4的栅极，漏极连接第二晶体管M2的源极和第三晶体管M3的栅极；
第六晶体管M6，其源极连接电源，栅极连接第三晶体管M3的源极，第四晶体管M4的栅极和第五晶体管M5的栅极，漏极连接第三晶体管M3的源极；
第一电阻RB1，其串联在第一晶体管M1的源极和第四晶体管M4的漏极之间，第一电阻RB1上流过具有正温度系数的偏置电流IB1。
所述的负温度系数偏置电流产生电路包含：
第七晶体管M7，其源极连接第八晶体管M8的栅极和第十一晶体管M11的漏极，栅极连接第十晶体管M10的漏极，漏极接地；
第八晶体管M8，其源极连接第九晶体管M9的漏极和栅极，以及第十晶体管M10的栅极，栅极连接第七晶体管M7的源极和第十一晶体管M11的漏极，漏极接地；
第九晶体管M9，其源极连接电源，栅极连接第八晶体管M8的源极和第十晶体管M10的栅极，漏极连接第八晶体管M8的源极；
第十晶体管M10，其源极连接电源，栅极连接第九晶体管M9的栅极和第八晶体管M8的源极，漏极连接第二电阻RB2；
第十一晶体管M11，其源极连接电源，栅极连接第三晶体管M3的源极、第六晶体管M6的漏极，以及第六晶体管M6的栅极、第五晶体管M5的栅极和第四晶体管M4的栅极，漏极连接第七晶体管M7的源极和第八晶体管M8的栅极；
第二电阻RB2，其一端串联第十晶体管M10的漏极，另一端接地，第二电阻RB2上流过具有负温度系数的偏置电流IB2。
所述的恒温电压产生电路包含：
第十二晶体管M12，其源极连接电源，栅极连接第八晶体管M8的源极，以及第九晶体管M9的栅极和第十晶体管M10的栅极，漏极连接第十三晶体管M13的漏极；
第十三晶体管M13，其源极连接电源，栅极连接第三晶体管M3的源极、第六晶体管M6的漏极，以及第六晶体管M6的栅极、第五晶体管M5的栅极、第四晶体管M4的栅极和第十一晶体管M11的栅极，漏极连接第十二晶体管M12的漏极；
第三电阻R，其一端串联第十二晶体管M12和第十三晶体管M13的漏极，另一端接地。
具有正温度系数的偏置电流IB1和具有负温度系数的偏置电流IB2经过第十二晶体管M12和第十三晶体管M13的镜像，流过第三电阻R产生恒温电压Vref。
所述的恒温电流产生电路包含：
第十四晶体管M14，其源极连接电源，栅极连接第八晶体管M8的源极，以及第九晶体管M9的栅极、第十晶体管M10的栅极和第十二晶体管M12的栅极，漏极连接第十五晶体管M15的漏极；
第十五晶体管M15，其源极连接电源，栅极连接第三晶体管M3的源极、第六晶体管M6的漏极，以及第六晶体管M6的栅极、第五晶体管M5的栅极、第四晶体管M4的栅极、第十一晶体管M11的栅极和第十三晶体管M13的栅极，漏极连接第十四晶体管M14的漏极。
具有正温度系数的偏置电流IB1和具有负温度系数的偏置电流IB2经过第十四晶体管M14和第十五晶体管M15的镜像，产生恒温电流Iref。
图4中的第一晶体管M1和第二晶体管M2工作在弱反型区。弱反型区电流表达式如下：
其中，IDS表示源漏极电流，μ表示MOS管电子(或空穴)迁移率，表示MOS管宽长比，VGS表示MOS管栅源电压，VTH表示MOS管阈值电压，m为工艺参数。
其中k为波尔兹曼常数，T为绝对温度，q为电子电荷。
则从式(1)可知MOS管栅源电压表示为：
则M1管和M2管的栅源电压差为：
从而可得具有正温度系数的偏置电流IB1表示为：
从式(5)可以看出偏置电流IB1的温度特性由VT和RB1决定。
图4中第七晶体管M7也工作在弱反型区，则从式(3)可以得到具有负温度系数的偏置电流IB2表示为：
当第七晶体管M7工作在足够弱反型区时，第七晶体管M7的栅源电压接近其阈值电压，因此式(6)可以近似为：
从式(7)中可以看出偏置电流IB2的温度特性由VTH7和RB2决定。
图4中偏置电压Vref表示为：
其中S6，S9，S12和S13分别表示第六晶体管M6，第九晶体管M9，第十二晶体管M12和第十三晶体管M13的宽长比。
式(8)中，电阻的温度特性可以相互抵消，因此参考电压Vref的温度特性由VT和VTH7确定。
图5为VT随温度变化曲线。图5中横坐标表示温度，纵坐标表示VT。从
图5中可以看出，VT具有很好的正温度特性。
图6为VTH7温度特性。图6中横坐标表示温度，纵坐标表示VTH7。从图6中可以看出，VTH7具有很好的负温度特性，所以可以通过设计式(8)中两个参数的系数，可以得到一个恒温电压Vref。
图7为本发明提供的偏置电路在不同corner下的仿真结果。图7中横坐标表示温度，纵坐标表示Vref；实线表示TT corner，虚划线表示SS corner，虚点线表示FF corner。从图7中可以看出，在TT corner下参考电压Vref在-45℃～125℃的温漂为10ppm/℃；在不同corner下，参考电压温漂恶化最严重的在FF corner，为44ppm/℃。比较图7中结果和图2中结果，可以看出，本发明的结构具有更好的温漂特性。
图4中，电流可以表示为：
其中，S6，S9，S14和S15分别表示第六晶体管M6，第九晶体管M9，第十四晶体管M14和第十五晶体管M15的宽长比。
同样，通过合理设计两个偏置电流的叠加系数，可以得到恒温参考电流。
图8为本发明提供的偏置电路在不同corner下得到的电流仿真结果。图8中横坐标表示温度，纵坐标表示Iref；实现表示TT corner，虚划线表示SS corner，虚点线表示FFcorner。从图8中可以看出，在TT corner下参考电流Iref在-45℃～125℃的温漂为14.3ppm/℃；在不同corner下，参考电流温漂恶化最严重的在FF corner，为43.3ppm/℃。
图9为图4中产生偏置电流IB1电路的小信号模型。图9中gm1～gm6表示M1～M6管的跨导，r2～r5分别表示M2～M5管的输出阻抗,RB1表示偏置电阻RB1；VD1表示电源电压抖动值，ID1表示电源电压抖动导致的偏置电流变化量。
通过计算图9中小信号，可以得到电源电压抖动引起的电流变化如下：
图10为图4中产生偏置电流IB2电路的小信号模型。图10中gm7～gm11表示M7～M11管的跨导，r7，r8，r10，r11分别表示M7，M8，M10，M11管的输出阻抗,RB2表示偏置电阻RB2；VD2表示电源电压抖动值，ID2表示电源电压抖动导致的偏置电流变化量。
通过计算图10中小信号，可以得到电源电压抖动引起的电流变化如下：
结合式(8)(10)(11)可得电源电压变化引起的参考电压变化如下：
其中，ΔVref为参考电压变化量。
图11给出了参考电压随电源电压变化的PSRR，横坐标表示频率，纵坐标表示PSRR。从图11中可以看出，低频部分PSRR高达-83dB，比较图3可得，图4中结构的PSRR比图1中结构的PSRR高2个数量级左右。
结合图7，图8和图10可知，本发明给出的电路结构具有很好的PSRR特性，且其产生的电压具有较低的温漂。
本发明提供的偏置电路采用纯CMOS器件，不仅具有CMOS偏置电路面积小的优点，而且具有传统Bipolar电路的高PSRR和低温漂特性，可以同时产生电压源和电流源。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (9)

1.一种偏置电路，其特征在于，包含：
正温度系数偏置电流产生电路，其产生具有正温度系数的偏置电流IB1；
负温度系数偏置电流产生电路，其产生具有负温度系数的偏置电流IB2；
恒温电压产生电路，其产生与正温度系数偏置电流IB1和负温度系数偏置电流IB2相关的恒温电压Vref；
恒温电流产生电路，其产生与正温度系数偏置电流IB1和负温度系数偏置电流IB2相关的恒温电流Iref。
2.如权利要求1所述的偏置电路，其特征在于，所述的正温度系数偏置电流产生电路包含：
第一晶体管M1，其源极和栅极连接第一电阻RB1，漏极接地；
第二晶体管M2，其源极连接第五晶体管M5的漏极，栅极连接第四晶体管M4的漏极，漏极接地；
第三晶体管M3，其源极连接第六晶体管M6的漏极和栅极，以及第五晶体管M5的栅极和第四晶体管M4的栅极，栅极连接第五晶体管M5的漏极和第二晶体管M2的源极，漏极接地；
第四晶体管M4，其源极连接电源，栅极连接第六晶体管M6的栅极和第五晶体管M5的栅极，漏极连接第一电阻RB1和第二晶体管M2的栅极；
第五晶体管M5，其源极连接电源，栅极连接第六晶体管M6的栅极和第四晶体管M4的栅极，漏极连接第二晶体管M2的源极和第三晶体管M3的栅极；
第六晶体管M6，其源极连接电源，栅极连接第三晶体管M3的源极，第四晶体管M4的栅极和第五晶体管M5的栅极，漏极连接第三晶体管M3的源极；
第一电阻RB1，其串联在第一晶体管M1的源极和第四晶体管M4的漏极之间，第一电阻RB1上流过具有正温度系数的偏置电流IB1。
3.如权利要求2所述的偏置电路，其特征在于，所述的负温度系数偏置电流产生电路包含：
第七晶体管M7，其源极连接第八晶体管M8的栅极和第十一晶体管M11的漏极，栅极连接第十晶体管M10的漏极，漏极接地；
第八晶体管M8，其源极连接第九晶体管M9的漏极和栅极，以及第十晶体管M10的栅极，栅极连接第七晶体管M7的源极和第十一晶体管M11的漏极，漏极接地；
第九晶体管M9，其源极连接电源，栅极连接第八晶体管M8的源极和第十晶体管M10的栅极，漏极连接第八晶体管M8的源极；
第十晶体管M10，其源极连接电源，栅极连接第九晶体管M9的栅极和第八晶体管M8的源极，漏极连接第二电阻RB2；
第十一晶体管M11，其源极连接电源，栅极连接第三晶体管M3的源极、第六晶体管M6的漏极，以及第六晶体管M6的栅极、第五晶体管M5的栅极和第四晶体管M4的栅极，漏极连接第七晶体管M7的源极和第八晶体管M8的栅极；
第二电阻RB2，其一端串联第十晶体管M10的漏极，另一端接地，第二电阻RB2上流过具有负温度系数的偏置电流IB2。
4.如权利要求3所述的偏置电路，其特征在于，所述的恒温电压产生电路包含：
第十二晶体管M12，其源极连接电源，栅极连接第八晶体管M8的源极，以及第九晶体管M9的栅极和第十晶体管M10的栅极，漏极连接第十三晶体管M13的漏极；
第十三晶体管M13，其源极连接电源，栅极连接第三晶体管M3的源极、第六晶体管M6的漏极，以及第六晶体管M6的栅极、第五晶体管M5的栅极、第四晶体管M4的栅极和第十一晶体管M11的栅极，漏极连接第十二晶体管M12的漏极；
第三电阻R，其一端串联第十二晶体管M12和第十三晶体管M13的漏极，另一端接地。
具有正温度系数的偏置电流IB1和具有负温度系数的偏置电流IB2经过第十二晶体管M12和第十三晶体管M13的镜像，流过第三电阻R产生恒温电压Vref。
5.如权利要求4所述的偏置电路，其特征在于，所述的恒温电流产生电路包含：
第十四晶体管M14，其源极连接电源，栅极连接第八晶体管M8的源极，以及第九晶体管M9的栅极、第十晶体管M10的栅极和第十二晶体管M12的栅极，漏极连接第十五晶体管M15的漏极；
第十五晶体管M15，其源极连接电源，栅极连接第三晶体管M3的源极、第六晶体管M6的漏极，以及第六晶体管M6的栅极、第五晶体管M5的栅极、第四晶体管M4的栅极、第十一晶体管M11的栅极和第十三晶体管M13的栅极，漏极连接第十四晶体管M14的漏极。
具有正温度系数的偏置电流IB1和具有负温度系数的偏置电流IB2经过第十四晶体管M14和第十五晶体管M15的镜像，产生恒温电流Iref。
6.如权利要求5所述的偏置电路，其特征在于，所述的第一晶体管M1和第二晶体管M2工作在弱反型区，弱反型区电流表达式如下：
其中，IDS表示源漏极电流，μ表示MOS管电子或空穴迁移率，表示MOS管宽长比，VGS表示MOS管栅源电压，VTH表示MOS管阈值电压，m为工艺参数；
令
其中k为波尔兹曼常数，T为绝对温度，q为电子电荷；
从式(1)知MOS管栅源电压表示为：
则第一晶体管M1和第二晶体管M2的栅源电压差为：
从而得具有正温度系数的偏置电流IB1表示为：
偏置电流IB1的温度特性由VT和RB1决定。
7.如权利要求6所述的偏置电路，其特征在于，所述的第七晶体管M7工作在弱反型区，则从式(3)得到具有负温度系数的偏置电流IB2表示为：
当第七晶体管M7工作在足够弱反型区时，第七晶体管M7的栅源电压接近其阈值电压，因此式(6)近似为：
偏置电流IB2的温度特性由VTH7和RB2决定。
8.如权利要求7所述的偏置电路，其特征在于，所述的恒温电压Vref表示为：
其中，S6，S9，S12和S13分别表示第六晶体管M6，第九晶体管M9，第十二晶体管M12和第十三晶体管M13的宽长比；
式(8)中，电阻的温度特性可以相互抵消，因此恒温电压Vref的温度特性由VT和VTH7确定。
9.如权利要求7所述的偏置电路，其特征在于，所述的恒温电流Iref表示为：
其中，S6，S9，S14和S15分别表示第六晶体管M6，第九晶体管M9，第十四晶体管M14和第十五晶体管M15的宽长比。
CN201811118804.6A 2018-09-25 2018-09-25 一种偏置电路 Active CN109116904B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811118804.6A CN109116904B (zh) 2018-09-25 2018-09-25 一种偏置电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811118804.6A CN109116904B (zh) 2018-09-25 2018-09-25 一种偏置电路

Publications (2)

Publication Number Publication Date
CN109116904A true CN109116904A (zh) 2019-01-01
CN109116904B CN109116904B (zh) 2020-10-30

Family

ID=64856719

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811118804.6A Active CN109116904B (zh) 2018-09-25 2018-09-25 一种偏置电路

Country Status (1)

Country Link
CN (1) CN109116904B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109521831A (zh) * 2019-01-09 2019-03-26 上海奥令科电子科技有限公司 一种温度保护电路
CN113566997A (zh) * 2021-07-26 2021-10-29 深圳青铜剑技术有限公司 一种温度感应电路
CN114650019A (zh) * 2022-05-20 2022-06-21 成都信息工程大学 一种任意增益温度系数放大器电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150872A (en) * 1998-08-28 2000-11-21 Lucent Technologies Inc. CMOS bandgap voltage reference
JP2003078366A (ja) * 2001-09-04 2003-03-14 Toyama Prefecture Ｍｏｓ型基準電圧発生回路
CN107992156A (zh) * 2017-12-06 2018-05-04 电子科技大学 一种亚阈值低功耗无电阻式基准电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150872A (en) * 1998-08-28 2000-11-21 Lucent Technologies Inc. CMOS bandgap voltage reference
JP2003078366A (ja) * 2001-09-04 2003-03-14 Toyama Prefecture Ｍｏｓ型基準電圧発生回路
CN107992156A (zh) * 2017-12-06 2018-05-04 电子科技大学 一种亚阈值低功耗无电阻式基准电路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109521831A (zh) * 2019-01-09 2019-03-26 上海奥令科电子科技有限公司 一种温度保护电路
CN113566997A (zh) * 2021-07-26 2021-10-29 深圳青铜剑技术有限公司 一种温度感应电路
CN114650019A (zh) * 2022-05-20 2022-06-21 成都信息工程大学 一种任意增益温度系数放大器电路
CN114650019B (zh) * 2022-05-20 2022-09-20 成都信息工程大学 一种任意增益温度系数放大器电路

Also Published As

Publication number Publication date
CN109116904B (zh) 2020-10-30

Similar Documents

Publication Publication Date Title
CN105786081B (zh) 基准电压源电路
CN105807838B (zh) 高阶温度补偿带隙基准电路
CN109116904A (zh) 一种偏置电路
CN101995898B (zh) 一种高阶温度补偿电流基准源
CN104808729B (zh) 一种稳压器及稳压的方法
CN108007594A (zh) 一种温度检测电路和方法
CN103092253A (zh) 参考电压产生电路
CN104679092B (zh) 宽电源电压的过温迟滞保护电路
CN101794159B (zh) 一种高电源电压抑制比的带隙基准电压源
CN106209083A (zh) 环形振荡电路和环形振荡器
CN103941792B (zh) 带隙电压基准电路
CN105846397A (zh) 一种高精度过温保护电路
CN104460799B (zh) Cmos基准电压源电路
CN109471486A (zh) 一种降低失调影响的低噪声带隙基准电路
CN105955391A (zh) 一种带隙基准电压产生方法及电路
CN107967022A (zh) 一种双输出低温漂基准电压源
CN105468076A (zh) 全cmos基准电流源
CN207051761U (zh) 一种基于不同材质电阻的高精度基准电压源
CN107817860B (zh) 低压带隙基准电路及电压发生电路
CN106055007B (zh) 一种具有失调抑制与温度补偿的亚阈值cmos基准电压源电路
CN110752834A (zh) 一种双电流偏置的cmos伪电阻
CN111813177A (zh) 一种带有负反馈的高性能cmos电压基准源
CN203950228U (zh) 电流源电路
CN212276289U (zh) 一种带有负反馈的高性能cmos电压基准源
CN214253044U (zh) 一种电流源电路与电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 201203 No. 12, Lane 647, Songtao Road, Shanghai China (Shanghai) Free Trade Pilot Area

Applicant after: Juchen Semiconductor Co., Ltd.

Address before: 201203 No. 12, Lane 647, Songtao Road, Zhangjiang High-tech Park, Pudong New Area, Shanghai

Applicant before: Giantec Semiconductor Inc.

GR01 Patent grant
GR01 Patent grant