CN109101455A - 共享存储系统与基于共享存储系统的待执行程序读写方法 - Google Patents
共享存储系统与基于共享存储系统的待执行程序读写方法 Download PDFInfo
- Publication number
- CN109101455A CN109101455A CN201810860250.0A CN201810860250A CN109101455A CN 109101455 A CN109101455 A CN 109101455A CN 201810860250 A CN201810860250 A CN 201810860250A CN 109101455 A CN109101455 A CN 109101455A
- Authority
- CN
- China
- Prior art keywords
- controller
- embeded processor
- memory
- memory space
- space
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Storage Device Security (AREA)
Abstract
本发明提供了一种共享存储系统与基于共享存储系统的待执行程序读写方法,涉及集成电路领域。共享存储装置与基于共享存储装置的待执行程序读写方法在存储时可以分别在第一存储器、第二存储器分别存储第一嵌入式处理器和第二嵌入式处理器可以分别在不同的存储空间读取的可执行程序,实现了共享存储,在运行时,第一嵌入式处理器、第二嵌入式处理器分别读取位于对应的不同的存储空间内存储的待执行程序即可正常运行,导航定位芯片不需要外接存储芯片、外接存储芯片的控制器以及其他元器件,整体应用成本和设计方案的成本低,并且存储数据不容易被修改,安全性很高。
Description
技术领域
本发明涉及集成电路领域,具体而言,涉及一种共享存储系统与基于共享存储系统的待执行程序读写方法。
背景技术
在包含主芯片和导航定位芯片的系统中,主芯片完成系统中的主要任务,一般具有较高性能的嵌入式微处理器,需要运行嵌入式软件程序,具体有引导程序、嵌入式操作系统(Embeded Operating System)、应用程序等,并具有现代计算机系统中典型的存储系统和存储层次结构。具体来说,主芯片的嵌入式处理器内部,一般具有用SRAM实现的高速缓存(Cache),用来加速软件的运行和数据的访问;在主芯片外,一般外接有第一存储器和第二存储器,第一存储器充当内存的作用,用来暂存软件程序和运行时数据,第二存储器充当外存的作用,用来存储需要掉电保存的引导程序、嵌入式操作系统、配置数据等。中国北斗卫星导航系统(BeiDou Navigation Satellite System,BDS)是中国自行研制的全球卫星导航系统。是继美国全球定位系统(GPS)、俄罗斯格洛纳斯卫星导航系统(GLONASS)之后第三个成熟的卫星导航系统。导航定位芯片包含RF射频、基带和嵌入式微处理器等功能模块,使用导航定位芯片的设备可以通过这种芯片接收由北斗卫星发射的信号,从而完成定位导航功能。导航定位芯片在系统中作为主芯片的辅助,主要完成定位功能、存储定位信息并将定位信息通过通信接口传送给主芯片,一般也需要支持运行功能简单的嵌入式操作系统(或嵌入式控制程序),需要第一存储器和第二存储器来存储嵌入式操作系统(嵌入式控制程序)和运行时数据。
在传统技术中,主芯片完成系统中的主要任务,一般具有较高性能的嵌入式处理器,需要运行嵌入式操作系统(Embeded Operating System),具有现代计算机系统中典型的存储系统和存储层次结构。而导航定位芯片主要完成定位功能、存储定位信息并将定位信息通过通信接口传送给主芯片,一般也需要支持运行功能简单的嵌入式操作系统(或嵌入式控制程序),同样需要具备存储系统,用来存储操作系统(或嵌入式控制程序)和运行时数据。然而现有技术中的系统,导航定位芯片需要外接存储芯片、外接存储芯片的控制器以及其他元器件,整体应用成本和设计方案的成本高,并且存储数据容易被修改,安全性较低。
发明内容
有鉴于此,本发明实施例的目的在于提供一种共享存储系统与基于共享存储系统的待执行程序读写方法,以改善上述的问题。
第一方面,本发明实施例提供了一种共享存储系统,所述共享存储系统包括至少一个主控芯片与至少一个导航定位芯片,每个所述主控芯片包括有第一嵌入式处理器、复位管理模块、第一存储器及第二存储器,所述第一嵌入式处理器分别与所述复位管理模块、所述第一存储器及所述第二存储器通信连接,每个所述导航定位芯片包括有第二嵌入式处理器,所述第二嵌入式处理器分别与所述复位管理模块、所述第一存储器及所述第二存储器通信连接,其中,所述第一存储器的存储空间被分隔为第一存储空间以及第二存储空间,其中,所述第一存储空间用于存储所述第一嵌入式处理器的执行程序,所述第二存储空间用于存储所述第二嵌入式处理器的执行程序;所述第二存储器的存储空间被分隔为第三存储空间以及第四存储空间,其中,所述第三存储空间用于存储所述第一嵌入式处理器的执行程序,所述第四存储空间用于存储所述第二嵌入式处理器的执行程序。
第二方面,本发明实施例还提供了一种基于共享存储系统的待执行程序读写方法,所述基于共享存储系统的待执行程序读写方法包括:
主控芯片的第一嵌入式处理器以及导航定位芯片的第二嵌入式处理器接收复位管理模块发送复位状态离开信号,所述第一嵌入式处理器、所述第二嵌入式处理器在接收到复位离开信号后执行复位状态离开的操作;
所述第一嵌入式处理器依据预存储的空间配置信息分别访问并读取预存储于第一存储器的第一存储空间以及预存储于第二存储器的第三存储空间的待执行程序;
所述第二嵌入式处理器依据预存储的空间配置信息分别访问并读取预存储于第一存储器的第二存储空间以及预存储于第二存储器的第四存储空间的待执行程序。
与现有技术相比,本发明提供的共享存储系统与基于共享存储系统的待执行程序读写方法,主控芯片的第一嵌入式处理器以及导航定位芯片的第二嵌入式处理器接收复位管理模块发送复位状态离开信号,第一嵌入式处理器、第二嵌入式处理器在接收到复位离开信号后执行复位状态离开的操作;第一嵌入式处理器依据预存储的空间配置信息分别访问并读取预存储于第一存储器的第一存储空间以及预存储于第二存储器的第三存储空间的待执行程序;第二嵌入式处理器依据预存储的空间配置信息分别访问并读取预存储于第一存储器的第二存储空间以及预存储于第二存储器的第四存储空间的待执行程序,从而在存储时可以分别在第一存储器、第二存储器分别存储第一嵌入式处理器和第二嵌入式处理器分别在不同的存储空间存储可以执行的程序,实现了共享存储,在运行时第一嵌入式处理器、第二嵌入式处理器分别读取位于对应的不同的存储空间内存储的待执行程序即可正常运行,导航定位芯片不需要外接存储芯片、外接存储芯片的控制器以及其他元器件,整体应用成本和设计方案的成本低,并且存储数据不容易被修改,安全性很高。
为使本发明的上述目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合所附附图,作详细说明如下。
附图说明
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此,以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围,而是仅仅表示本发明的选定实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图1为本发明实施例提供的共享存储系统的电路连接框图;
图2为本发明实施例提供的基于共享存储系统的待执行程序读写方法的流程图。
图标:101-主控芯片;102-导航定位芯片;103-第一嵌入式处理器;104-复位管理模块;105-第一存储器;106-第二存储器;107-第二嵌入式处理器;108-OTP;109-第一控制器;110-第二控制器;111-第三控制器;112-数据缓存器;113-第一外部接口收发控制器;114-第二外部接口收发控制器;115-芯片引脚;116-第一数据总线单元;117-第二数据总线单元。
具体实施方式
下面将结合本发明实施例中附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此,以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围,而是仅仅表示本发明的选定实施例。基于本发明的实施例,本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参阅图1,本发明实施例提供了一种共享存储系统,共享存储系统包括至少一个主控芯片101与至少一个导航定位芯片102。本实施例中,以一个主控芯片101与一个导航定位芯片102为例。当然地,也可以包括多个主控芯片101与多个导航定位芯片102,其中每个主控芯片101与一个导航定位芯片102对应。具体地,本实施例中,主控芯片101包括有第一嵌入式处理器103、复位管理模块104、第一存储器105及第二存储器106。第一嵌入式处理器103分别与复位管理模块104、第一存储器105及第二存储器106通信连接,导航定位芯片102包括有第二嵌入式处理器107,第二嵌入式处理器107分别与复位管理模块104、第一存储器105及第二存储器106通信连接,其中,第一存储器105的存储空间被分隔为第一存储空间以及第二存储空间,其中,第一存储空间用于存储第一嵌入式处理器103的执行程序,第二存储空间用于存储第二嵌入式处理器107的执行程序;第二存储器106的存储空间被分隔为第三存储空间以及第四存储空间,其中,第三存储空间用于存储第一嵌入式处理器103的执行程序,第四存储空间用于存储第二嵌入式处理器107的执行程序。
本实施例中,第一存储器105可以采用但不限于DRAM芯片,第二存储器106可以采用但不限于Flash芯片;导航定位芯片102可以采用但不限于北斗芯片、GPS定位芯片等等,在此不做限制。
另外,主控芯片101还包括有OTP108、第一控制器109、第二控制器110、第三控制器111、第一数据总线单元116以及第一外部接口收发控制器,导航定位芯片102还包括有第二外部接口收发控制器114、数据缓存器112及第二数据总线单元117。其中,第一控制器109及第二控制器110均包括有存储保护模块。
第三控制器111分别与OTP108、复位管理模块104、第二控制器110以及第一控制器109通信连接,第一控制器109、第二控制器110还通过第一数据总线单元116与第一嵌入式处理器103通信连接。第一控制器109、第二控制器110还通过第一数据总线单元116、第一外部接口收发控制器113、第二外部接口收发控制器114以及第二数据总线单元117与第二嵌入式处理器107通信连接。数据缓存器112与第二外部接口收发控制器114通信连接。数据缓存器112用于缓存第二外部接口收发控制器114缓存的数据。
需要说明的是,本发明实施例中,第一存储器105、第二存储器106、主控芯片101均布置有芯片引脚115,第一存储器105、第二存储器106分别通过各自的芯片引脚115与主控芯片101通信连接,主控芯片101通过芯片引脚115与导航定位芯片102通信连接。第一外部接口收发控制器113、第二外部接口收发控制器114可以为。例如,SPI接口、USB接口等或其他自定义的专用总线。
在上电后主控芯片101的第一嵌入式处理器103以及导航定位芯片102的第二嵌入式处理器107用于接收复位管理模块104发送复位信号,第一嵌入式处理器103、第二嵌入式处理器107用于在接收到复位信号后执行复位的操作。
第三控制器111用于读取存储于OTP108内的空间配置信息。
第一控制器109用于接收第三控制器111传输的空间配置信息,并依据空间配置信息将第一存储器105的存储空间分隔为第一存储空间以及第二存储空间,其中,第一存储空间用于存储第一嵌入式处理器103的执行程序,第二存储空间用于存储第二嵌入式处理器107的执行程序。
第二控制器110用于接收第三控制器111传输的空间配置信息,并依据空间配置信息将第二存储器106的存储空间分隔为第三存储空间以及第四存储空间,其中,第三存储空间用于存储第一嵌入式处理器103的执行程序,第四存储空间用于存储第二嵌入式处理器107的执行程序。
其中,主控芯片101的第一嵌入式处理器103以及导航定位芯片102的第二嵌入式处理器107用于接收复位管理模块104发送复位状态离开信号,第一嵌入式处理器103、第二嵌入式处理器107用于在接收到复位离开信号后执行复位状态离开的操作。
第一嵌入式处理器103依据预存储的空间配置信息分别访问并读取预存储于第一存储器105的第一存储空间以及预存储于第二存储器106的第三存储空间的待执行程序。
第二嵌入式处理器107依据预存储的空间配置信息分别访问并读取预存储于第一存储器105的第二存储空间以及预存储于第二存储器106的第四存储空间的待执行程序。
请参阅图2,本发明实施例还提供了一种基于共享存储系统的待执行程序读写方法,该基于共享存储系统的待执行程序读写方法应用于上述的共享存储系统。在方法运行前,需要对共享存储系统进行配置,当主控芯片101在刚制造完成时,OTP108内存储的内容是未编程状态,此时为默认配置,默认值为全0值。在OTP108为默认配置时,第一存储器105与第二存储器106的全部空间都定义为归主芯片使用,导航定位芯片102没有访问存储系统的权限,在此情况下,导航定位芯片102在上电以后将无法工作。在默认配置下,第一存储器105与第二存储器106的全部空间都定义为归主芯片使用,导航定位芯片102无法工作,主芯片可以正常工作和运行程序。在上电后,通过主芯片运行程序控制第三控制器111来对OTP108内里的内容进行修改,此时OTP108内里的内容的空间配置信息,可以将第一存储器105和第二存储器106分隔的存储空间分隔出两个主控芯片101和导航定位芯片102均可以访问的存储空间。在OTP108里的配置信息全部修改完毕后,其配置好的信息将无法再被更改,将整个共享存储系统断电,从而保证了数据的安全性。
具体地,该基于共享存储系统的待执行程序读写方法包括:
步骤S201:在上电后主控芯片101的第一嵌入式处理器103以及导航定位芯片102的第二嵌入式处理器107接收复位管理模块104发送复位信号,第一嵌入式处理器103、第二嵌入式处理器107在接收到复位信号后执行复位的操作。
步骤S202:第三控制器111读取存储于OTP108内的空间配置信息。
步骤S203:第一控制器109接收第三控制器111传输的空间配置信息,并依据空间配置信息将第一存储器105的存储空间分隔为第一存储空间以及第二存储空间,其中,第一存储空间用于存储第一嵌入式处理器103的执行程序,第二存储空间用于存储第二嵌入式处理器107的执行程序。
步骤S204:第二控制器110接收第三控制器111传输的空间配置信息,并依据空间配置信息将第二存储器106的存储空间分隔为第三存储空间以及第四存储空间,其中,第三存储空间用于存储第一嵌入式处理器103的执行程序,第四存储空间用于存储第二嵌入式处理器107的执行程序。
步骤S205:主控芯片101的第一嵌入式处理器103以及导航定位芯片102的第二嵌入式处理器107接收复位管理模块104发送复位状态离开信号,第一嵌入式处理器103、第二嵌入式处理器107在接收到复位离开信号后执行复位状态离开的操作。
步骤S206:第一嵌入式处理器103依据预存储的空间配置信息分别访问并读取预存储于第一存储器105的第一存储空间以及预存储于第二存储器106的第三存储空间的待执行程序。
步骤S207:第二嵌入式处理器107依据预存储的空间配置信息分别访问并读取预存储于第一存储器105的第二存储空间以及预存储于第二存储器106的第四存储空间的待执行程序。
步骤S208:第一嵌入式处理器103访问执行读取到的第一存储空间和第三存储空间的待执行程序;第二嵌入式处理器107执行读取到的第二存储空间和第四存储空间的待执行程序。
另外,基于共享存储系统的待执行程序读写方法还包括:当第一控制器109检测到第二嵌入式处理器107访问第一存储空间时,生成第一错误状态信息,并将第一错误状态信息传输至第二嵌入式处理器107;第二嵌入式处理器107接收到第一错误状态信息后停止运行待执行程序,并依据第一错误状态信息对异常状态进行处理;然后继续运行待执行程序;当第二控制器110检测到第二嵌入式处理器107访问第三存储空间时,生成第二错误状态信息,并将第二错误状态信息传输至第二嵌入式处理器107;第二嵌入式处理器107接收到第二错误状态信息后停止运行待执行程序,并依据第二错误状态信息对异常状态进行处理;然后继续运行待执行程序;当第一控制器109检测到第一嵌入式处理器103访问第二存储空间时,生成第三错误状态信息,并将第三错误状态信息传输至第一嵌入式处理器103;第一嵌入式处理器103接收到第三错误状态信息后停止运行待执行程序,并依据第三错误状态信息对异常状态进行处理;然后继续运行待执行程序;当第二控制器110检测到第一嵌入式处理器103访问第四存储空间时,生成第四错误状态信息,并将第四错误状态信息传输至第一嵌入式处理器103;第一嵌入式处理器103接收到第四错误状态后停止运行待执行程序,并依据第四错误状态信息对异常状态进行处理;然后继续运行待执行程序,通过上述的操作从而及时防止了错误的非法操作,保证了数据的安全运行。
步骤S209:第二嵌入式处理器107传输数据至导航定位芯片102的第二外部接口收发控制器114。
步骤S210:第二外部接口收发控制器114将一部分数据通过主控芯片101的第一外部接口收发控制器113写入第二存储空间及第四存储空间,另一部分数据缓存至数据缓存器112。
由于第二嵌入式处理器107的处理速度较快而第二外部接口收发控制器114的处理速度较慢,当导航定位芯片102写数据到第二存储器106或第一存储器105时,由第二外部接口收发控制器114对两边的速度进行平衡,一部分数据会被临时暂存在数据缓存器112。
综上所述,本发明提供的共享存储系统与基于共享存储系统的待执行程序读写方法,主控芯片的第一嵌入式处理器以及导航定位芯片的第二嵌入式处理器接收复位管理模块发送复位状态离开信号,第一嵌入式处理器、第二嵌入式处理器在接收到复位离开信号后执行复位状态离开的操作;第一嵌入式处理器依据预存储的空间配置信息分别访问并读取预存储于第一存储器的第一存储空间以及预存储于第二存储器的第三存储空间的待执行程序;第二嵌入式处理器依据预存储的空间配置信息分别访问并读取预存储于第一存储器的第二存储空间以及预存储于第二存储器的第四存储空间的待执行程序,从而在存储时可以分别在第一存储器、第二存储器分别存储第一嵌入式处理器和第二嵌入式处理器分别在不同的存储空间存储可以执行的程序,实现了共享存储,在运行时,第一嵌入式处理器、第二嵌入式处理器分别读取位于对应的不同的存储空间内存储的待执行程序即可正常运行,导航定位芯片不需要外接存储芯片、外接存储芯片的控制器以及其他元器件,整体应用成本和设计方案的成本低,并且存储数据不容易被修改,安全性很高。
在本申请所提供的几个实施例中,应该理解到,所揭露的装置和方法,也可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的,例如,附图中的流程图和框图显示了根据本发明的多个实施例的装置、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上,流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分,所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意,在有些作为替换的实现方式中,方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如,两个连续的方框实际上可以基本并行地执行,它们有时也可以按相反的顺序执行,这依所涉及的功能而定。也要注意的是,框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合,可以用执行规定的功能或动作的专用的基于硬件的系统来实现,或者可以用专用硬件与计算机指令的组合来实现。
另外,在本发明各个实施例中的各功能模块可以包括在一起形成一个独立的部分,也可以是各个模块单独存在,也可以两个或两个以上模块包括形成一个独立的部分。
所述功能如果以软件功能模块的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
Claims (10)
1.一种共享存储系统,其特征在于,所述共享存储系统包括至少一个主控芯片与至少一个导航定位芯片,每个所述主控芯片包括有第一嵌入式处理器、复位管理模块、第一存储器及第二存储器,所述第一嵌入式处理器分别与所述复位管理模块、所述第一存储器及所述第二存储器通信连接,每个所述导航定位芯片包括有第二嵌入式处理器,所述第二嵌入式处理器分别与所述复位管理模块、所述第一存储器及所述第二存储器通信连接,其中,所述第一存储器的存储空间被分隔为第一存储空间以及第二存储空间,其中,所述第一存储空间用于存储所述第一嵌入式处理器的执行程序,所述第二存储空间用于存储所述第二嵌入式处理器的执行程序;所述第二存储器的存储空间被分隔为第三存储空间以及第四存储空间,其中,所述第三存储空间用于存储所述第一嵌入式处理器的执行程序,所述第四存储空间用于存储所述第二嵌入式处理器的执行程序。
2.根据权利要求1所述的共享存储系统,其特征在于,每个所述主控芯片还包括有OTP、第一控制器、第二控制器以及第三控制器,所述第三控制器分别与所述复位管理模块、所述OTP、所述第二控制器以及所述第一控制器通信连接,所述第一控制器、所述第二控制器还分别与所述第一嵌入式处理器、所述第二嵌入式处理器通信连接。
3.根据权利要求2所述的共享存储系统,其特征在于,所述主控芯片还包括有第一数据总线单元、第一外部接口收发控制器,所述第一控制器、所述第二控制器通过所述第一数据总线单元与所述第一嵌入式处理器通信连接,所述导航定位芯片还包括有第二外部接口收发控制器、第二数据总线单元,所述第一控制器、所述第二控制器还通过所述第一数据总线单元、所述第一外部接口收发控制器、所述第二外部接口收发控制器以及所述第二数据总线单元与所述第二嵌入式处理器通信连接。
4.根据权利要求3所述的共享存储系统,其特征在于,所述导航定位芯片还包括有数据缓存器,所述数据缓存器与所述第二外部接口收发控制器通信连接,所述数据缓存器用于缓存第二外部接口收发控制器缓存的数据。
5.根据权利要求2所述的共享存储系统,其特征在于,所述第一控制器及所述第二控制器均包括有存储保护模块。
6.一种基于共享存储系统的待执行程序读写方法,其特征在于,所述基于共享存储系统的待执行程序读写方法包括:
主控芯片的第一嵌入式处理器以及导航定位芯片的第二嵌入式处理器接收复位管理模块发送复位状态离开信号,所述第一嵌入式处理器、所述第二嵌入式处理器在接收到复位离开信号后执行复位状态离开的操作;
所述第一嵌入式处理器依据预存储的空间配置信息分别访问并读取预存储于第一存储器的第一存储空间以及预存储于第二存储器的第三存储空间的待执行程序;
所述第二嵌入式处理器依据预存储的空间配置信息分别访问并读取预存储于第一存储器的第二存储空间以及预存储于第二存储器的第四存储空间的待执行程序。
7.根据权利要求6所述的基于共享存储系统的待执行程序读写方法,每个所述主控芯片还包括有OTP、第一控制器、第二控制器以及第三控制器,所述第三控制器分别与所述复位管理模块、所述OTP、所述第二控制器以及所述第一控制器通信连接,所述第一控制器、所述第二控制器还分别与所述第一嵌入式处理器、所述第二嵌入式处理器通信连接,所述基于共享存储系统的待执行程序读写方法还包括:
当所述第一控制器检测到所述第二嵌入式处理器访问第一存储空间时,生成第一错误状态信息,并将第一错误状态信息传输至第二嵌入式处理器;
所述第二嵌入式处理器接收到第一错误状态信息后停止运行待执行程序,并依据第一错误状态信息对异常状态进行处理;然后继续运行待执行程序。
8.根据权利要求6所述的基于共享存储系统的待执行程序读写方法,所述基于共享存储系统的待执行程序读写方法还包括:
所述第一嵌入式处理器访问执行读取到的第一存储空间和第三存储空间的待执行程序;
所述第二嵌入式处理器执行读取到的第二存储空间和第四存储空间的待执行程序。
9.根据权利要求6所述的基于共享存储系统的待执行程序读写方法,其特征在于,所述基于共享存储系统的待执行程序读写方法还包括:
所述第二嵌入式处理器传输数据至导航定位芯片的第二外部接口收发控制器;
所述第二外部接口收发控制器将一部分数据通过主控芯片的第一外部接口收发控制器写入所述第二存储空间及所述第四存储空间,另一部分数据缓存至数据缓存器。
10.根据权利要求6所述的基于共享存储系统的待执行程序读写方法,其特征在于,每个所述主控芯片还包括有OTP、第一控制器、第二控制器以及第三控制器,所述第三控制器分别与所述复位管理模块、所述OTP、所述第二控制器以及所述第一控制器通信连接,所述第一控制器、所述第二控制器还分别与所述第一嵌入式处理器、所述第二嵌入式处理器通信连接,在每个所述主控芯片的第一嵌入式处理器以及导航定位芯片的第二嵌入式处理器接收复位管理模块发送复位状态离开信号,所述第一嵌入式处理器、所述第二嵌入式处理器在接收到复位离开信号后执行复位状态离开的操作的步骤之前,所述基于共享存储系统的待执行程序读写方法包括:
在上电后主控芯片的第一嵌入式处理器以及导航定位芯片的第二嵌入式处理器接收复位管理模块发送复位信号,所述第一嵌入式处理器、所述第二嵌入式处理器在接收到复位信号后执行复位的操作;
第三控制器读取存储于OTP内的空间配置信息;
所述第一控制器接收所述第三控制器传输的空间配置信息,并依据空间配置信息将第一存储器的存储空间分隔为第一存储空间以及第二存储空间,其中,所述第一存储空间用于存储所述第一嵌入式处理器的执行程序,所述第二存储空间用于存储所述第二嵌入式处理器的执行程序;
所述第二控制器接收第三控制器传输的空间配置信息,并依据空间配置信息将第二存储器的存储空间分隔为第三存储空间以及第四存储空间,其中,所述第三存储空间用于存储所述第一嵌入式处理器的执行程序,所述第四存储空间用于存储所述第二嵌入式处理器的执行程序。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810860250.0A CN109101455A (zh) | 2018-08-01 | 2018-08-01 | 共享存储系统与基于共享存储系统的待执行程序读写方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810860250.0A CN109101455A (zh) | 2018-08-01 | 2018-08-01 | 共享存储系统与基于共享存储系统的待执行程序读写方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109101455A true CN109101455A (zh) | 2018-12-28 |
Family
ID=64847999
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810860250.0A Pending CN109101455A (zh) | 2018-08-01 | 2018-08-01 | 共享存储系统与基于共享存储系统的待执行程序读写方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109101455A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112099856A (zh) * | 2020-08-07 | 2020-12-18 | 武汉光迅科技股份有限公司 | 嵌入式系统及系统的启动方法 |
CN112306402A (zh) * | 2020-07-31 | 2021-02-02 | 神州融安科技(北京)有限公司 | 程序执行方法、电子设备及计算机可读存储介质 |
CN112948315A (zh) * | 2021-01-29 | 2021-06-11 | Oppo广东移动通信有限公司 | 存储区域共享方法、存储介质及电子设备 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070290715A1 (en) * | 2006-06-19 | 2007-12-20 | David Baer | Method And System For Using One-Time Programmable (OTP) Read-Only Memory (ROM) To Configure Chip Usage Features |
CN101093728A (zh) * | 2006-06-19 | 2007-12-26 | 美国博通公司 | 配置集成电路的方法和系统 |
CN102308338A (zh) * | 2009-02-06 | 2012-01-04 | 赛鼎矽公司 | 高可靠性的otp存储器 |
US20160077958A1 (en) * | 2014-09-16 | 2016-03-17 | Integrated Device Technology, Inc. | Initiating operation of a timing device using a read only memory (rom) or a one time programmable non volatile memory (otp nvm) |
CN106416177A (zh) * | 2014-02-12 | 2017-02-15 | 高通股份有限公司 | 无线低能量安全数据传送 |
CN106502959A (zh) * | 2016-11-16 | 2017-03-15 | 湖南国科微电子股份有限公司 | 主芯片与北斗芯片共享内存的结构及系统级封装、pcb板 |
CN108182036A (zh) * | 2018-01-19 | 2018-06-19 | 湖南国科微电子股份有限公司 | 一种多芯片系统存储实现装置及方法 |
-
2018
- 2018-08-01 CN CN201810860250.0A patent/CN109101455A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070290715A1 (en) * | 2006-06-19 | 2007-12-20 | David Baer | Method And System For Using One-Time Programmable (OTP) Read-Only Memory (ROM) To Configure Chip Usage Features |
CN101093728A (zh) * | 2006-06-19 | 2007-12-26 | 美国博通公司 | 配置集成电路的方法和系统 |
CN102308338A (zh) * | 2009-02-06 | 2012-01-04 | 赛鼎矽公司 | 高可靠性的otp存储器 |
CN106416177A (zh) * | 2014-02-12 | 2017-02-15 | 高通股份有限公司 | 无线低能量安全数据传送 |
US20160077958A1 (en) * | 2014-09-16 | 2016-03-17 | Integrated Device Technology, Inc. | Initiating operation of a timing device using a read only memory (rom) or a one time programmable non volatile memory (otp nvm) |
CN106502959A (zh) * | 2016-11-16 | 2017-03-15 | 湖南国科微电子股份有限公司 | 主芯片与北斗芯片共享内存的结构及系统级封装、pcb板 |
CN108182036A (zh) * | 2018-01-19 | 2018-06-19 | 湖南国科微电子股份有限公司 | 一种多芯片系统存储实现装置及方法 |
Non-Patent Citations (1)
Title |
---|
徐科军,张瀚,陈智渊: "《TMS320X281xDSP原理与应用》", 31 October 2011, 北京航空航天大学出版社 * |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112306402A (zh) * | 2020-07-31 | 2021-02-02 | 神州融安科技(北京)有限公司 | 程序执行方法、电子设备及计算机可读存储介质 |
CN112306402B (zh) * | 2020-07-31 | 2024-05-07 | 神州融安科技(北京)有限公司 | 程序执行方法、电子设备及计算机可读存储介质 |
CN112099856A (zh) * | 2020-08-07 | 2020-12-18 | 武汉光迅科技股份有限公司 | 嵌入式系统及系统的启动方法 |
CN112099856B (zh) * | 2020-08-07 | 2023-05-05 | 武汉光迅科技股份有限公司 | 嵌入式系统及系统的启动方法 |
CN112948315A (zh) * | 2021-01-29 | 2021-06-11 | Oppo广东移动通信有限公司 | 存储区域共享方法、存储介质及电子设备 |
WO2022160893A1 (zh) * | 2021-01-29 | 2022-08-04 | Oppo广东移动通信有限公司 | 存储区域共享方法及电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8041920B2 (en) | Partitioning memory mapped device configuration space | |
CN106598480B (zh) | 具有接口控制机制的电子系统及其操作方法 | |
US6848034B2 (en) | Dense server environment that shares an IDE drive | |
CN104346317B (zh) | 共享资源访问方法和装置 | |
CN109101455A (zh) | 共享存储系统与基于共享存储系统的待执行程序读写方法 | |
CN106445398B (zh) | 一种基于新型存储器的嵌入式文件系统及其实现方法 | |
US20150178017A1 (en) | Abort function for storage devices by using a poison bit flag wherein a command for indicating which command should be aborted | |
EP2674898B1 (en) | Improved serialization of RFID tags | |
US9367478B2 (en) | Controlling direct memory access page mappings | |
CN106233258B (zh) | 可变宽度纠错 | |
US20070046431A1 (en) | System and method for combining RFID tag memory | |
CN108182036A (zh) | 一种多芯片系统存储实现装置及方法 | |
US10019258B2 (en) | Hardware assisted software versioning of clustered applications | |
US20090213755A1 (en) | Method for establishing a routing map in a computer system including multiple processing nodes | |
JP2005512192A (ja) | キャッシュメモリをメインメモリに同期させる方法 | |
US20090153308A1 (en) | Apparatus and method for managing user memory of rfid tag | |
US20090193150A1 (en) | Interfacing devices that include device specific information to a device receiving unit | |
US20180113743A1 (en) | Communication architecture for exchanging data between processing units | |
CN109359488A (zh) | 一种安全u盘的软件实现方法 | |
CN114217744A (zh) | 使用影子寄存器的efuse储存内容分发方法及设备 | |
US6813647B2 (en) | Microcomputer system reading data from secondary storage medium when receiving upper address from outside and writing data to primary storage medium | |
US10394707B2 (en) | Memory controller with memory resource memory management | |
US20140281300A1 (en) | Opportunistic Tier in Hierarchical Storage | |
US11656796B2 (en) | Adaptive memory consistency in disaggregated datacenters | |
US20230100758A1 (en) | Unique identifier creation and management for elaborated platform |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181228 |
|
RJ01 | Rejection of invention patent application after publication |