CN112306402A - 程序执行方法、电子设备及计算机可读存储介质 - Google Patents
程序执行方法、电子设备及计算机可读存储介质 Download PDFInfo
- Publication number
- CN112306402A CN112306402A CN202010759404.4A CN202010759404A CN112306402A CN 112306402 A CN112306402 A CN 112306402A CN 202010759404 A CN202010759404 A CN 202010759404A CN 112306402 A CN112306402 A CN 112306402A
- Authority
- CN
- China
- Prior art keywords
- program
- chip
- combination
- unit
- executed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 238000004590 computer program Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 238000004883 computer application Methods 0.000 abstract description 2
- 230000003287 optical effect Effects 0.000 description 3
- 238000005034 decoration Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 description 1
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0608—Saving storage space on storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0625—Power saving in storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
- G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Stored Programmes (AREA)
Abstract
本申请实施例提供了一种程序执行方法、电子设备及计算机可读存储介质，涉及计算机应用技术领域。该方法应用于存储有至少一个目标程序的第一芯片以及第二芯片的电子设备。当需要执行第一程序组合时，将第一程序组合加载到第二芯片中，并在第二芯片中执行第一程序组合；当执行完第一程序组合或执行第一程序组合的过程中，将第二程序组合中不属于第一程序组合的程序单元加载到第二芯片中，并在第二芯片中执行第二程序组合。本申请实施例通过分段加载并执行程序的方式，可以在存储空间较小的第二芯片中执行程序，因此，可降低电子设备的生产成本。
Description
技术领域
本申请涉及计算机应用技术领域，具体而言，本申请涉及一种程序执行方法、电子设备及计算机可读存储介质。
背景技术
目前，大部分银行都会给客户配置相应的优盾，以实现客户转账时的安全与便捷。优盾内部设置有安全芯片和外部芯片，安全芯片的存储空间小、安全系数高，因此，安全芯片中用于存储较重要的数据以及运行较重要的程序。安全芯片的成本与其内存空间成正相关关系，即，内存空间越大的安全芯片其成本越高。
可见，当优盾需要运行的程序所需安全芯片的内存空间较大时，该优盾就需要配置高成本的安全芯片，因此，就会提高类似于优盾这种电子设备的生产成本。
发明内容
本申请提供了一种程序执行方法、电子设备及计算机可读存储介质，可以解决现有技术中，当运行需要较大存储空间的程序时，必须配备大存储空间的芯片，导致电子设备成本增高的问题。所述技术方案如下：
第一方面，提供了一种程序执行方法，该方法应用于一种电子设备，该电子设备包括存储有至少一个目标程序的第一芯片以及第二芯片，该方法包括：
当需要执行第一程序组合时，将第一程序组合加载到第二芯片中，并在第二芯片中执行第一程序组合，其中，第一程序组合的后续程序组合为第二程序组合，第一程序组合与第二程序组合分别包括目标程序中的至少一个程序单元；
当执行完第一程序组合或执行第一程序组合的过程中，若需要执行第二程序组合，将第二程序组合中不属于第一程序组合的程序单元加载到第二芯片中，并在第二芯片中执行第二程序组合。
具体的，第一程序组合与第二程序组合包括至少一个相同的程序单元；或者，第一程序组合与第二程序组合各自包括不同的程序单元。
其中，第一程序组合包括第一程序单元和第二程序单元，第一程序单元是目标程序的主程序，第二程序单元是主程序的嵌套程序；当需要执行第一程序组合时，将第一程序组合加载到第二芯片中，包括：
当需要执行第一程序组合时，将第一程序单元和第二程序单元加载到第二芯片中。
具体的，第二程序组合包括第一程序单元和第三程序单元，第三程序单元是主程序的嵌套程序；
具体的，在需要执行第二程序组合之后，且在将第二程序组合中不属于第一程序组合的程序单元加载到第二芯片之前，进一步包括：
将第一程序组合中已经执行完的第二程序单元从第二芯片中删除；
具体的，将第二程序组合中不属于第一程序组合的程序单元加载到第二芯片，包括：
将第二程序组合中的第三程序单元加载到第二芯片中。
具体的，第一芯片为电子设备的外部芯片，外部芯片用于被电子设备及电子设备之外的其他设备访问；第二芯片为电子设备的安全芯片，安全芯片不能被电子设备之外的其他设备访问。
第二方面，提供了一种电子设备，该设备包括：
第一芯片和第二芯片；
第一芯片，用于存储至少一个目标程序；
第二芯片中包括第一执行单元和第二执行单元；
第一执行单元，用于当需要执行第一程序组合时，将第一程序组合加载到第二芯片中，并在第二芯片中执行第一程序组合，其中，第一程序组合的后续程序组合为第二程序组合，第一程序组合与第二程序组合分别包括目标程序中的至少一个程序单元；
第二执行单元，用于当执行完第一程序组合或执行第一程序组合的过程中，若需要执行第二程序组合，将第二程序组合中不属于第一程序组合的程序单元加载到第二芯片中，并在第二芯片中执行第二程序组合。
具体的，第一程序组合与第二程序组合包括至少一个相同的程序单元；或者，第一程序组合与第二程序组合各自包括不同的程序单元。
其中，第一程序组合包括第一程序单元和第二程序单元，第一程序单元是目标程序的主程序，第二程序单元是主程序的嵌套程序；第一执行单元，具体用于当需要执行第一程序组合时，将第一程序单元和第二程序单元加载到第二芯片中，并在第二芯片中执行第一程序组合。
具体的，第二程序组合包括第一程序单元和第三程序单元，第三程序单元是主程序的嵌套程序；
具体的，第二程序组合包括第一程序单元和第三程序单元，第三程序单元是主程序的嵌套程序；
电子设备还包括：
删除单元，用于将第一程序组合中已经执行完的第二程序单元从所述第二芯片中删除。
第二执行单元，具体用于将第二程序组合中的第三程序单元加载到第二芯片中。
具体的，第一芯片为电子设备的外部芯片，外部芯片用于被电子设备及电子设备之外的其他设备访问；第二芯片为电子设备的安全芯片，安全芯片不能被电子设备之外的其他设备访问。第三方面，提供了一种电子设备，该电子设备包括：
一个或多个处理器；
存储器；
一个或多个应用程序，其中一个或多个应用程序被存储在存储器中并被配置为由一个或多个处理器执行，一个或多个程序配置用于：执行上述程序执行方法。
第四方面，提供了一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现上述程序执行方法。
本申请提供的技术方案带来的有益效果是：
本申请提供了一种程序执行方法，该方法可应用于电子设备，且该电子设备包括第一芯片和第二芯片，在第一芯片中存储有至少一个目标程序，在执行某个目标程序时，第一程序组合和第二程序组合中所包含的程序，是该目标程序中的至少一个程序单元。当需要执行第一程序组合时，将第一程序组合加载到第二芯片中，并在第二芯片中执行第一程序组合；当执行完第一程序组合或执行第一程序组合的过程中，若需要执行第二程序组合，将第二程序组合中不属于第一程序组合的程序单元加载到第二芯片中，并在第二芯片中执行第二程序组合。因此，该方法可将所需要执行的程序保存在存储空间较大、且成本较低的第一芯片中，当需要执行某个程序时，将该程序加载到存储空间较小的第二芯片中，这样就可以选择存储空间较小、且价格较低的第二芯片，以此降低电子设备的生产成本。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对本申请实施例描述中所需要使用的附图作简单地介绍。
图1为本申请实施例提供的一种程序执行方法的流程示意图；
图2为本申请实施例提供的一种电子设备的结构示意图；
图3为本申请实施例提供的一种电子设备的结构示意图。
具体实施方式
下面详细描述本申请的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本发明的限制。
本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本申请的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。
下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例中不再赘述。下面将结合附图，对本申请的实施例进行描述。
本申请实施例中提供了一种程序执行方法，该方法应用于一种电子设备，该电子设备包括存储有至少一个目标程序的第一芯片以及第二芯片，如图1所示，该方法包括如下过程：
步骤S11，当需要执行第一程序组合时，将第一程序组合加载到第二芯片中，并在第二芯片中执行第一程序组合。
其中，第一程序组合的后续程序组合为第二程序组合，第一程序组合与第二程序组合分别包括目标程序中的至少一个程序单元。
可见，只有当某个程序需要被执行的时候，才将其从第一芯片中加载到第二芯片中，并在第二芯片中执行该程序，因此，这种分段加载程序的方式可使用存储空间较小的第二芯片用于执行程序，使用存储空间较大的第一芯片用于存储待执行程序。
步骤S12，当执行完第一程序组合或执行第一程序组合的过程中，若需要执行第二程序组合，将第二程序组合中不属于第一程序组合的程序单元加载到第二芯片中，并在第二芯片中执行第二程序组合。
在上述步骤中执行完第一程序组合或者执行第一程序组合的过程中，如果需要执行第二程序组合，既第一程序组合与第二程序组合之间存在嵌套关系，首先删除已执行完的程序单元，以释放第二芯片的存储空间，然后加载需要执行的下一个程序单元，该过程通过即时释放第二芯片的存储空间，进一步优化了使用存储空间较小的第二芯片执行程序单元的相关操作。
具体的，第一程序组合与第二程序组合包括至少一个相同的程序单元，例如，第一程序组合和第二程序组合包括相同的主程序；或者，第一程序组合与第二程序组合各自包括不同的程序单元，例如，第一程序组合包括程序单元A、程序单元B、程序单元C以及程序单元D，第二程序组合包括程序单元E、程序单元F、程序单元G以及程序单元H。
当第一程序组合包括第一程序单元和第二程序单元，第一程序单元是目标程序的主程序，第二程序单元是主程序的嵌套程序时，上述步骤中“当需要执行第一程序组合时，将第一程序组合加载到第二芯片中”的过程如下：
当需要执行第一程序组合时，将第一程序单元和第二程序单元加载到第二芯片中。
当第二程序组合包括第一程序单元和第三程序单元，第三程序单元是主程序的嵌套程序；既，第一程序组合与第二程序组合包括相同的主程序，上述步骤中，在需要执行第二程序组合之后，且在将第二程序组合中不属于第一程序组合的程序单元加载到第二芯片之前，进一步包括：
将第一程序组合中已经执行完的程序单元从第二芯片中删除，具体过程如下：
将第一程序组合中已经执行完的第二程序单元从第二芯片中删除，将第二程序组合中的第三程序单元加载到第二芯片中。该步骤为可选操作，通过该步骤可释放存储空间。
在上述的一种程序执行方法中，第一芯片为电子设备的外部芯片，外部芯片用于被电子设备及电子设备之外的其他设备访问；第二芯片为电子设备的安全芯片，安全芯片不能被电子设备之外的其他设备访问。
本申请提供了一种程序执行方法，该方法可应用于电子设备，且该电子设备包括第一芯片和第二芯片，在第一芯片中存储有至少一个目标程序，在执行某个目标程序时，第一程序组合和第二程序组合中所包含的程序，是该目标程序中的至少一个程序单元。当需要执行第一程序组合时，将第一程序组合加载到第二芯片中，并在第二芯片中执行第一程序组合；当执行完第一程序组合或执行第一程序组合的过程中，若需要执行第二程序组合，则将第一程序组合中已经执行完的程序单元从第二芯片中删除，将第二程序组合中不属于第一程序组合的程序单元加载到第二芯片中，并在第二芯片中执行第二程序组合。因此，该方法可将所需要执行的程序保存在存储空间较大、且成本较低的第一芯片中，当需要执行某个程序时，将该程序加载到存储空间较小的第二芯片中，且在执行完第二芯片中的某个程序单元后，将该程序单元删除，以便加载后续程序单元，这样可以选择存储空间较小、且价格较低的第二芯片，以此降低电子设备的生产成本。
可见，在实际使用过程中，该电子设备可以是优盾，第一芯片可以是优盾中的外部芯片，第二芯片可以是优盾中的安全芯片。通过上述程序执行方式，可实现将外部芯片中的程序组合按照分段的方式加载到安全芯片中，以便安全芯片执行加载后的程序。可见，该方式可使用存储空间较大的外部芯片存储待执行的程序，仅使用存储空间较小的安全芯片执行当前需要执行的程序。当安全芯片的存储空间较小时，安全芯片的价格就会降低，因此，生产优盾时所需生产成本也会随之降低。
同时，将执行完的程序从安全芯片中删除，能够最大限度的利用存储空间，因此，可保证在较小存储空间的安全芯片内执行程序。
本申请实施例中提供了一种可能的实现方式，在第一芯片中存储有第一程序组合和第二程序组合，其中第一程序组合中包括第一程序单元和第二程序单元，第二程序组合中包括第一程序单元和第三程序单元；在第一程序组合中第二程序单元是第一程序单元的嵌套程序，在执行完第二程序单元后，需要执行第二程序组合中的第三程序单元，且第一程序单元为目标程序中的主程序，具体执行过程如下：
步骤A，当需要执行第一程序单元时，将该第一程序单元从第一芯片中加载到第二芯片中；
步骤B，在第二芯片执行第一程序单元的过程中，若需要执行第二程序单元，此时将第二程序单元从第一芯片中加载到第二芯片中；
步骤C，在第二芯片执行第二程序单元的过程中，若需要执行第二程序组合中的第三程序单元时，将第三程序单元从第一芯片中加载到第二芯片中，以便第二芯片执行第三程序单元；
步骤D，当第二芯片执行完第三程序单元后，第三程序单元向第二程序单元返回执行结果，同时删除第三程序单元；
步骤E，第二程序单元根据第三程序单元返回的执行结果，执行自身的相关程序，当执行完第二程序单元的相关程序后，将第二程序单元的执行结果返回给第一程序单元，同时将第二程序单元从第二芯片中删除；
步骤F，第一程序单元根据第二程序单元返回的执行结果，执行自身的相关程序，当第一程序单元执行完相关程序后，返回执行结果同时将第一程序单元从第二芯片中删除。
在上述步骤A到步骤F的过程中，可将待执行的主程序及其多个嵌套程序预先存储在存储空间较大的第一芯片中，当需要执行到某个程序时，将该程序加载到第二芯片中进行执行，在执行完毕后及时删除执行完的程序，以释放第二芯片的存储空间，该方式可利用存储空间较小的第二芯片执行程序。
本申请实施例中提供了一种可能的实现方式，在第一芯片中存储有第一程序组合和第二程序组合，其中第一程序组合中包括程序单元1和程序单元2，第二程序组合中包括程序单元3和程序单元4，且第一程序组合和第二程序组合的执行顺序为，依次执行程序单元1、程序单元2、程序单元3和程序单元4，具体过程如下：
步骤a，当需要执行程序单元1时，将程序单元1从第一芯片加载到第二芯片；
步骤b，在第二芯片中执行完程序单元1的相关程序时，将该程序单元1删除；
步骤c，将程序单元2从第一芯片加载到第二芯片；
步骤d，在第二芯片中执行完程序单元2的相关程序时，将该程序单元2删除；
步骤e，将程序单元3从第一芯片加载到第二芯片；
步骤f，在第二芯片中执行完程序单元3的相关程序时，将该程序单元3删除；
步骤g，将程序单元4从第一芯片加载到第二芯片；
步骤h，在第二芯片中执行完程序单元4的相关程序时，将该程序单元4删除，至此完成所有程序单元的执行。
上述步骤a至步骤h的过程中，将需要执行的程序单元预先存储在第一芯片中，在执行过程中按序依次将程序单元加载到第二芯片中进行执行操作，且在执行完一个程序单元之后，立即删除该程序单元以释放第二芯片的存储空间用于加载下一个程序单元，因此，这种将程序分别加载、执行程序单元相关程序的方式，可以使用存储空间较小的第二芯片执行相关操作。
在上述实施例中，第一芯片为电子设备的外部芯片，外部芯片用于被电子设备及电子设备之外的其他设备访问；第二芯片为电子设备的安全芯片，安全芯片不能被电子设备之外的其他设备访问。在实际应用中该电子设备可以是优盾等设备，第一芯片为优盾的外部芯片，第二芯片为优盾的安全芯片。
本申请实施例提供了一种电子设备，如图2所示，该设备包括：
第一芯片21和第二芯片22；
第一芯片21，用于存储至少一个目标程序；
第二芯片22中包括第一执行单元23和第二执行单元24；
第一执行单元23，用于当需要执行第一程序组合时，将第一程序组合加载到第二芯片中，并在第二芯片中执行第一程序组合，其中，第一程序组合的后续程序组合为第二程序组合，第一程序组合与第二程序组合分别包括目标程序中的至少一个程序单元；
第二执行单元24，用于当执行完第一程序组合或执行第一程序组合的过程中，若需要执行第二程序组合，将第二程序组合中不属于第一程序组合的程序单元加载到第二芯片中，并在第二芯片中执行第二程序组合。
具体的，第一程序组合与第二程序组合包括至少一个相同的程序单元；或者，第一程序组合与第二程序组合各自包括不同的程序单元。
其中，第一程序组合包括第一程序单元和第二程序单元，第一程序单元是目标程序的主程序，第二程序单元是主程序的嵌套程序；第一执行单元23，具体用于当需要执行第一程序组合时，将第一程序单元和第二程序单元加载到第二芯片22中，并在第二芯片22中执行第一程序组合。
具体的，第二程序组合包括第一程序单元和第三程序单元，第三程序单元是主程序的嵌套程序；所述电子设备包括删除单元25，用于：
将第一程序组合中已经执行完的第二程序单元从第二芯片22中删除；
第二执行单元24，将第二程序组合中的第三程序单元加载到第二芯片22中，并在第二芯片22中执行第二程序组合。具体的，第一芯片21为电子设备的外部芯片，外部芯片用于被电子设备及电子设备之外的其他设备访问；第二芯片22为电子设备的安全芯片，安全芯片不能被电子设备之外的其他设备访问。
可见，在实际使用过程中，该电子设备可以是优盾，第一芯片可以是优盾中的外部芯片，第二芯片可以是优盾中的安全芯片。通过上述程序执行方式，可实现将外部芯片中的程序组合按照分段的方式加载到安全芯片中，以便安全芯片执行加载后的程序。可见，该方式可使用存储空间较大的外部芯片存储待执行的程序，仅使用存储空间较小的安全芯片执行当前需要执行的程序。当安全芯片的存储空间较小时，安全芯片的价格就会降低，因此，生产优盾时所需生产成本也会随之降低。
本申请实施例中提供了一种电子设备，该电子设备包括：存储器和处理器；至少一个程序，存储于存储器中，用于被处理器执行时，与现有技术相比可实现：将该方法应用于电子设备，且该电子设备包括第一芯片和第二芯片，在第一芯片中存储有至少一个目标程序，在执行某个目标程序时，第一程序组合和第二程序组合中所包含的程序，是该目标程序中的至少一个程序单元。当需要执行第一程序组合时，将第一程序组合加载到第二芯片中，并在第二芯片中执行第一程序组合；当执行完第一程序组合或执行第一程序组合的过程中，若需要执行第二程序组合，则将第一程序组合中已经执行完的程序单元从第二芯片中删除，将第二程序组合中不属于第一程序组合的程序单元加载到第二芯片中，并在第二芯片中执行第二程序组合。因此，该方法可将所需要执行的程序保存在存储空间较大、且成本较低的第一芯片中，当需要执行某个程序时，将该程序加载到存储空间较小的第二芯片中，且在执行完第二芯片中的某个程序单元后，将该程序单元删除，以便加载后续程序单元，这样可以选择存储空间较小、且价格较低的第二芯片，以此降低电子设备的生产成本。
在实际应用中该电子设备可以是优盾等设备，第一芯片为优盾的外部芯片，第二芯片为优盾的安全芯片。
在一个可选实施例中提供了一种电子设备，如图3所示，图3所示的电子设备4000包括：处理器4001和存储器4003。其中，处理器4001和存储器4003相连，如通过总线4002相连。可选地，电子设备4000还可以包括收发器4004。需要说明的是，实际应用中收发器4004不限于一个，该电子设备4000的结构并不构成对本申请实施例的限定。
处理器4001可以是CPU(Central Processing Unit，中央处理器)，通用处理器，DSP(Digital Signal Processor，数据信号处理器)，ASIC(Application SpecificIntegrated Circuit，专用集成电路)，FPGA(Field Programmable Gate Array，现场可编程门阵列)或者其他可编程逻辑器件、晶体管逻辑器件、硬件部件或者其任意组合。其可以实现或执行结合本申请公开内容所描述的各种示例性的逻辑方框，模块和电路。处理器4001也可以是实现计算功能的组合，例如包含一个或多个微处理器组合，DSP和微处理器的组合等。
总线4002可包括一通路，在上述组件之间传送信息。总线4002可以是PCI(Peripheral Component Interconnect，外设部件互连标准)总线或EISA(ExtendedIndustry Standard Architecture，扩展工业标准结构)总线等。总线4002可以分为地址总线、数据总线、控制总线等。为便于表示，图3中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。
存储器4003可以是ROM(Read Only Memory，只读存储器)或可存储静态信息和指令的其他类型的静态存储设备，RAM(Random Access Memory，随机存取存储器)或者可存储信息和指令的其他类型的动态存储设备，也可以是EEPROM(Electrically ErasableProgrammable Read Only Memory，电可擦可编程只读存储器)、CD-ROM(Compact DiscRead Only Memory，只读光盘)或其他光盘存储、光碟存储(包括压缩光碟、激光碟、光碟、数字通用光碟、蓝光光碟等)、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质，但不限于此。
存储器4003用于存储执行本申请方案的应用程序代码，并由处理器4001来控制执行。处理器4001用于执行存储器4003中存储的应用程序代码，以实现前述方法实施例所示的内容。
其中，电子设备包括但不限于：优盾。
本申请实施例提供了一种计算机可读存储介质，该计算机可读存储介质上存储有计算机程序，当其在计算机上运行时，使得计算机可以执行前述方法实施例中相应内容。与现有技术相比，将该方法应用于电子设备，且该电子设备包括第一芯片和第二芯片，在第一芯片中存储有至少一个目标程序，在执行某个目标程序时，第一程序组合和第二程序组合中所包含的程序，是该目标程序中的至少一个程序单元。当需要执行第一程序组合时，将第一程序组合加载到第二芯片中，并在第二芯片中执行第一程序组合；当执行完第一程序组合或执行第一程序组合的过程中，若需要执行第二程序组合，则将第一程序组合中已经执行完的程序单元从第二芯片中删除，将第二程序组合中不属于第一程序组合的程序单元加载到第二芯片中，并在第二芯片中执行第二程序组合。因此，该方法可将所需要执行的程序保存在存储空间较大、且成本较低的第一芯片中，当需要执行某个程序时，将该程序加载到存储空间较小的第二芯片中，且在执行完第二芯片中的某个程序单元后，将该程序单元删除，以便加载后续程序单元，这样可以选择存储空间较小、且价格较低的第二芯片，以此降低电子设备的生产成本。
应该理解的是，虽然附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，其可以以其他的顺序执行。而且，附图的流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，其执行顺序也不必然是依次进行，而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
以上所述仅是本发明的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (12)
1.一种程序执行方法，其特征在于，所述方法应用于一种电子设备，所述电子设备包括存储有至少一个目标程序的第一芯片以及第二芯片，所述方法包括：
当需要执行第一程序组合时，将所述第一程序组合加载到所述第二芯片中，并在所述第二芯片中执行所述第一程序组合，其中，所述第一程序组合的后续程序组合为第二程序组合，所述第一程序组合与所述第二程序组合分别包括所述目标程序中的至少一个程序单元；
当执行完所述第一程序组合或执行所述第一程序组合的过程中，若需要执行所述第二程序组合，将所述第二程序组合中不属于所述第一程序组合的程序单元加载到所述第二芯片中，并在所述第二芯片中执行所述第二程序组合。
2.根据权利要求1所述的方法，其特征在于，所述第一程序组合与所述第二程序组合包括至少一个相同的程序单元；或者，所述第一程序组合与所述第二程序组合各自包括不同的程序单元。
3.根据权利要求1所述的方法，其特征在于，所述第一程序组合包括第一程序单元和第二程序单元，所述第一程序单元是所述目标程序的主程序，所述第二程序单元是所述主程序的嵌套程序；
所述当需要执行第一程序组合时，将所述第一程序组合加载到所述第二芯片中，包括：
当需要执行第一程序组合时，将所述第一程序单元和所述第二程序单元加载到所述第二芯片中。
4.根据权利要求3所述的方法，其特征在于，所述第二程序组合包括所述第一程序单元和第三程序单元，所述第三程序单元是所述主程序的嵌套程序；
在所述需要执行所述第二程序组合之后，且在将所述第二程序组合中不属于所述第一程序组合的程序单元加载到所述第二芯片之前，进一步包括：
将所述第一程序组合中已经执行完的所述第二程序单元从所述第二芯片中删除；
所述将所述第二程序组合中不属于所述第一程序组合的程序单元加载到所述第二芯片，包括：
将所述第二程序组合中的所述第三程序单元加载到所述第二芯片中。
5.根据权利要求1-4任一项所述的方法，其特征在于，所述第一芯片为所述电子设备的外部芯片，所述外部芯片用于被所述电子设备及所述电子设备之外的其他设备访问；所述第二芯片为所述电子设备的安全芯片，所述安全芯片不能被所述电子设备之外的其他设备访问。
6.一种电子设备，其特征在于，所述设备包括：
第一芯片和第二芯片；
所述第一芯片，用于存储至少一个目标程序；
所述第二芯片中包括第一执行单元和第二执行单元；
所述第一执行单元，用于当需要执行第一程序组合时，将所述第一程序组合加载到所述第二芯片中，并在所述第二芯片中执行所述第一程序组合，其中，所述第一程序组合的后续程序组合为第二程序组合，所述第一程序组合与所述第二程序组合分别包括所述目标程序中的至少一个程序单元；
所述第二执行单元，用于当执行完所述第一程序组合或执行所述第一程序组合的过程中，将所述第二程序组合中不属于所述第一程序组合的程序单元加载到所述第二芯片中，并在所述第二芯片中执行所述第二程序组合。
7.根据权利要求6所述的电子设备，其特征在于，所述第一程序组合与所述第二程序组合包括至少一个相同的程序单元；或者，所述第一程序组合与所述第二程序组合各自包括不同的程序单元。
8.根据权利要求6所述的电子设备，其特征在于，所述第一程序组合包括第一程序单元和第二程序单元，所述第一程序单元是所述目标程序的主程序，所述第二程序单元是所述主程序的嵌套程序；
所述第一执行单元，具体用于当需要执行第一程序组合时，将所述第一程序单元和所述第二程序单元加载到所述第二芯片中。
9.根据权利要求8所述的电子设备，其特征在于，所述第二程序组合包括所述第一程序单元和第三程序单元，所述第三程序单元是所述主程序的嵌套程序；
所述电子设备还包括：
删除单元，用于将所述第一程序组合中已经执行完的所述第二程序单元从所述第二芯片中删除。
所述第二执行单元，具体用于将所述第二程序组合中的所述第三程序单元加载到所述第二芯片中。
10.根据权利要求6-9任一项所述的电子设备，其特征在于，所述第一芯片为所述电子设备的外部芯片，所述外部芯片用于被所述电子设备及所述电子设备之外的其他设备访问；所述第二芯片为所述电子设备的安全芯片，所述安全芯片不能被所述电子设备之外的其他设备访问。
11.一种电子设备，其特征在于，其包括：
一个或多个处理器；
存储器；
一个或多个应用程序，其中所述一个或多个应用程序被存储在所述存储器中并被配置为由所述一个或多个处理器执行，所述一个或多个程序配置用于：执行根据权利要求1～5中任一项所述的程序执行方法。
12.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现权利要求1-5中任一项所述的程序执行方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010759404.4A CN112306402B (zh) | 2020-07-31 | 2020-07-31 | 程序执行方法、电子设备及计算机可读存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010759404.4A CN112306402B (zh) | 2020-07-31 | 2020-07-31 | 程序执行方法、电子设备及计算机可读存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112306402A true CN112306402A (zh) | 2021-02-02 |
| CN112306402B CN112306402B (zh) | 2024-05-07 |
Family
ID=74483600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010759404.4A Active CN112306402B (zh) | 2020-07-31 | 2020-07-31 | 程序执行方法、电子设备及计算机可读存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112306402B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006065711A (ja) * | 2004-08-30 | 2006-03-09 | Yokogawa Electric Corp | 電子機器、電子機器の起動方法およびアプリケーションプログラムの起動方法 |
| WO2006032196A1 (fr) * | 2004-09-23 | 2006-03-30 | Huawei Technologies Co., Ltd. | Procede pour charger un programme de puce |
| CN103823698A (zh) * | 2014-02-27 | 2014-05-28 | 四川九洲电器集团有限责任公司 | Fpga和dsp目标程序的烧写和启动的方法及设备 |
| CN109101455A (zh) * | 2018-08-01 | 2018-12-28 | 湖南国科微电子股份有限公司 | 共享存储系统与基于共享存储系统的待执行程序读写方法 |
| CN109947500A (zh) * | 2019-03-08 | 2019-06-28 | 西安电子科技大学 | 一种程序加载方法、装置、系统、芯片和存储介质 |
| CN110825342A (zh) * | 2018-08-10 | 2020-02-21 | 北京百度网讯科技有限公司 | 存储调度器件和用于处理信息的系统、方法及装置 |
| CN111459572A (zh) * | 2020-03-31 | 2020-07-28 | 深圳市汇顶科技股份有限公司 | 程序加载方法、控制器、芯片以及电子设备 |
-
2020
- 2020-07-31 CN CN202010759404.4A patent/CN112306402B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006065711A (ja) * | 2004-08-30 | 2006-03-09 | Yokogawa Electric Corp | 電子機器、電子機器の起動方法およびアプリケーションプログラムの起動方法 |
| WO2006032196A1 (fr) * | 2004-09-23 | 2006-03-30 | Huawei Technologies Co., Ltd. | Procede pour charger un programme de puce |
| CN103823698A (zh) * | 2014-02-27 | 2014-05-28 | 四川九洲电器集团有限责任公司 | Fpga和dsp目标程序的烧写和启动的方法及设备 |
| CN109101455A (zh) * | 2018-08-01 | 2018-12-28 | 湖南国科微电子股份有限公司 | 共享存储系统与基于共享存储系统的待执行程序读写方法 |
| CN110825342A (zh) * | 2018-08-10 | 2020-02-21 | 北京百度网讯科技有限公司 | 存储调度器件和用于处理信息的系统、方法及装置 |
| CN109947500A (zh) * | 2019-03-08 | 2019-06-28 | 西安电子科技大学 | 一种程序加载方法、装置、系统、芯片和存储介质 |
| CN111459572A (zh) * | 2020-03-31 | 2020-07-28 | 深圳市汇顶科技股份有限公司 | 程序加载方法、控制器、芯片以及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112306402B (zh) | 2024-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7716396B1 (en) | Multi-reader multi-writer circular buffer memory | |
| US10628066B2 (en) | Ensuring in-storage data atomicity and consistency at low cost | |
| CN109901890B (zh) | 一种控制器加载多核固件的方法、装置、计算机设备及存储介质 | |
| CN108021405A (zh) | 一种soc系统启动过程中存储介质的驱动方法和装置 | |
| CN111221634A (zh) | 合并请求的处理方法、装置、设备及存储介质 | |
| CN111666088A (zh) | Pod的更替方法、装置、电子设备及计算机可读存储介质 | |
| CN104536780B (zh) | 一种电子游戏资源高效加载方法及系统 | |
| CN106874020B (zh) | 启动插件的方法及装置 | |
| US20240045787A1 (en) | Code inspection method under weak memory ordering architecture and corresponding device | |
| CN115905040B (zh) | 计数器的处理方法、图形处理器、设备及存储介质 | |
| CN112306402A (zh) | 程序执行方法、电子设备及计算机可读存储介质 | |
| CN112181479A (zh) | 代码文件版本间差异的确定方法、装置及电子设备 | |
| CN106095411A (zh) | 显示方法及终端 | |
| CN112631510B (zh) | 堆栈区域扩充的方法、装置及硬件平台 | |
| CN111159782B (zh) | 安全任务处理方法和电子设备 | |
| CN108491546A (zh) | 一种页面切换方法及电子设备 | |
| CN113297150A (zh) | 数据库日志处理方法、装置、设备及存储介质 | |
| US6990571B2 (en) | Method for memory optimization in a digital signal processor | |
| CN111339390A (zh) | 一种基于固定电话爬取信息的方法、计算设备及存储介质 | |
| CN112667682A (zh) | 数据处理方法、装置、计算机设备和存储介质 | |
| CN116964661A (zh) | Gpu、sppu和任务处理方法 | |
| CN106547619B (zh) | 多用户存储管理方法和系统 | |
| CN112508449B (zh) | 任务执行方法、装置、电子设备及计算机可读存储介质 | |
| CN111399927B (zh) | 应用共享Class文件的方法及装置、计算设备 | |
| CN117234963B (zh) | 动态库处理方法和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |