CN109087858A - 一种优化沟槽的肖特基结势磊二极管及其制作方法 - Google Patents
一种优化沟槽的肖特基结势磊二极管及其制作方法 Download PDFInfo
- Publication number
- CN109087858A CN109087858A CN201811270466.8A CN201811270466A CN109087858A CN 109087858 A CN109087858 A CN 109087858A CN 201811270466 A CN201811270466 A CN 201811270466A CN 109087858 A CN109087858 A CN 109087858A
- Authority
- CN
- China
- Prior art keywords
- sio
- film layer
- gesture
- diode
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 80
- 229910052681 coesite Inorganic materials 0.000 claims abstract description 78
- 229910052906 cristobalite Inorganic materials 0.000 claims abstract description 78
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 78
- 229910052682 stishovite Inorganic materials 0.000 claims abstract description 78
- 229910052905 tridymite Inorganic materials 0.000 claims abstract description 78
- 238000000034 method Methods 0.000 claims abstract description 31
- 239000011159 matrix material Substances 0.000 claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 13
- 238000005468 ion implantation Methods 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims abstract description 9
- 238000002347 injection Methods 0.000 claims abstract description 9
- 239000007924 injection Substances 0.000 claims abstract description 9
- 230000008569 process Effects 0.000 claims abstract description 9
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 claims abstract description 7
- 238000001039 wet etching Methods 0.000 claims abstract description 6
- 230000007797 corrosion Effects 0.000 claims abstract description 5
- 238000005260 corrosion Methods 0.000 claims abstract description 5
- 239000007788 liquid Substances 0.000 claims description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 2
- 238000005566 electron beam evaporation Methods 0.000 claims 1
- 238000004026 adhesive bonding Methods 0.000 abstract description 4
- 230000008021 deposition Effects 0.000 abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 52
- 230000015556 catabolic process Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 238000005457 optimization Methods 0.000 description 3
- 239000004575 stone Substances 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种优化沟槽的肖特基结势磊二极管及其制作方法，包括：S1、提供一SiC基体，该SiC基体的上表面具有沟槽；S2、在所述SiC基体的上表面除所述沟槽以外的其它部分依次沉积含硼的第一SiO2薄膜层、含磷的第二SiO2薄膜层；S3、采用湿法刻蚀对所述第一SiO2薄膜层和所述第二SiO2薄膜层进行刻蚀，以形成所述台阶；S4、对所述沟槽进行P型离子注入掺杂，形成所述沟槽P型离子注入掺杂区。该方法通过对SiO2薄膜进行改善并采用湿法腐蚀工艺取代干法刻蚀工艺，以减少SiO2薄膜沉积、PGrid光罩制作以及对应的涂胶、曝光、显影、去胶等工艺流程，从而减少产品制造成本，缩短产品加工周期。
Description
技术领域
本发明涉及半导体器件领域，尤其是涉及一种优化沟槽的肖特基结势磊二极管及其制作方法。
背景技术
传统的沟槽JBS(JBS即结势垒肖特基二极管)的Pgrid(P型离子注入掺杂区)的形成需要一层光罩。从成本角度，每多一层光罩，沟槽JBS就会增加一定加工成本；从加工周期角度，每多一层光罩，就会增加7天左右的加工时间。
以上背景技术内容的公开仅用于辅助理解本发明的发明构思及技术方案，其并不必然属于本专利申请的现有技术，在没有明确的证据表明上述内容在本专利申请的申请日前已经公开的情况下，上述背景技术不应当用于评价本申请的新颖性和创造性。
发明内容
本发明为克服现有技术的不足，提出一种优化沟槽的肖特基结势磊二极管及其制作方法，通过对SiO2薄膜进行改善并采用湿法腐蚀工艺取代干法刻蚀工艺，以减少SiO2薄膜沉积、PGrid光罩制作以及对应的涂胶、曝光、显影、去胶等工艺流程，从而减少产品制造成本，缩短产品加工周期。
一种优化沟槽的肖特基结势磊二极管，包括SiC基体以及SiC基体上表面的沟槽P型离子注入掺杂区，所述SiC基体的上表面除所述沟槽P型离子注入掺杂区所在位置以外，其它部分覆盖有第一SiO2薄膜层和第二SiO2薄膜层；其中，所述第二SiO2薄膜层位于所述第一SiO2薄膜层之上，并且所述第二SiO2薄膜层的面积小于所述第一SiO2薄膜层的面积，使得所述第二SiO2薄膜层和所述第一SiO2薄膜层形成台阶。
优选地，在所述SiC基体的上表面边缘，所述第二SiO2薄膜层和所述第一SiO2薄膜层齐平；在靠近所述沟槽P型离子注入掺杂区的边缘之处，所述第二SiO2薄膜层与所述第一SiO2薄膜层形成所述台阶。
本发明提供的上述优化沟槽的肖特基结势磊二极管，其SiO2薄膜层由形成台阶的上下两层形成，该结构可以平滑电场，使电场分布更均匀，避免电压击穿，造成产品失效。
本发明另还提出了上述肖特基结势磊二极管的制作方法，包括如下步骤：
S1、提供一SiC基体，该SiC基体的上表面具有沟槽；
S2、在所述SiC基体的上表面除所述沟槽以外的其它部分依次沉积含硼的第一SiO2薄膜层、含磷的第二SiO2薄膜层；
S3、采用湿法刻蚀对所述第一SiO2薄膜层和所述第二SiO2薄膜层进行刻蚀，以形成所述台阶；
S4、对所述沟槽进行P型离子注入掺杂，形成所述沟槽P型离子注入掺杂区。
本发明上述制作方法，具有以下有益效果：
1)对沉积的SiO2薄膜进行掺硼和掺磷的改善，并用湿法刻蚀处理含硼和含磷的两层SiO2薄膜，根据刻蚀液对两层SiO2薄膜的腐蚀速率的不同形成台阶，从而可以使得到的肖特基结势磊二极管的电场更加平滑，使电场分布更均匀，避免电压击穿而使产品失效；
2)本发明的制作方法相对于现有技术，可以减少SiO2薄膜沉积工艺、P型离子注入区的光罩制作以及对应的涂胶、曝光、显影、去胶等工艺，从而减少产品制造成本，缩短产品加工周期。
优选地，在步骤S3中，从靠近所述沟槽的位置开始进行刻蚀，并且根据刻蚀液对所述第一SiO2薄膜层和所述第二SiO2薄膜层的腐蚀速率的不同形成所述台阶。
优选地，步骤S2中沉积SiO2薄膜层的方法包括氧化生长法、化学气相沉积法、电子束蒸发法或射频磁控溅射法。
优选地，步骤S2中采用LPCVD工艺沉积含硼的第一SiO2薄膜层和含磷的第二SiO2薄膜层。
优选地，在所述第一SiO2薄膜层中，硼的含量为5～15wt％；在所述第二SiO2薄膜层中，磷的含量为2～10wt％。
附图说明
图1是采用本发明具体实施例的方法制作得到的一种肖特基结势磊二极管的截面图；
图2是本发明具体实施例提供的制作优化沟槽的肖特基结势磊二极管的工艺流程图。
具体实施方式
下面结合附图和具体的实施方式对本发明作进一步说明。
本发明的具体实施方式提供一种优化沟槽的肖特基结势磊二极管(后述简称“JBS”)，如图1所示，该JBS包括SiC基体10以及SiC基体上表面的沟槽P型离子注入掺杂区20，所述SiC基体的上表面除所述沟槽P型离子注入掺杂区20所在位置以外，其它部分覆盖有第一SiO2薄膜层31和第二SiO2薄膜层32；其中，所述第二SiO2薄膜层32位于所述第一SiO2薄膜层31之上，并且所述第二SiO2薄膜层32的面积小于所述第一SiO2薄膜层31的面积，使得所述第二SiO2薄膜层32和所述第一SiO2薄膜层31形成台阶。具体而言，继续参考图1，在所述SiC基体10的上表面边缘，所述第二SiO2薄膜层32和所述第一SiO2薄膜层31是齐平的，而在靠近所述沟槽P型离子注入掺杂区20的边缘之处，所述第二SiO2薄膜层32与所述第一SiO2薄膜层31形成所述台阶。具有这种台阶式SiO2薄膜层的肖特基结势磊二极管，其电场更加平滑，电场分布更加均匀，不容易被击穿，保证了产品的耐用性。更优选地，第二SiO2薄膜层32的厚度大于第一SiO2薄膜层31的厚度。
本发明的具体实施方式还提供了一种肖特基结势磊二极管的制作方法，用于制作上述优化沟槽的JBS，该制作方法相比于现有的制作工艺，不需要两次SiO2薄膜的沉积工艺，不需要制作P型离子注入区(后简称“PGrid”)光罩，因此还省略了制作光罩所需的涂胶、曝光、显影、去胶等工艺，大大简化了制作工艺，缩短了产品加工周期，降低了制作成本。参考图2，本发明的该制作方法包括步骤S1至S4：
S1、提供一SiC基体，该SiC基体的上表面具有沟槽；
S2、在所述SiC基体的上表面除所述沟槽以外的其它部分依次沉积含硼的第一SiO2薄膜层、含磷的第二SiO2薄膜层。沉积时，可以采用氧化生长法、化学气相沉积法、电子束蒸发法或射频磁控溅射法。在本发明的优选实施例中，采用LPVCD工艺来进行沉积，其中，在第一SiO2薄膜层中，硼的含量为5～15wt％；在所述第二SiO2薄膜层中，磷的含量为2～10wt％。
S3、采用湿法刻蚀对所述第一SiO2薄膜层和所述第二SiO2薄膜层进行刻蚀，以形成所述台阶。在采用刻蚀液进行湿法刻蚀时，从靠近所述沟槽的位置开始进行刻蚀，由于BOE刻蚀液不腐蚀SiC基体，从而根据刻蚀液对所述第一SiO2薄膜层和所述第二SiO2薄膜层的腐蚀速率的不同，这两个薄膜层形成如图1所示的台阶。
S4、对所述沟槽进行P型离子注入掺杂，形成所述沟槽P型离子注入掺杂区。
可以看出，本发明的前述制作方法，工艺步骤简单(仅需要进行沉积、刻蚀、P型离子注入)，产品加工周期大大缩短，制作成本降低；且制作出来的产品具有电场分布均匀、不易被电压击穿等优点。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的技术人员来说，在不脱离本发明构思的前提下，还可以做出若干等同替代或明显变型，而且性能或用途相同，都应当视为属于本发明的保护范围。
Claims (8)
1.一种优化沟槽的肖特基结势磊二极管，包括SiC基体(10)以及SiC基体上表面的沟槽P型离子注入掺杂区(20)，其特征在于：所述SiC基体的上表面除所述沟槽P型离子注入掺杂区(20)所在位置以外，其它部分覆盖有第一SiO2薄膜层(31)和第二SiO2薄膜层(32)；其中，所述第二SiO2薄膜层(32)位于所述第一SiO2薄膜层(31)之上，并且所述第二SiO2薄膜层(32)的面积小于所述第一SiO2薄膜层(31)的面积，使得所述第二SiO2薄膜层(32)和所述第一SiO2薄膜层(31)形成台阶。
2.如权利要求1所述的肖特基结势磊二极管，其特征在于：在所述SiC基体(10)的上表面边缘，所述第二SiO2薄膜层(32)和所述第一SiO2薄膜层(31)齐平；在靠近所述沟槽P型离子注入掺杂区(20)的边缘之处，所述第二SiO2薄膜层(32)与所述第一SiO2薄膜层(31)形成所述台阶。
3.如权利要求2所述的肖特基结势磊二极管，其特征在于：所述第二SiO2薄膜层(32)的厚度大于所述第一SiO2薄膜层(31)的厚度。
4.一种如权利要求1至3任一项所述的肖特基结势磊二极管的制作方法，其特征在于，包括如下步骤：
S1、提供一SiC基体，该SiC基体的上表面具有沟槽；
S2、在所述SiC基体的上表面除所述沟槽以外的其它部分依次沉积含硼的第一SiO2薄膜层、含磷的第二SiO2薄膜层；
S3、采用湿法刻蚀对所述第一SiO2薄膜层和所述第二SiO2薄膜层进行刻蚀，以形成所述台阶；
S4、对所述沟槽进行P型离子注入掺杂，形成所述沟槽P型离子注入掺杂区。
5.如权利要求4所述的肖特基结势磊二极管的制作方法，其特征在于：在步骤S3中，从靠近所述沟槽的位置开始进行刻蚀，并且根据刻蚀液对所述第一SiO2薄膜层和所述第二SiO2薄膜层的腐蚀速率的不同形成所述台阶。
6.如权利要求4所述的肖特基结势磊二极管的制作方法，其特征在于：步骤S2中沉积SiO2薄膜层的方法包括氧化生长法、化学气相沉积法、电子束蒸发法或射频磁控溅射法。
7.如权利要求4所述的肖特基结势磊二极管的制作方法，其特征在于：步骤S2中采用LPCVD工艺沉积含硼的第一SiO2薄膜层和含磷的第二SiO2薄膜层。
8.如权利要求4所述的肖特基结势磊二极管的制作方法，其特征在于：在所述第一SiO2薄膜层中，硼的含量为5～15wt％；在所述第二SiO2薄膜层中，磷的含量为2～10wt％。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811270466.8A CN109087858B (zh) | 2018-10-29 | 2018-10-29 | 一种优化沟槽的肖特基结势磊二极管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811270466.8A CN109087858B (zh) | 2018-10-29 | 2018-10-29 | 一种优化沟槽的肖特基结势磊二极管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109087858A true CN109087858A (zh) | 2018-12-25 |
| CN109087858B CN109087858B (zh) | 2024-06-11 |
Family
ID=64844359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811270466.8A Active CN109087858B (zh) | 2018-10-29 | 2018-10-29 | 一种优化沟槽的肖特基结势磊二极管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109087858B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006186040A (ja) * | 2004-12-27 | 2006-07-13 | Nippon Inter Electronics Corp | 半導体装置及びその製造方法 |
| US20060255423A1 (en) * | 2005-05-11 | 2006-11-16 | Sei-Hyung Ryu | Silicon carbide junction barrier schottky diodes with supressed minority carrier injection |
| US20070241338A1 (en) * | 2006-04-11 | 2007-10-18 | Denso Corporation | SIC semiconductor device and method for manufacturing the same |
| CN101807527A (zh) * | 2010-03-23 | 2010-08-18 | 中国电子科技集团公司第十三研究所 | 一种SiC MESFET栅极制作方法 |
| JP2013115394A (ja) * | 2011-12-01 | 2013-06-10 | Hitachi Ltd | ジャンクションバリアショットキーダイオード |
| CN103299425A (zh) * | 2011-01-14 | 2013-09-11 | 三菱电机株式会社 | 半导体装置的制造方法 |
| CN106024902A (zh) * | 2016-07-22 | 2016-10-12 | 泰科天润半导体科技（北京）有限公司 | 具有高阻断特性的SiC基穿通型沟槽MOSFET的制作方法 |
| WO2017137291A2 (en) * | 2016-02-08 | 2017-08-17 | Abb Schweiz Ag | Method for manufacturing a semiconductor device including a self-aligned contact to doped well region |
| CN107331616A (zh) * | 2017-06-19 | 2017-11-07 | 中国科学院微电子研究所 | 一种沟槽结势垒肖特基二极管及其制作方法 |
| CN209183504U (zh) * | 2018-10-29 | 2019-07-30 | 深圳基本半导体有限公司 | 一种优化沟槽的肖特基结势垒二极管 |
-
2018
- 2018-10-29 CN CN201811270466.8A patent/CN109087858B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006186040A (ja) * | 2004-12-27 | 2006-07-13 | Nippon Inter Electronics Corp | 半導体装置及びその製造方法 |
| US20060255423A1 (en) * | 2005-05-11 | 2006-11-16 | Sei-Hyung Ryu | Silicon carbide junction barrier schottky diodes with supressed minority carrier injection |
| CN101223647A (zh) * | 2005-05-11 | 2008-07-16 | 克里公司 | 具有抑制的少数载流子注入的碳化硅结势垒肖特基二极管 |
| US20070241338A1 (en) * | 2006-04-11 | 2007-10-18 | Denso Corporation | SIC semiconductor device and method for manufacturing the same |
| CN101807527A (zh) * | 2010-03-23 | 2010-08-18 | 中国电子科技集团公司第十三研究所 | 一种SiC MESFET栅极制作方法 |
| CN103299425A (zh) * | 2011-01-14 | 2013-09-11 | 三菱电机株式会社 | 半导体装置的制造方法 |
| JP2013115394A (ja) * | 2011-12-01 | 2013-06-10 | Hitachi Ltd | ジャンクションバリアショットキーダイオード |
| WO2017137291A2 (en) * | 2016-02-08 | 2017-08-17 | Abb Schweiz Ag | Method for manufacturing a semiconductor device including a self-aligned contact to doped well region |
| CN106024902A (zh) * | 2016-07-22 | 2016-10-12 | 泰科天润半导体科技（北京）有限公司 | 具有高阻断特性的SiC基穿通型沟槽MOSFET的制作方法 |
| CN107331616A (zh) * | 2017-06-19 | 2017-11-07 | 中国科学院微电子研究所 | 一种沟槽结势垒肖特基二极管及其制作方法 |
| CN209183504U (zh) * | 2018-10-29 | 2019-07-30 | 深圳基本半导体有限公司 | 一种优化沟槽的肖特基结势垒二极管 |
Non-Patent Citations (1)
| Title |
|---|
| 赵正平著: "《宽禁带半导体高频及微波功率器件与电路》", 31 December 2017, 国防工业出版社, pages: 97 - 99 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109087858B (zh) | 2024-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101000916A (zh) | 一种tft阵列结构及其制造方法 | |
| US20150295069A1 (en) | Manufacturing method for semiconductor device with discrete field oxide structure | |
| CN108933179B (zh) | 一种薄膜晶体管及其制作方法 | |
| CN103231570B (zh) | 一种薄膜层及其制作方法、显示用基板、液晶显示器 | |
| CN103296090B (zh) | 一种金属氧化物薄膜晶体管及其制备方法 | |
| WO2016165516A1 (zh) | 分栅功率器件的制造方法 | |
| CN103109384B (zh) | 薄层封装、具有薄层封装的光电子半导体本体和用于制造薄层封装的方法 | |
| CN104465781A (zh) | 沟槽型双层栅mos及工艺方法 | |
| US20080206944A1 (en) | Method for fabricating trench DMOS transistors and schottky elements | |
| CN104617045B (zh) | 沟槽栅功率器件的制造方法 | |
| CN109087858A (zh) | 一种优化沟槽的肖特基结势磊二极管及其制作方法 | |
| CN103996618B (zh) | Tft电极引线制造方法 | |
| CN109103077A (zh) | 离子注入方法及掩膜层结构 | |
| CN104576345B (zh) | 功率器件中斜坡场板结构的制备方法 | |
| CN103227143A (zh) | 浅沟槽隔离工艺 | |
| CN209183504U (zh) | 一种优化沟槽的肖特基结势垒二极管 | |
| US8722483B2 (en) | Method for manufacturing double-layer polysilicon gate | |
| CN105206512A (zh) | 改进多重图形化掩膜层的方法 | |
| CN214848637U (zh) | 高正向浪涌电流能力的SiC二极管 | |
| CN104157553A (zh) | 双重图形化形成方法 | |
| CN208706576U (zh) | 电子器件制造过程中的掩膜层结构 | |
| CN107527802A (zh) | 沟槽型双层栅mos成膜方法 | |
| CN105990134B (zh) | 一种制作二极管的方法 | |
| CN104064654B (zh) | 形成芯片的钝化膜的方法、芯片的钝化膜的结构及芯片 | |
| CN103346124B (zh) | 改善半导体器件良率的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |