CN109062000A - 掩模工艺和掩模板组 - Google Patents

掩模工艺和掩模板组 Download PDF

Info

Publication number
CN109062000A
CN109062000A CN201811014505.8A CN201811014505A CN109062000A CN 109062000 A CN109062000 A CN 109062000A CN 201811014505 A CN201811014505 A CN 201811014505A CN 109062000 A CN109062000 A CN 109062000A
Authority
CN
China
Prior art keywords
mask
alignment
pattern
mask plate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811014505.8A
Other languages
English (en)
Inventor
刘志恒
董皓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201811014505.8A priority Critical patent/CN109062000A/zh
Publication of CN109062000A publication Critical patent/CN109062000A/zh
Priority to US16/394,103 priority patent/US11204546B2/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/42—Alignment or registration features, e.g. alignment marks on the mask substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Abstract

一种掩模工艺和掩模板组。该掩模工艺包括：将第一掩模板与承载待图案化的基板的机台对位；利用第一掩模板在待图案化的基板上形成第一层结构和第一套刻补正图案；利用图像传感器和第一套刻补正图案进行补正；将第二掩模板与机台对位；利用第二掩模板在待图案化的基板上形成第二层结构和第二套刻补正图案；以及利用图像传感器和第二套刻补正图案进行补正。该掩模工艺不用对产线设备进行改造便可实现对液晶天线等具有厚膜层的产品的自动对位，从而可实现液晶天线等具有厚膜层的产品的量产，并可降低成本。

Description

掩模工艺和掩模板组
技术领域
本公开的实施例涉及一种掩模工艺和掩模板组。
背景技术
随着通信技术的不断发展，4G和5G通信技术也逐渐成为市场的主流。并且，随着人们对于手机轻薄化的追求，行业各界对于天线的体积的小型化以及低成本也越来越重视。
与传统的喇叭天线、螺旋天线和阵子天线等相比，液晶天线具有小型化、宽频带、多波段以及高增益等特点，是一种更适合当前技术发展方向的天线。另一方面，液晶天线和薄膜晶体管液晶显示器(TFT-LCD)均包括成膜、曝光、刻蚀、对盒及灌注液晶等工艺，因此，液晶天线的制作工艺与薄膜晶体管液晶显示器的制作工艺可相互兼容。
发明内容
本公开实施例提供一种掩模工艺和掩模板组。该掩模工艺直接通过将第二掩模板与机台对位，可避免曝光机无法识别ADC(自动变形控制Automatic Distortion Control，ADC)图案的准确中心位置而导致的无法自动对位的问题；并且，该掩模工艺利用图像传感器通过第一套刻补正图案和第二套刻补正图案分别对第一掩模板和第二掩模板进行补正，从而可保证第二掩模板的对位精度。由此，该掩模工艺可解决现有的产线设备无法对液晶天线等具有厚膜层的产品进行自动对位的问题，不用对产线设备进行改造便可实现对液晶天线等具有厚膜层的产品的自动对位，从而可实现液晶天线等具有厚膜层的产品的量产，并可降低成本；另外，该掩模工艺也没有增加额外的工艺步骤，从而降低对产能的影响。
本公开至少一个实施例提供一种掩模工艺，其包括：将第一掩模板与承载待图案化的基板的机台对位；利用所述第一掩模板在所述待图案化的基板上形成第一层结构和第一套刻补正图案；利用图像传感器和所述第一套刻补正图案进行补正；将第二掩模板与所述机台对位；利用所述第二掩模板在所述待图案化的基板上形成第二层结构和第二套刻补正图案；以及利用所述图像传感器和所述第二套刻补正图案进行补正。
例如，在本公开一实施例提供的掩模工艺中，所述第一层结构的厚度大于所述第二层结构的厚度的5倍。
例如，在本公开一实施例提供的掩模工艺中，所述第一掩模板包括第一掩模图案和位于所述第一掩模图案周边的第一对位标记和第一套刻补正标记，所述承载待图案化的基板的机台包括第二对位标记，将所述第一掩模板与所述承载待图案化的基板的机台对位包括：利用所述第一对位标记和所述第二对位标记将所述第一掩模板与所述承载待图案化的基板的机台对位。
例如，在本公开一实施例提供的掩模工艺中，利用所述第一掩模板在所述待图案化的基板上形成所述第一层结构和所述第一套刻补正图案包括：利用所述第一掩模板进行图案化工艺以在待图案化的基板上形成与所述第一掩模图案对应的所述第一层结构和与所述第一套刻补正标记对应的所述第一套刻补正图案。
例如，在本公开一实施例提供的掩模工艺中，所述第二掩模板包括第二掩模图案和位于所述第二掩模图案周边的第三对位标记和第二套刻补正标记，将所述第二掩模板与所述承载待图案化的基板的机台对位包括：利用所述第三对位标记和所述第二对位标记将所述第一掩模板与所述承载待图案化的基板的机台对位。
例如，在本公开一实施例提供的掩模工艺中，利用所述第二掩模板在所述待图案化的基板上形成所述第二层结构和所述第二套刻补正图案包括：利用所述第二掩模板进行图案化工艺以在待图案化的基板上形成与所述第二掩模图案对应的所述第二层结构和与所述第二套刻补正标记对应的所述第二套刻补正图案。
例如，在本公开一实施例提供的掩模工艺中，利用所述图像传感器和所述第一套刻补正图案进行补正包括：利用所述图像传感器获取所述第一套刻补正图案的图像；以及根据所述图像的变形情况调整曝光机的参数；利用所述图像传感器和所述第二套刻补正图案进行补正包括：利用所述图像传感器获取所述第二套刻补正图案的图像；以及根据所述图像的变形情况调整曝光机的参数。
例如，在本公开一实施例提供的掩模工艺中，所述第二掩模板还包括自动形变控制标记，所述掩模工艺还包括：利用所述第二掩模板进行掩模工艺以在待图案化的基板上形成与所述自动形变控制标记对应的自动变形控制图案。
本公开至少一个实施例提供一种掩模板组，其包括：第一掩模板，包括第一掩模图案和位于所述第一掩模图案周边的第一对位标记和第一套刻补正标记；以及第二掩模板，包括第二掩模图案和位于所述第二掩模图案周边的第三对位标记和第二套刻补正标记，所述第一掩模图案和所述第二掩模图案依次被配置为形成半导体器件的第一层结构和第二层结构，所述第一对位标记和所述第三对位标记被配置为与承载待图案化的基板的基台上的第二对位标记分别对准，所述第一套刻补正标记和所述第二套刻补正标记分别被配置为对套刻精度进行补正。
例如，在本公开一实施例提供的掩模板组中，所述第一层结构的厚度大于所述第二层结构厚度的5倍。
例如，在本公开一实施例提供的掩模板组中，所述第二掩模板还包括：自动形变控制标记。
例如，在本公开一实施例提供的掩模板组中，所述第一对位标记包括沿第一方向延伸的两个平行的第一横向条状标记和沿第二方向延伸的两个平行的第一竖向条状标记，所述第二对位标记包括沿所述第一方向延伸的第二横向条状标记和沿所述第二方向延伸的第二竖向条状标记，所述第一方向与所述第二方向相互垂直；所述第三对位标记包括沿第一方向延伸的两个平行的第三横向条状标记和沿第二方向延伸的两个平行的第三竖向条状标记；所述第一套刻补正标记的形状包括矩形框，所述第二套刻补正标记的形状包括矩形框。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1为一种薄膜晶体管液晶显示器的基板上的ADC图案的截面和液晶天线的基板上的ADC图案的截面的尺寸对比示意图；
图2A为一种薄膜晶体管液晶显示器的基板上的ADC图案的示意图；
图2B为一种掩模板上的ADC标记的示意图；
图2C为一种薄膜晶体管液晶显示器产品进行对位的示意图；
图3A为一种液晶天线的基板上的ADC图案的示意图；
图3B为一种掩模板上的ADC标记的示意图；
图3C为一种液晶天线产品进行对位的示意图；
图4为根据本公开一实施例提供的一种掩模工艺的流程图；
图5为根据本公开一实施例提供的一种掩模工艺所形成的基板在未补正和补正后的两种情况下的对比示意图；
图6为根据本公开一实施例提供的一种第一掩模板的平面示意图；
图7为根据本公开一实施例提供的一种第二掩模板的平面示意图；
图8为根据本公开一实施例提供的一种承载待图案化的基板的基台的平面示意图；
图9为根据本公开一实施例提供的一种第一对位标记和第三对位标记的图案示意图；
图10为根据本公开一实施例提供的一种第二对位标记的图案示意图；以及
图11为本公开一实施例提供的一种第一套刻补正标记和第二套刻补正标记的示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
目前，液晶天线的制作工艺与薄膜晶体管液晶显示器的制作工艺可以相互兼容。然而，考虑到液晶天线的信号强度以及功耗等因素，在液晶天线的制作工艺中，需要将薄膜晶体管液晶显示器的制作工艺中的铝(Al)、钼(Mo)等金属材料替换为铜(Cu)，并且Cu膜层的厚度达到了微米级别。液晶天线的制作工艺中的Cu膜层的厚度高出薄膜晶体管液晶显示器的制作工艺中的Al、Mo等金属膜层的厚度近十倍。此时，需要制作的膜层的厚度的增加对刻蚀工艺产生了较大的影响，在刻蚀工艺(例如湿法刻蚀工艺)后会产生较大的关键尺寸偏差(CD Bias)。图1示出一种薄膜晶体管液晶显示器的基板上的ADC图案的截面和液晶天线的基板上的ADC图案的截面的尺寸对比示意图。如图1所示，相对于薄膜晶体管液晶显示器的基板01上形成厚度约为的金属膜层02，由于液晶天线的基板03上的金属膜层04的厚度较大(例如，)，刻蚀所形成的关键尺寸偏差无法避免。而较大的CD Bias会导致掩模工艺中用于对位的自动变形控制(Automatic Distortion Control，ADC)图案过粗，即自动变形控制图案中的线宽较大(如图1所示)，从而导致曝光机无法确认ADC图案的准确的中心位置。曝光机无法实现自动对位，需要工程师进行手动对位，因此难以满足量产的需求。
图2A为一种薄膜晶体管液晶显示器的基板上的ADC图案的示意图；图2B为一种掩模板上的ADC标记的示意图；图2C为一种薄膜晶体管液晶显示器产品进行对位的示意图。在通常的薄膜晶体管液晶显示器的掩模工艺中，在将第一掩模板与承载基板的机台进行对位之后，先利用第一掩模板同时在基板上形成厚度约为的金属膜层和如图2A所示的ADC图案02，然后再进行第二掩模板的对位过程。在第二掩模板的对位过程中，如图2C所示，曝光机(例如佳能曝光机)将基板上如图2A所示的ADC图案02的“一横一竖”移动至第二掩模板上如图2B所示的ADC标记14的“两横两竖”中心，从而实现第二掩模板的自动对位。需要说明的是，上述的两个掩模板(第一掩模板和第二掩模板)为用于形成薄膜晶体管液晶显示器中的不同膜层的掩模板；另外，图2A所示的ADC图案02的左半部分的图案用于图像传感器定位该ADC图案，即曝光机可先通过该图案寻找到ADC图案，便于曝光机将该ADC图案迅速定位，图2A所示的ADC图案02的右半部分的图案用于对位，即用于将掩模板与基板对位。
图3A为一种液晶天线的基板上的ADC图案的示意图；图3B为一种掩模板上的ADC标记的图案；图3C为一种液晶天线产品进行对位的示意图。由于液晶天线的产品的金属膜层的厚度较大(例如，)，如图3A所示，在基板上形成的ADC图案04的“一横一竖”过粗，即自动变形控制图案中的线宽较大(如图3A所示)。先在将第一掩模板与承载基板的机台进行对位之后，先利用第一掩模板同时在基板上形成厚度约为的金属膜层和如图3A所示的ADC图案04，然后再进行第二掩模板的对位过程。然而，在第二掩模板的对位过程中，如图3C所示，曝光机无法识别如图3A所示的ADC图案04的中心，无法将基板上如图3A所示的ADC图案04的“一横一竖”移动至另一张掩模板10上如图3B所示的ADC标记14的“两横两竖”中心，导致无法实现自动对位。
本公开实施例提供一种掩模工艺和掩模板组。该掩模工艺包括：将第一掩模板与承载待图案化的基板的机台对位；利用第一掩模板在待图案化的基板上形成第一层结构和第一套刻补正图案；利用图像传感器和第一套刻补正图案进行补正；将第二掩模板与机台对位；利用第二掩模板在待图案化的基板上形成第二层结构和第二套刻补正图案；以及利用图像传感器和第二套刻补正图案进行补正。该掩模工艺直接通过将第二掩模板与机台对位，而非将第二掩模板与形成有ADC图案的基板进行对位，可避免曝光机无法识别ADC图案的准确中心位置而导致的无法自动对位的问题；并且，该掩模工艺利用图像传感器通过第一套刻补正图案和第二套刻补正图案分别对第一掩模板和第二掩模板进行补正，从而可保证第二掩模板的对位精度。由此，该掩模工艺不用对产线设备进行改造便可实现对液晶天线等具有厚膜层的产品的自动对位，从而可实现液晶天线等具有厚膜层的产品的量产，并可降低成本；另外，该掩模工艺也没有增加额外的工艺步骤，从而可降低对产能的影响。
下面，结合附图对本公开实施例提供的掩模工艺和掩模板组进行详细的说明。
图4为根据本公开一实施例提供的一种掩模工艺的流程图。如图4所示，该掩模工艺包括以下步骤S101-S106。
步骤S101：将第一掩模板与承载待图案化的基板的机台对位。
例如，待图案化的基板可包括衬底基板和整层设置的金属层。衬底基板可包括玻璃基板、石英基板、塑料基板，金属层可为铜层，本公开实施例在此不作限制。需要说明的是，为了便于进行光学对位，衬底基板可为透明基板。
例如，可通过承载待图案化的基板的机台上的机台旋转控制(Stage RotationControl，SRC)标记与第一掩模板上的SRC标记以将第一掩模板与承载待图案化的基板的机台对位。
步骤S102：利用第一掩模板在待图案化的基板上形成第一层结构和第一套刻补正图案。
例如，利用第一掩模板在待图案化的基板(包括衬底基板和整层设置的金属层)上形成对应的光刻胶图案，再以该光刻胶图案为掩模通过刻蚀工艺将多余的金属层去除，从而图案化金属层以同时形成第一层结构和第一套刻补正图案。
步骤S103：利用图像传感器和第一套刻补正图案进行补正。
例如，利用图像传感器获取基板上形成的第一套刻补正图案的图像，然后通过比较第一套刻补正图案的图像与标准的第一套刻补正图案来调整曝光机的参数，从而进行补正，以提高套刻精度(Overlay Precision)。需要说明的是，当曝光机参数调整之后，可存储调整后的参数以提高同一批次的后续产品的套刻精度，也可去除当前的光刻胶图案，重新进行曝光显影以形成新的光刻胶图案，从而提高当前产品的套刻精度。
步骤S104：将第二掩模板与机台对位。
例如，可通过承载待图案化的基板的机台上的机台旋转控制(Stage RotationControl，SRC)标记与第二掩模板上的SRC标记以将第二掩模板与承载待图案化的基板的机台对位。
步骤S105：利用第二掩模板在待图案化的基板上形成第二层结构和第二套刻补正图案。
步骤S106：利用图像传感器和第二套刻补正图案进行补正。
例如，利用图像传感器获取基板上形成的第二套刻补正图案的图像，然后通过比较第二套刻补正图案的图像与标准的第二套刻补正图案来调整曝光机的参数，从而进行补正，以提高套刻精度(Overlay Precision)。
当使用本实施例提供的掩模工艺制作具有较厚膜层的产品时，先将第一掩模板与承载待图案化的基板的机台对位；利用第一掩模板在待图案化的基板上形成厚度较厚的第一层结构和第一套刻补正图案。由于第一层结构的厚度较厚，会对刻蚀工艺产生了较大的影响，在刻蚀工艺后会产生较大的关键尺寸偏差(CD Bias)。而较大的CD Bias会导致掩模工艺中用于对位的自动变形控制(Automatic Distortion Control，ADC)图案过粗，即ADC图案中的线宽较大，从而导致曝光机无法确认ADC图案的准确的中心位置。曝光机无法实现自动对位，需要工程师进行手动对位。本实施例提供的掩模工艺直接通过将第二掩模板与机台对位，而非将第二掩模板与形成有ADC图案的基板进行对位，可避免曝光机无法识别ADC图案的准确中心位置而导致的无法自动对位的问题。另外，本实施例提供的掩模工艺利用图像传感器通过第一套刻补正图案和第二套刻补正图案分别对第一掩模板和第二掩模板的套刻精度进行补正，从而可避免不良的发生。由此，该掩模工艺不用对产线设备进行改造便可实现对液晶天线等具有厚膜层的产品的自动对位，从而可实现液晶天线等具有厚膜层的产品的量产，并可降低成本；另外，该掩模工艺也没有增加额外的工艺步骤，从而降低对产能的影响。
图5为根据本公开一实施例提供的一种掩模工艺所形成的基板在未补正和补正后的两种情况下的对比示意图。如图5所示，当未利用图像传感器通过第一套刻补正图案或第二套刻补正图案进行补正时，基板上形成的图案与标准图案的偏移较大；而利用图像传感器通过第一套刻补正图案或第二套刻补正图案进行补正后，基板上形成的图案与标准图案的偏移较小，从而可避免各种不良的发生。需要说明的是，图5所示的偏移量为放大20000倍的情况。
例如，在一些示例中，第一层结构的厚度大于第二层结构的厚度的5倍。
例如，在一些示例中，第一层结构的厚度大于第二层结构的厚度的10倍。例如，考虑到液晶天线的信号强度以及功耗等因素，液晶天线的制作工艺中的铜膜层的厚度(例如，)大于薄膜晶体管液晶显示器的制作工艺中的Al、Mo等金属膜层的厚度(例如，)的10倍。因此，该掩模工艺适于制作液晶天线产品。
图6为根据本公开一实施例提供的一种第一掩模板的平面示意图。图7为根据本公开一实施例提供的一种第二掩模板的平面示意图。图8为根据本公开一实施例提供的一种承载待图案化的基板的基台的平面示意图。
例如，在一些示例中，如图6和图8所示，第一掩模板110包括第一掩模图案111和位于第一掩模图案111周边的第一对位标记112和第一套刻补正标记113，承载待图案化的基板210的机台200包括第二对位标记202，上述的将第一掩模板与承载待图案化的基板的机台对位包括：利用第一对位标记112和第二对位标记202将第一掩模板110与承载待图案化的基板210的机台200对位。由于第一对位标记112在第一掩模板110上的位置是固定的，第二对位标记202在机台200上的位置是固定的，当第一对位标记112和第二对位标记202对准时，第一掩模板110和机台200也是对准的。需要说明的是，利用第一对位标记和第二对位标记将第一掩模板与承载待图案化的基板的机台对位的具体方式可采用所使用的曝光机内置的方式。例如，可先将第一对位标记和第二对位标记对准，以将掩模板上的坐标系与机台上的坐标系进行计算和转换，从而获取第一掩模板上的图案相对于机台上的坐标系中的坐标，然后再将第一掩模板移动到设定位置进行曝光、显影等步骤。
例如，第一掩模图案111可用于形成上述的第一层结构，第一层结构可为液晶天线中的铜层。第一对位标记112和第一套刻补正标记113位于第一掩模图案111的周边，从而可避免第一对位标记112和第一套刻补正标记113对第一层结构的影响。
例如，在一些示例中，上述利用第一掩模板110在待图案化的基板上形成第一层结构和第一套刻补正图案包括：利用第一掩模板110进行图案化工艺以在待图案化的基板上形成与第一掩模图案111对应的第一层结构和与第一套刻补正标记113对应的第一套刻补正图案。可通过图像传感器获取第一套刻补正图案的图像，然后通过比较第一套刻补正图案的图像与标准的第一套刻补正图案来调整曝光机的参数，从而进行补正，以提高套刻精度(Overlay Precision)。需要说明的是，上述的图案化工艺可包括曝光、显影、刻蚀等步骤。
例如，第一掩模图案111的形状可根据实际需要形成的膜层进行设计，而第一套刻补正标记113的形状可采用矩形框。当然，本公开实施例包括但不限于此，第一套刻补正标记也可采用其他形状。
例如，在一些示例中，如图7和8所示，第二掩模板120可包括第二掩模图案121和位于第二掩模图案121周边的第三对位标记122和第二套刻补正标记123，上述的将第二掩模板与承载待图案化的基板的机台对位包括：将第三对位标记122和第二对位标记202对位以将第二掩模板120与承载待图案化的基板的机台200对位。由于第三对位标记122在第二掩模板120上的位置是固定的，第二对位标记202在机台200上的位置是固定的，当第三对位标记122和第二对位标记202对准时，第二掩模板120和机台200也是对准的；而第一掩模板110与机台200也是对准的，因此，第二掩模板120与第一掩模板110也是对准的。需要说明的是，利用第三对位标记和第二对位标记将第二掩模板与承载待图案化的基板的机台对位的具体方式可采用所使用的曝光机内置的方式。例如，可先将第三对位标记和第二对位标记对准，以将掩模板上的坐标系与机台上的坐标系进行计算和转换，从而获取第二掩模板上的图案相对于机台上的坐标系中的坐标，然后再将第二掩模板移动到设定位置进行曝光、显影等步骤。
例如，在一些示例中，上述的利用第二掩模板在待图案化的基板上形成第二层结构和第二套刻补正图案包括：利用第二掩模板120进行图案化工艺以在待图案化的基板上形成与第二掩模图案121对应的第二层结构和与第二套刻补正标记123对应的第二套刻补正图案。可通过图像传感器获取第二套刻补正图案的图像，然后通过比较第二套刻补正图案的图像与标准的第二套刻补正图案来调整曝光机的参数，从而进行补正，以提高套刻精度(Overlay Precision)。需要说明的是，上述的图案化工艺可包括曝光、显影、刻蚀等步骤。
例如，在一些示例中，利用图像传感器和第一套刻补正图案进行补正包括：利用图像传感器获取第一套刻补正图案的图像；以及根据图像的变形情况调整曝光机的参数。例如，可通过比较第一套刻补正图案的图像与标准的第一套刻补正图案来获取图像的变形情况。
例如，在一些示例中，利用图像传感器和第二套刻补正图案进行补正包括：利用图像传感器获取第二套刻补正图案的图像；以及根据图像的变形情况调整曝光机的参数。例如，可通过比较第二套刻补正图案的图像与标准的第二套刻补正图案来获取图像的变形情况。
例如，在一些示例中，如图7所示，第二掩模板120还包括自动形变控制标记124，掩模工艺还包括：利用第二掩模板120进行图案化工艺以在待图案化的基板上形成与自动形变控制标记124对应的自动变形控制图案。当第二掩模板形成的第二层结构厚度较小时，不会产生自动变形控制图案过粗的问题，因此后续使用的掩模板可利用形成的自动变形控制(Automatic Distortion Control，ADC)图案与第二掩模板进行自动对位。需要说明的是，自动形变控制标记124的具体形状可参见图2A和2B示出的自动形变控制标记。
本公开一实施例还提供一种掩模板组。该掩模板包括第一掩模板和第二掩模板。如图6所示，第一掩模板110包括第一掩模图案111和位于第一掩模图案111周边的第一对位标记112和第一套刻补正标记113。如图7所示，第二掩模板120包括第二掩模图案121和位于第二掩模图案121周边的第三对位标记122和第二套刻补正标记123。第一掩模图案111和第二掩模图案121依次被配置为形成半导体器件的第一层结构和第二层结构，第一对位标记112和第三对位标记122被配置为与承载待图案化的基板的基台上的第二对位标记分别对准，第一套刻补正标记113和第二套刻补正标记123被配置为对套刻精度进行补正。
例如，如图8所示，该机台200包括第二对位标记202。由于第一对位标记112在第一掩模板110上的位置是固定的，第二对位标记202在机台200上的位置是固定的，当第一对位标记112和第二对位标记202对准时，第一掩模板110和机台200也是对准的。由于第三对位标记122在第二掩模板120上的位置是固定的，当第三对位标记122和第二对位标记202对准时，第二掩模板120和机台200也是对准的；而第一掩模板110与机台200是对准的，因此，第二掩模板120与第一掩模板110也是对准的。
当使用本实施例提供的掩模板组制作具有较厚膜层的产品时，先通过第一对位标记112和第二对位标记202将第一掩模板110与承载待图案化的基板的机台200对位；然后利用第一掩模图案111和第一套刻补正标记113在待图案化的基板上形成厚度较厚的第一层结构和第一套刻补正图案；然后直接通过第三对位标记122和第二对位标记202将将第二掩模板120与机台200对位，从而可避免曝光机无法识别ADC图案的准确中心位置而导致的无法自动对位的问题。另外，还可利用图像传感器通过第一套刻补正标记113形成的第一套刻补正图案和第二套刻补正标记123形成的第二套刻补正图案分别对第一掩模板110和第二掩模板120的套刻精度进行补正，从而可提高套刻精度，避免不良的发生。由此，该掩模板组不用对产线设备进行改造便可实现对液晶天线等具有厚膜层的产品的自动对位，从而可实现液晶天线等具有厚膜层的产品的量产，并可降低成本。
例如，如图6所示，第一掩模板110包括六个第一对位标记112，对称地分布在第一掩模图案111的两侧。当然，本公开实施例包括但不限于此，第一对位标记112的数量和位置可根据实际情况进行设置。
例如，如图6所示，第一掩模板110包括八个第一套刻补正标记113，对称地分布在第一掩模图案111的两侧。当然，本公开实施例包括但不限于此，第一套刻补正标记113的数量和位置可根据实际情况进行设置。
例如，如图7所示，由于第一掩模板110和第二掩模板120分别要与机台200进行对位，因此第二掩模板120上的第三对位标记122的位置设置地较第一对位标记112更靠外，即各第三对位标记122与第二掩膜图案121的距离比第一对位标记112与第一掩膜图案111的距离大。图7中虚线框示出了图6中第一对位标记112和第一套刻补正标记113对应的位置。第三对位标记122和第二套刻补正标记123与上述的虚线框不重叠，从而可避免第一套刻补正图案和第二套刻补正图案重叠。
例如，在一些示例中，如图7所示，第二掩模板120还包括：自动形变控制标记124。由此，可通过第二掩模板120在待图案化的基板上形成与自动形变控制(AutomaticDistortion Control，ADC)标记124对应的自动变形控制图案。当第二掩模板形成的第二层结构厚度较小时，不会产生自动变形控制图案过粗的问题，因此后续使用的掩模板可利用形成的自动变形控制(Automatic Distortion Control，ADC)图案与第二掩模板进行自动对位。
图9为根据本公开一实施例提供的一种第一对位标记和第三对位标记的图案示意图。图10为根据本公开一实施例提供的一种第二对位标记的图案示意图。
例如，在一些示例中，如图9和10所示，第一对位标记112包括沿第一方向延伸的两个平行的第一横向条状标记1122和沿第二方向延伸的两个平行的第一竖向条状标记1124，第二对位标记202包括沿第一方向延伸的第二横向条状标记2022和沿第二方向延伸的第二竖向条状标记2024，第一方向与第二方向相互垂直。通过将第二对位标记202的“一横一竖”，即沿第一方向延伸的第二横向条状标记2022和沿第二方向延伸的第二竖向条状标记2024移动至第一对位标记112的“两横两竖”，即沿第一方向延伸的两个平行的第一横向条状标记1122和沿第二方向延伸的两个平行的第一竖向条状标记1124的中心，从而实现自动对位。需要说明的是，图10示出了两组第二对位标记202，分别表示在膜层上形成的凹入膜层的第二对位标记和利用膜层形成的凸出与机台表面的第二对位标记；因此，相应地，图9示出了两组第一对位标记112或第三对位标记122；另外，图9和图10示出的两组第一对位标记、两组第二对位标记或者两组第三对位标记构成上述的机台旋转控制(Stage RotationControl，SRC)标记。
例如，在一些示例中，如图9和10所示，第三对位标记122包括沿第一方向延伸的两个平行的第三横向条状标记1222和沿第二方向延伸的两个平行的第三竖向条状标记1224，第一方向与第二方向相互垂直。通过将第二对位标记202的“一横一竖”，即沿第一方向延伸的第二横向条状标记2022和沿第二方向延伸的第二竖向条状标记2024移动至第三对位标记122的“两横两竖”，即沿第一方向延伸的两个平行的第三横向条状标记1222和沿第二方向延伸的两个平行的第三竖向条状标记1224的中心，从而实现自动对位。
图11为本公开一实施例提供的一种第一套刻补正标记和第二套刻补正标记的示意图。如图11所示，第一套刻补正标记113的形状包括矩形框，第二套刻补正标记123的形状包括矩形框。
例如，在一些示例中，第一层结构的厚度大于第二层结构厚度的5倍。
例如，在一些示例中，第一层结构的厚度大于第二层结构的厚度的10倍。例如，考虑到液晶天线的信号强度以及功耗等因素，液晶天线的制作工艺中的铜膜层的厚度(例如，)大于薄膜晶体管液晶显示器的制作工艺中的Al、Mo等金属膜层的厚度(例如，)的10倍。
有以下几点需要说明：
(1)本公开实施例附图中，只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)在不冲突的情况下，本公开同一实施例及不同实施例中的特征可以相互组合。
以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。

Claims (12)

1.一种掩模工艺，包括：
将第一掩模板与承载待图案化的基板的机台对位；
利用所述第一掩模板在所述待图案化的基板上形成第一层结构和第一套刻补正图案；
利用图像传感器和所述第一套刻补正图案进行补正；
将第二掩模板与所述机台对位；
利用所述第二掩模板在所述待图案化的基板上形成第二层结构和第二套刻补正图案；以及
利用所述图像传感器和所述第二套刻补正图案进行补正。
2.根据权利要求1所述的掩模工艺，其中，所述第一层结构的厚度大于所述第二层结构的厚度的5倍。
3.根据权利要求1所述的掩模工艺，其中，所述第一掩模板包括第一掩模图案和位于所述第一掩模图案周边的第一对位标记和第一套刻补正标记，所述承载待图案化的基板的机台包括第二对位标记，将所述第一掩模板与所述承载待图案化的基板的机台对位包括：
利用所述第一对位标记和所述第二对位标记以将所述第一掩模板与所述承载待图案化的基板的机台对位。
4.根据权利要求3所述的掩模工艺，其中，利用所述第一掩模板在所述待图案化的基板上形成所述第一层结构和所述第一套刻补正图案包括：
利用所述第一掩模板进行图案化工艺以在待图案化的基板上形成与所述第一掩模图案对应的所述第一层结构和与所述第一套刻补正标记对应的所述第一套刻补正图案。
5.根据权利要求1所述的掩模工艺，其中，所述第二掩模板包括第二掩模图案和位于所述第二掩模图案周边的第三对位标记和第二套刻补正标记，将所述第二掩模板与所述承载待图案化的基板的机台对位包括：
利用所述第三对位标记和所述第二对位标记将所述第一掩模板与所述承载待图案化的基板的机台对位。
6.根据权利要求5所述的掩模工艺，其中，利用所述第二掩模板在所述待图案化的基板上形成所述第二层结构和所述第二套刻补正图案包括：
利用所述第二掩模板进行图案化工艺以在待图案化的基板上形成与所述第二掩模图案对应的所述第二层结构和与所述第二套刻补正标记对应的所述第二套刻补正图案。
7.根据权利要求1-6中任一项所述的掩模工艺，其中，
利用所述图像传感器和所述第一套刻补正图案进行补正包括：利用所述图像传感器获取所述第一套刻补正图案的图像；以及根据所述图像的变形情况调整曝光机的参数，
利用所述图像传感器和所述第二套刻补正图案进行补正包括：利用所述图像传感器获取所述第二套刻补正图案的图像；以及根据所述图像的变形情况调整曝光机的参数。
8.根据权利要求1-6中任一项所述的掩模工艺，其中，所述第二掩模板还包括自动形变控制标记，所述掩模工艺还包括：
利用所述第二掩模板进行掩模工艺以在待图案化的基板上形成与所述自动形变控制标记对应的自动变形控制图案。
9.一种掩模板组，包括：
第一掩模板，包括第一掩模图案和位于所述第一掩模图案周边的第一对位标记和第一套刻补正标记；以及
第二掩模板，包括第二掩模图案和位于所述第二掩模图案周边的第三对位标记和第二套刻补正标记，
其中，所述第一掩模图案和所述第二掩模图案依次被配置为形成半导体器件的第一层结构和第二层结构，
所述第一对位标记和所述第三对位标记被配置为与承载待图案化的基板的基台上的第二对位标记分别对准，
所述第一套刻补正标记和所述第二套刻补正标记分别被配置为对套刻精度进行补正。
10.根据权利要求9所述的掩模板组，其中，所述第一层结构的厚度大于所述第二层结构厚度的5倍。
11.根据权利要求9所述的掩模板组，其中，所述第二掩模板还包括：自动形变控制标记。
12.根据权利要求9-11中任一项所述的掩模板组，其中，所述第一对位标记包括沿第一方向延伸的两个平行的第一横向条状标记和沿第二方向延伸的两个平行的第一竖向条状标记，
所述第二对位标记包括沿所述第一方向延伸的第二横向条状标记和沿所述第二方向延伸的第二竖向条状标记，所述第一方向与所述第二方向相互垂直，
所述第三对位标记包括沿第一方向延伸的两个平行的第三横向条状标记和沿第二方向延伸的两个平行的第三竖向条状标记，
所述第一套刻补正标记的形状包括矩形框，所述第二套刻补正标记的形状包括矩形框。
CN201811014505.8A 2018-08-31 2018-08-31 掩模工艺和掩模板组 Pending CN109062000A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811014505.8A CN109062000A (zh) 2018-08-31 2018-08-31 掩模工艺和掩模板组
US16/394,103 US11204546B2 (en) 2018-08-31 2019-04-25 Masking process and mask set

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811014505.8A CN109062000A (zh) 2018-08-31 2018-08-31 掩模工艺和掩模板组

Publications (1)

Publication Number Publication Date
CN109062000A true CN109062000A (zh) 2018-12-21

Family

ID=64758254

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811014505.8A Pending CN109062000A (zh) 2018-08-31 2018-08-31 掩模工艺和掩模板组

Country Status (2)

Country Link
US (1) US11204546B2 (zh)
CN (1) CN109062000A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114415476A (zh) * 2022-01-18 2022-04-29 京东方科技集团股份有限公司 标准片及其制备方法、机差校准方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11342184B2 (en) * 2019-11-25 2022-05-24 Xia Tai Xin Semiconductor (Qing Dao) Ltd. Method of forming multiple patterned layers on wafer and exposure apparatus thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4914829A (en) * 1988-12-16 1990-04-10 Ag Communication Systems Corporation Image alignment indicators
JPH08228122A (ja) * 1995-02-22 1996-09-03 Meidensha Corp 枠型水晶振動子及びその製造方法
JPH09171106A (ja) * 1995-10-19 1997-06-30 Fuji Photo Film Co Ltd カラーフィルターの作製方法
CN102560409A (zh) * 2010-12-28 2012-07-11 乐金显示有限公司 掩模
CN103713467A (zh) * 2013-12-16 2014-04-09 合肥京东方光电科技有限公司 一种掩膜板组及应用掩膜板组检测套刻精度的方法
CN106483770A (zh) * 2015-08-31 2017-03-08 中芯国际集成电路制造(上海)有限公司 套刻精度补偿方法
CN107109621A (zh) * 2015-01-12 2017-08-29 应用材料公司 用于在处理腔室中的层沉积期间支撑基板载体和掩模载体的固持布置、用于在基板上沉积层的设备、以及用于对准支撑基板的基板载体与掩模载体的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120244459A1 (en) * 2011-03-24 2012-09-27 Nanya Technology Corp. Method for evaluating overlay error and mask for the same
US8656318B2 (en) * 2012-05-04 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for combined intraoverlay metrology and defect inspection
US9052595B2 (en) * 2013-03-15 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography process

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4914829A (en) * 1988-12-16 1990-04-10 Ag Communication Systems Corporation Image alignment indicators
JPH08228122A (ja) * 1995-02-22 1996-09-03 Meidensha Corp 枠型水晶振動子及びその製造方法
JPH09171106A (ja) * 1995-10-19 1997-06-30 Fuji Photo Film Co Ltd カラーフィルターの作製方法
CN102560409A (zh) * 2010-12-28 2012-07-11 乐金显示有限公司 掩模
CN103713467A (zh) * 2013-12-16 2014-04-09 合肥京东方光电科技有限公司 一种掩膜板组及应用掩膜板组检测套刻精度的方法
CN107109621A (zh) * 2015-01-12 2017-08-29 应用材料公司 用于在处理腔室中的层沉积期间支撑基板载体和掩模载体的固持布置、用于在基板上沉积层的设备、以及用于对准支撑基板的基板载体与掩模载体的方法
CN106483770A (zh) * 2015-08-31 2017-03-08 中芯国际集成电路制造(上海)有限公司 套刻精度补偿方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114415476A (zh) * 2022-01-18 2022-04-29 京东方科技集团股份有限公司 标准片及其制备方法、机差校准方法

Also Published As

Publication number Publication date
US20200073229A1 (en) 2020-03-05
US11204546B2 (en) 2021-12-21

Similar Documents

Publication Publication Date Title
CN110471259B (zh) 芯片拼接方法
EP2735905B1 (en) Double-surface manufacturing method and exposure apparatus
CN100432809C (zh) 灰色调掩模和灰色调掩模的制造方法
CN103869638B (zh) 一种穿透晶圆的光刻对准方法
US9897876B2 (en) Display substrate and method of manufacturing the same, display device
CN106997156B (zh) 在高弧度三维立体上制备高精度线路图形的曝光方法
CN106933023A (zh) 一种光罩及玻璃基底的制作方法
CN101673049A (zh) 灰色调掩模和灰色调掩模的制造方法
CN104777665A (zh) 黑色矩阵的制作方法
CN109062000A (zh) 掩模工艺和掩模板组
WO2014127568A1 (zh) 多膜层基板及其制备方法和显示装置
CN105867066B (zh) 掩膜板、显示基板的制作方法、显示基板及显示装置
US6828071B2 (en) Method of aligning a wafer and masks
JPH05346562A (ja) 液晶表示パネルの製造方法
US5837404A (en) Fabrication of zero layer mask
JPH031522A (ja) レジストパターン形成法
US20190278168A1 (en) Functional film layer pattern, display substrate, method for manufacturing display substrate, and display device
US20060210887A1 (en) Lithography mask and methods for producing a lithography mask
CN107748485A (zh) 一种gpp芯片光刻工艺用对准版图的设计
KR100904732B1 (ko) 오정렬 가늠 마크를 이용한 정렬도 측정 방법
CN108776406B (zh) 一种彩色滤光片的制备基板及彩色滤光片基板的制造方法
US11864418B2 (en) Display panel, preparation method thereof and display device
JP4591919B2 (ja) 液晶パネル用対向基板の製造方法
JPH06124869A (ja) 半導体装置の製造方法
CN109375404B (zh) 用于马赛克拼接的快速补值方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination