CN109032980A - 串行通信装置及串行通信方法 - Google Patents

串行通信装置及串行通信方法 Download PDF

Info

Publication number
CN109032980A
CN109032980A CN201810703855.9A CN201810703855A CN109032980A CN 109032980 A CN109032980 A CN 109032980A CN 201810703855 A CN201810703855 A CN 201810703855A CN 109032980 A CN109032980 A CN 109032980A
Authority
CN
China
Prior art keywords
circuit
radio
data
frequency devices
input interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810703855.9A
Other languages
English (en)
Other versions
CN109032980B (zh
Inventor
张启华
白云芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vanchip Tianjin Electronic Technology Co Ltd
Original Assignee
Vanchip Tianjin Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vanchip Tianjin Electronic Technology Co Ltd filed Critical Vanchip Tianjin Electronic Technology Co Ltd
Priority to CN201810703855.9A priority Critical patent/CN109032980B/zh
Publication of CN109032980A publication Critical patent/CN109032980A/zh
Priority to PCT/CN2019/093618 priority patent/WO2020001598A1/zh
Priority to EP19826970.6A priority patent/EP3816807A4/en
Priority to US17/138,530 priority patent/US11442888B2/en
Application granted granted Critical
Publication of CN109032980B publication Critical patent/CN109032980B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Telephone Function (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Transceivers (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

本发明公开了一种串行通信装置及串行通信方法。该串行通信装置包括射频前端模块和射频器件，射频前端模块的第一输入接口和第二输入接口与主控模块的输出接口对应连接，射频前端模块的第一输出接口通过第一信号总线与至少一个射频器件的第一输入接口连接时，射频前端模块的第二输出接口通过第二信号总线与至少一个射频器件的第二输入接口连接。本发明可以满足射频前端模块的各个芯片之间以及芯片内部之间便捷、快速的单向通信需求，同时还降低了通信复杂度，具有更高的传输效率。

Description

串行通信装置及串行通信方法
技术领域
本发明涉及一种串行通信装置，同时也涉及相应的串行通信方法，属于射频集成电路技术领域。
背景技术
随着射频前端(RFFE)的应用越来越复杂，所需要的功率放大器、射频开关、低噪声功率放大器、滤波器等芯片的数量也越来越多。那么，射频前端模块的各个芯片都需要通过各自的控制信号来切换在实际应用中的状态。对于各个芯片的状态不是太多的情况，现有技术中普遍采用GPIO(General purpose input output，通用输入输出)接口通过高电平“1”和低电平“0”的状态组合来控制各个芯片的状态变化。
但是，随着射频前端的应用日益复杂和功能不断增多，每个芯片的功能也越来越多，进一步增加GPIO控制信号线的数量是不现实的。因此，在手机领域出现了MIPI接口(Mobile Industry Processor Interface，移动产业处理器接口)，然而在成本压力日益提高的情况下，射频前端模块内部的芯片之间相互通信采用MIPI接口反而会增加芯片复杂度，从而降低内部通信的效率。
发明内容
针对现有技术的不足，本发明所要解决的首要技术问题在于提供一种串行通信装置。
本发明所要解决的另一技术问题在于提供一种串行通信方法。
本发明所要解决的又一技术问题在于提供一种包括上述串行通信装置的半导体器件。
为了实现上述目的，本发明采用下述的技术方案：
根据本发明实施例的第一方面，提供一种串行通信装置，包括射频前端模块和射频器件，所述射频前端模块的第一输入接口和第二输入接口与主控模块的输出接口对应连接，所述射频前端模块的第一输出接口通过第一信号总线与至少一个所述射频器件的第一输入接口连接时，所述射频前端模块的第二输出接口通过第二信号总线与至少一个所述射频器件的第二输入接口连接。
根据本发明实施例的第二方面，提供一种串行通信装置，包括射频前端模块和射频器件，所述射频前端模块的第一输入接口和第二输入接口与主控模块的输出接口对应连接，所述射频前端模块的至少一个第一输出接口通过第一信号总线与至少一个所述射频器件的第一输入接口连接，所述射频前端模块的至少一个第二输出接口通过第二信号总线与至少一个所述射频器件的第二输入接口连接。
根据本发明实施例的第三方面，提供一种串行通信装置，包括射频前端模块和射频器件，所述射频前端模块的第一输入接口和第二输入接口与主控模块的输出接口对应连接，所述射频前端模块的第一输出接口通过第一信号总线与首个所述射频器件的第一输入接口连接，所述射频前端模块的第二输出接口通过第二信号总线与首个所述射频器件的第二输入接口连接，从首个所述射频器件开始，各所述射频器件之间依次分别通过第一信号总线和第二信号总线连接。
其中较优地，所述射频前端模块包括第一检测电路、第一时钟产生电路及发送电路，所述第一检测电路的第一输入接口和第二输入接口与所述主控模块的输出接口对应连接，所述第一检测电路的输出接口通过一根或多根时钟使能总线与所述第一时钟产生电路的输入接口连接，所述第一时钟产生电路的输出接口与所述发送电路的第一输入接口连接，所述第一检测电路的输出接口与所述发送电路的第二输入接口连接。
其中较优地，所述第一输入接口和所述第二输入接口包括但不限于MIPI接口或GIPO接口。
其中较优地，所述射频前端模块还包括第一上电复位电路，所述第一上电复位电路与所述发送电路连接。
其中较优地，当各所述射频器件接收的有效SIPI数据中含有时钟信号时，所述射频器件包括第二上电复位电路、接收电路，所述第二上电复位电路与所述接收电路连接，所述接收电路的第一输入接口通过所述第一信号总线与发送电路的第一输出接口连接时，所述接收电路的第二输入接口分别通过所述第二信号总线与所述发送电路的第二输出接口连接，或者，所述接收电路的第二输入接口通过所述第二信号总线与所述发送电路对应的第二输出接口连接。
其中较优地，当各所述射频器件接收的有效SIPI数据中含有时钟信号时，所述射频器件包括第二上电复位电路、接收电路，所述第二上电复位电路与所述接收电路连接，所述接收电路的第一输入接口通过所述第一信号总线与发送电路对应的第一输出接口连接，所述接收电路的第二输入接口通过第二信号总线与所述发送电路对应的第二输出接口连接。
其中较优地，当各所述射频器件接收的有效SIPI数据中含有时钟信号时，所述射频器件包括第二上电复位电路、接收电路，所述第二上电复位电路与所述接收电路连接，首个所述射频器件的接收电路的第一输入接口通过所述第一信号总线与发送电路的第一输出接口连接，首个所述射频器件的接收电路的第二输入接口通过所述第二信号总线与发送电路的第二输出接口连接，从首个所述射频器件开始，各所述射频器件的接收电路之间依次分别通过第一信号总线和第二信号总线连接。
其中较优地，根据每个所述射频器件所需的有效SIPI数据的数据位宽，调整所述发送电路的第二输出接口及每个所述射频器件的接收电路的数量。
其中较优地，当各所述射频器件接收的有效SIPI数据中不含有时钟信号时，所述射频器件包括第二上电复位电路、接收电路及第二时钟产生电路，所述第二上电复位电路与所述接收电路连接，所述接收电路的输出接口通过一根或多根时钟使能总线与所述第二时钟产生电路的输入接口连接，所述第二时钟产生电路的输出接口与所述接收电路的输入接口连接，所述接收电路的第一输入接口通过所述第一信号总线与发送电路的第一输出接口连接时，所述接收电路的第二输入接口分别通过所述第二信号总线与所述发送电路的第二输出接口连接，或者，所述接收电路的第二输入接口通过所述第二信号总线与所述发送电路对应的第二输出接口连接。
其中较优地，当各所述射频器件接收的有效SIPI数据中不含有时钟信号时，所述射频器件包括第二上电复位电路、接收电路及第二时钟产生电路，所述第二上电复位电路与所述接收电路连接，所述接收电路的输出接口通过一根或多根时钟使能总线与所述第二时钟产生电路的输入接口连接，所述第二时钟产生电路的输出接口与所述接收电路的输入接口连接，所述接收电路的第一输入接口通过所述第一信号总线与发送电路对应的第一输出接口连接，所述接收电路的第二输入接口通过第二信号总线与所述发送电路对应的第二输出接口连接。
其中较优地，当各所述射频器件接收的有效SIPI数据中不含有时钟信号时，所述射频器件包括第二上电复位电路、接收电路及第二时钟产生电路，所述第二上电复位电路与所述接收电路连接，所述接收电路的输出接口通过一根或多根时钟使能总线与所述第二时钟产生电路的输入接口连接，所述第二时钟产生电路的输出接口与所述接收电路的输入接口连接，首个所述射频器件的接收电路的第一输入接口通过所述第一信号总线与发送电路的第一输出接口连接，首个所述射频器件的接收电路的第二输入接口通过所述第二信号总线与发送电路的第二输出接口连接，从首个所述射频器件开始，各所述射频器件的接收电路之间依次分别通过第一信号总线和第二信号总线连接。
其中较优地，根据每个所述射频器件所需的有效SIPI数据的数据位宽，调整所述发送电路的第一输出接口、第二输出接口及每个所述射频器件的接收电路的数量。
其中较优地，根据每个所述射频器件所需的有效SIPI数据的数据位宽，调整所述发送电路的第二输出接口及每个所述射频器件的接收电路的数量。
其中较优地，所述接收电路包括第二检测电路，用于将所述接收电路接收的有效SIPI数据进行采样提取，实现对有效SIPI数据的解码与配置。
根据本发明实施例的第四方面，提供一种串行通信方法，包括如下步骤：
通过射频前端模块判断所接收的系统时钟信号和系统数据信号中是否有最新的有效SIPI数据；
如果有最新的有效SIPI数据，则使能产生第一时钟信号；否则重新接收系统时钟信号和系统数据信号；
射频前端模块根据第一时钟信号提取有效SIPI数据，并按照预设规则将该有效SIPI数据并行或串行发送到各射频器件中；
如果各射频器件所接收的有效SIPI数据包含有时钟信号，则对有效SIPI数据进行解码与配置；否则，使能产生第二时钟信号，并根据该第二时钟信号提取有效SIPI数据进行解码与配置。
根据本发明实施例的第五方面，提供一种半导体器件，该半导体芯片中包括上述的串行通信装置。
本发明所提供的串行通信装置，通过射频前端模块实施侦测并提取出各射频器件所需的有效SIPI数据，并以并行或级联串行的方式将该有效SIPI数据快速、高效地发送给各射频器件，可以满足射频前端模块的各个芯片之间以及芯片内部之间便捷、快速的单向通信需求，同时还降低了通信复杂度，具有更高的传输效率。
附图说明
图1为本发明所提供的串行通信装置的电路原理图1；
图2为本发明所提供的串行通信装置的电路原理图2；
图3为本发明所提供的串行通信装置的电路原理图3；
图4为本发明所提供的串行通信装置的电路原理图4；
图5为本发明实施例1所提供的串行通信装置的电路原理图1；
图6为本发明实施例1所提供的串行通信装置的电路原理图2；
图7为本发明实施例1所提供的串行通信装置的电路原理图3；
图8为本发明实施例2所提供的串行通信装置的电路原理图1；
图9为本发明实施例2所提供的串行通信装置的电路原理图2；
图10为本发明实施例2所提供的串行通信装置的电路原理图3；
图11为本发明实施例3所提供的串行通信装置的电路原理图1；
图12为本发明实施例3所提供的串行通信装置的电路原理图2；
图13为本发明实施例3所提供的串行通信装置的电路原理图3；
图14为本发明所提供的串行通信方法的流程图。
具体实施方式
下面结合附图和具体实施例对本发明的技术内容做进一步的详细说明。
本发明所提供的串行通信装置用于满足向射频前端模块的各个芯片发送与其匹配的控制信息，或者满足射频前端模块的各个芯片之间以及芯片内部之间便捷、快速的单向通信需求。为了便于描述，发明人将该串行通信装置称为SIPI接口(scalable intraperipheral interface，可扩展的内部外设接口)。在下文中，将以SIPI接口直接指代本发明所提供的串行通信装置。
如图1和图2所示，本SIPI接口包括射频前端模块10和射频器件20，射频前端模块10的第一输入接口和第二输入接口与主控模块的输出接口对应连接(可以通过现有的信号总线连接)，射频前端模块 10的第一输出接口通过第一信号总线SA与至少一个射频器件20的第一输入接口连接时，射频前端模块10的第二输出接口通过第二信号总线SB与至少一个射频器件20的第二输入接口连接，或者，射频前端模块10的至少一个第二输出接口通过第二信号总线SB与至少一个射频器件20的第二输入接口连接。
如图3所示，本SIPI接口还可以是由射频前端模块10的至少一个第一输出接口通过第一信号总线SA与至少一个射频器件20的第一输入接口连接，射频前端模块10的至少一个第二输出接口通过第二信号总线SB与至少一个射频器件20的第二输入接口连接；其中，射频前端模块10的第一输入接口和第二输入接口的连接关系同上，在此不再赘述。
通过射频前端模块10接收主控模块发送的系统时钟信号SCLK和系统数据信号SDATA，判断是否有各射频器件20最新的有效SIPI数据(与各射频器件20相匹配的有效控制信息)；如果有各射频器件20 最新的有效SIPI数据，则使能产生第一时钟信号，否则重新接收系统时钟信号SCLK和系统数据信号SDATA；根据第一时钟信号采样提取有效SIPI数据并按照预设规则将该有效SIPI数据并行发送到各射频器件20中，实现对有效SIPI数据的解码与配置(配置各项用途，如调整电流/电压)，从而使得各射频器件20实现实时同步更新有效SIPI 数据。
如图4所示，本SIPI接口还可以是由射频前端模块10的第一输出接口通过第一信号总线SA与首个射频器件20的第一输入接口连接，射频前端模块10的第二输出接口通过第二信号总线SB与首个射频器件20的第二输入接口连接，从首个射频器件20开始，各射频器件20 之间依次分别通过第一信号总线SA和第二信号总线SB连接(即相邻射频器件20之间通过第一信号总线SA和第二信号总线SB连接)；其中，射频前端模块10的第一输入接口和第二输入接口的连接关系同上，在此不再赘述。
通过射频前端模块10接收主控模块发送的系统时钟信号SCLK和系统数据信号SDATA，判断是否有各射频器件20最新的有效SIPI数据(与各射频器件20相匹配的有效控制信息)；如果有各射频器件20 最新的有效SIPI数据，则使能产生第一时钟信号，否则重新接收系统时钟信号SCLK和系统数据信号SDATA；根据第一时钟信号采样提取有效SIPI数据并按照预设规则将该有效SIPI数据逐个发送(级联串行) 到各射频器件20中，实现对有效SIPI数据的解码与配置(配置各项用途，如调整电流/电压)，从而使得射频器件20依次实现实时同步更新有效SIPI数据。
下面结合图5～图13，并以射频前端模块10采用并行方式向各射频器件20传输最新的有效SIP数据为例，对本SIPI接口的结构和原理进行详细说明。根据采用并行方式实现单向传输有效SIPI数据的方法不难得到采用级联串行方式实现单向传输有效SIPI数据的方法，并且采用级联串行方式的SIPI接口的射频前端模块10和各射频器件20 的结构与采用并行方式的SIPI接口的射频前端模块10和各射频器件20的结构相同，在此就不再赘述了。
如图5～图13所示，在本SIPI接口中，射频前端模块10可以包括第一检测电路100、第一时钟产生电路102及发送电路(发送电路 TX)101，第一检测电路100的第一输入接口和第二输入接口与主控模块的输出接口对应连接(通过现有的信号总线连接)，第一检测电路100输出接口通过一根或多根时钟使能总线与第一时钟产生电路102 的输入接口连接，第一时钟产生电路102的输出接口与发送电路101 的第一输入接口连接(通过现有的信号总线连接)，第一检测电路100 的输出接口与发送电路101的第二输入接口连接。其中，主控模块可以是任何具有控制功能的主控芯片、基带芯片等；第一检测电路100 的第一输入接口和第二输入接口(即射频前端模块10的第一输入接口和第二输入接口)可以是任何串行通信装置，例如MIPI接口或GIPO 接口，只要能接收主控模块发送的系统时钟信号SCLK和系统数据信号 SDATA即可。
通过第一检测电路100接收主控模块发送的系统时钟信号SCLK 和系统数据信号SDATA，判断是否有各射频器件20最新的有效SIPI 数据(与各射频器件20相匹配的有效控制信息)；如果有各射频器件 20最新的有效SIPI数据DATA_S，则通过时钟使能总线打开时钟信号和关闭时钟信号来控制第一时钟产生电路102产生一定频率的第一时钟信号(SIPI时钟信号)给发送电路101，并将该最新的有效SIPI数据DATA_S发送给发送电路101，以便发送电路101根据第一时钟信号采样提取有效SIPI数据后，将该有效SIPI数据按照预设规则发送到各射频器件20中；其中，预设规则可以是对有效SIPI数据进行编码排序、截取、加密等。
为了确定射频前端模块10的发送电路101是否处于稳态，以保证该发送电路101每次接收的有效SIPI数据DATA_S的准确性，可以在射频前端模块10中设置第一上电复位(Power-on Reset，POR)电路 (图中未示出)，第一上电复位电路与发送电路101连接，用于产生复位信号去复位发送电路101，从而使得发送电路101经复位后才能接收有效SIPI数据DATA_S。
当各射频器件20接收的有效SIPI数据中含有时钟信号时，各射频器件20包括第二上电复位(Power-on Reset，POR)电路202、接收电路(接收电路RX)201，第二上电复位电路202与接收电路201 连接，用于产生复位信号去复位接收电路201，从而使得接收电路201经复位后才能接收有效SIPI数据；当各射频器件20中的接收电路201 的第一输入接口分别通过第一信号总线SA与发送电路101的第一输出接口连接时，各射频器件20中的接收电路201的第二输入接口可以分别通过第二信号总线SB与发送电路101的第二输出接口连接；或者，各射频器件20中的接收电路201的第二输入接口可以分别通过第二信号总线SB与发送电路101对应的第二输出接口连接；当各射频器件 20中的接收电路201的第一输入接口分别通过第一信号总线SA与发送电路101对应的第一输出接口连接时，各射频器件20中的接收电路201的第二输入接口可以分别通过第二信号总线SB与发送电路101对应的第二输出接口连接。其中，接收电路201包括第二检测电路2010，用于将接收电路201接收的有效SIPI数据进行采样提取，实现对该有效SIPI数据的解码与配置(配置各种用途)，从而使得各射频器件20 实现实时同步更新有效SIPI数据。
当各射频器件20接收的有效SIPI数据中不含有时钟信号时，各射频器件20包括第二上电复位(Power-on Reset，POR)电路202、接收电路(接收电路RX)201及第二时钟产生电路203，第二上电复位电路202与接收电路201连接，其作用同上，不再赘述；接收电路 201的输出接口通过一根或多根时钟使能总线与第二时钟产生电路 203的输入接口连接，第二时钟产生电路203的输出接口与接收电路 201的输入接口连接(通过现有的信号总线连接)；当接收电路201接收到有效SIPI数据后，会通过时钟使能总线打开时钟信号和关闭时钟信号来控制第二时钟产生电路203产生一定频率的第二时钟信号 CLK_i发给接收电路201。当各射频器件20中的接收电路201的第一输入接口分别通过第一信号总线SA与发送电路101的第一输出接口连接时，各射频器件20中的接收电路201的第二输入接口可以分别通过第二信号总线SB与发送电路101的第二输出接口连接；或者，各射频器件20中的接收电路201的第二输入接口可以分别通过第二信号总线 SB与发送电路101对应的第二输出接口连接；当各射频器件20中的接收电路201的第一输入接口分别通过第一信号总线SA与发送电路101对应的第一输出接口连接时，各射频器件20中的接收电路201的第二输入接口可以分别通过第二信号总线SB与发送电路101对应的第二输出接口连接。其中，接收电路201包括第二检测电路2010，用于根据第二时钟信号CLK_i将接收电路201接收的有效SIPI数据进行采样提取，实现对该有效SIPI数据的解码与配置(配置各种用途)。其中，射频器件可以是功放芯片/模块、射频开关、射频芯片/模块等。
下面，分别以射频器件20的数量为1个和2个为例，并结合图5～图13，对上述的SIPI接口的结构和原理进行详细说明。
实施例1
如图5所示，本实施例所提供的SIPI接口中，射频前端模块10 可以包括第一检测电路100、第一时钟产生电路102及发送电路(发送电路TX)101；射频器件20包括第二上电复位(Power-on Reset， POR)电路202、接收电路(SIPI接收电路RX)201，接收电路201包括第二检测电路2010；以第一检测电路100的第一输入接口和第二输入接口采用MIPI接口为例，本实施例所提供的SIPI接口各部分之间的连接关系如下：第一检测电路100的第一输入接口CLOCK和第二输入接口DATA与主控模块的输出接口对应连接(通过现有的信号总线连接)，第一检测电路100通过时钟使能总线CLK_ENABLE和时钟使能总线CLK_DISABLE与第一时钟产生电路102对应的输入接口连接，第一时钟产生电路102的输出接口通过信号总线104与发送电路101的第一输入接口连接，第一检测电路100的输出接口通过信号总线103与发送电路101的第二输入接口连接；发送电路101的第一输出接口CLK 通过第一信号总线SA与接收电路201的第一输入接口CLK连接，发送电路101的第二输出接口DATA通过第二信号总线SB与接收电路201 的第二输入接口DATA连接，接收电路201与第二上电复位电路202连接。
通过第二上电复位电路202产生复位信号去复位接收电路201，使得经复位后的接收电路201处于待接收有效SIPI数据的状态；此时，通过第一检测电路100接收主控模块发送的系统时钟信号SCLK和系统数据信号SDATA，并将所接收的系统时钟信号SCLK和系统数据信号 SDATA进行实时侦测解码，并可以通过第一检测电路100中预存的与射频器件20相匹配的地址信息，以实现判断是否有射频器件20最新的有效SIPI数据(与各射频器件20相匹配的有效控制信息)；如果有射频器件20最新的有效SIPI数据DATA_S，则通过时钟使能总线 CLK_ENABLE和时钟使能总线CLK_DISABLE对应打开时钟信号和关闭时钟信号来控制第一时钟产生电路102产生一定频率的第一时钟信号 (SIPI时钟信号)给发送电路101，并将该最新的有效SIPI数据DATA_S 发送给发送电路101，以便发送电路101根据第一时钟信号采样提取有效SIPI数据后，将该有效SIPI数据采用编码排序、截取、加密等方式发送到接收电路201；其中，接收电路201接收的有效SIPI数据包括时钟信号和数据信号，因此，第一信号总线SA可以为时钟总线，用于传输时钟信号；第二信号总线SB可以为数据总线，用于传输数据信号；并且接收电路201接收的时钟信号和数据信号通过第二检测电路2010采样提取出有效SIPI数据，并对该有效SIPI数据进行解码与配置(配置各种用途)，从而使得射频器件20实现实时同步更新有效 SIPI数据。其中，第二检测电路2010还可以实现判断所接收的时钟信号和数据信号是否与本射频器件相匹配。
当本实施例的射频器件20所需的有效SIPI数据的数据位宽较长时，可以将该射频器件20所需的有效SIPI数据拆分成多个，并通过多个接收电路201对应接收该多个有效SIPI数据；即相应的增加发送电路101的第二输出接口DATA及接收电路201的数量，发送电路101 的多个第二输出接口DATA通过相应的第二信号总线SB与对应的接收电路201的第二输入接口DATA连接，以实现通过发送电路101的多个第二输出接口DATA高效快速的将多个有效SIPI数据(所拆分的多个有效SIPI数据)分别对应发送给射频器件20的多个接收电路201，并通过各接收电路201的第二检测电路2010采样提取出对应的有效 SIPI数据，对所提取的有效SIPI数据进行解码与配置(配置各种用途)，从而使得射频器件20实现实时同步更新有效SIPI数据。需要强调的是，每个接收电路201都需要与第二上电复位电路202连接，通过第二上电复位电路202产生复位信号去复位每个接收电路201，使得经复位后的接收电路201处于待接收有效SIPI数据的状态。
例如，如图6所示，假设本射频器件20所需的有效SIPI数据 DATA[x:0]被拆分成有效SIPI数据DATA[x:y]和有效SIPI数据 DATA[y:0]；那么，发送电路101的第二输出接口和接收电路的数量分别增加至两个，即发送电路1011的第二输出接口为第二输出接口 DATA0和第二输出接口DATA1；接收电路为接收电路201′和接收电路 201″；第二输出接口DATA0通过第二信号总线SB与接收电路201′的第二输入接口DATA连接，第二输出接口DATA1通过第二信号总线SB与接收电路201″的第二输入接口DATA连接，发送电路101的第一输出接口CLK通过第一信号总线SA分别与接收电路201′和接收电路201″的第一输入接口CLK连接。
通过第二上电复位电路202产生复位信号分别去复位接收电路 201′和接收电路201″，使得经复位后的接收电路201′和接收电路201″处于待接收有效SIPI数据的状态；此时，通过第一检测电路100接收主控模块发送的系统时钟信号SCLK和系统数据信号SDATA，并将所接收的系统时钟信号SCLK和系统数据信号SDATA进行实时侦测解码，并可以通过第一检测电路100中预存的与射频器件20相匹配的地址信息，以实现判断是否有射频器件20最新的有效SIPI数据DATA[x:0]；如果有射频器件20最新的有效SIPI数据DATA[x:0]，则通过时钟使能总线CLK_ENABLE对应打开时钟信号和关闭时钟信号来控制第一时钟产生电路102产生一定频率的第一时钟信号(SIPI时钟信号)给发送电路101，并将该最新的有效SIPI数据DATA[x:0]发送给发送电路101，以便发送电路101根据第一时钟信号采样提取有效SIPI数据DATA[x:y] 和有效SIPI数据DATA[y:0]后，将该有效SIPI数据DATA[x:y]和有效SIPI数据DATA[y:0]采用编码排序、截取、加密等方式对应发送到接收电路201′和接收电路201″；通过各接收电路的第二检测电路2010采样提取出对应的有效SIPI数据，实现对所提取的有效SIPI数据进行解码与配置(配置各种用途)，从而使得射频器件20实现实时同步更新有效SIPI数据。
当本实施例的射频器件20所需的有效SIPI数据的数据位宽不太长时，可以采用发送电路101的第一输出接口和第二输出接口将有效 SIPI数据发送给各个射频器件20。即将各个射频器件20中的接收电路201的第一输入接口分别通过第一信号总线SA与发送电路101的第一输出接口连接，各射频器件20中的接收电路201的第二输入接口可以分别通过第二信号总线SB与发送电路101的第二输出接口连接。
例如，如图7所示，假设各射频器件20所需的有效SIPI数据均为DATA[x:0]，那么，通过第二上电复位电路202产生复位信号分别去复位各个接收电路201，使得经复位后的接收电路201处于待接收有效SIPI数据的状态；此时，通过第一检测电路100接收主控模块发送的系统时钟信号SCLK和系统数据信号SDATA，并将所接收的系统时钟信号SCLK和系统数据信号SDATA进行实时侦测解码，并可以通过第一检测电路100中预存的与射频器件20相匹配的地址信息，以实现判断是否有射频器件20最新的有效SIPI数据DATA[x:0]；如果有射频器件20最新的有效SIPI数据DATA[x:0]，则通过时钟使能总线 CLK_ENABLE对应打开时钟信号和关闭时钟信号来控制第一时钟产生电路102产生一定频率的第一时钟信号(SIPI时钟信号)给发送电路101，并将该最新的有效SIPI数据DATA[x:0]发送给发送电路101，以便发送电路101根据第一时钟信号采样提取有效SIPI数据DATA[x:0]后，将该有效SIPI数据DATA[x:0]采用编码排序、截取、加密等方式并通过第一输出接口CLK和第二输出接口DATA对应发送到各接收电路201；通过各接收电路的第二检测电路2010采样提取出对应的有效SIPI数据DATA[x:0]，实现对所提取的有效SIPI数据DATA[x:0]进行解码与配置(配置各种用途)，从而使得射频器件20实现实时同步更新有效 SIPI数据，并很大程度上简化了所有射频器件20的串行通信装置(射频器件的第一输入接口和第二输入接口)的复杂度。其中，各射频器件20所需的有效SIPI数据可以自由串行分配在整个有效SIPI数据中。
实施例2
如图8所示，本实施例所提供的SIPI接口中，射频前端模块10 可以包括第一检测电路100、第一时钟产生电路102及发送电路(SIPI 发送电路TX)101；射频器件20包括第二上电复位(Power-onReset， POR)电路202、接收电路(SIPI接收电路RX)201及第二时钟产生电路203；接收电路201包括第二检测电路2010；以第一检测电路100 的第一输入接口和第二输入接口采用MIPI接口为例，本实施例所提供的SIPI接口各部分之间的连接关系如下：第一检测电路100的第一输入接口CLOCK和第二输入接口DATA与主控模块的输出接口对应连接 (通过现有的信号总线连接)，第一检测电路100通过时钟使能总线 CLK_ENABLE和时钟使能总线CLK_DISABLE与第一时钟产生电路102对应的输入接口连接，第一时钟产生电路102的输出接口通过信号总线 104与发送电路101的第一输入接口连接，第一检测电路100的输出接口通过信号总线103与发送电路101的第二输入接口连接；发送电路101的第一输出接口DATA0通过第一信号总线SA与接收电路201的第一输入接口DATA0连接，发送电路101的第二输出接口DATA1通过第二信号总线SB与接收电路201的第二输入接口DATA1连接，接收电路201与第二上电复位电路202连接。
通过第二上电复位电路202产生复位信号去复位接收电路201，使得经复位后的接收电路201处于待接收有效SIPI数据的状态；此时，通过第一检测电路100接收主控模块发送的系统时钟信号SCLK和系统数据信号SDATA，并将所接收的系统时钟信号SCLK和系统数据信号 SDATA进行实时侦测解码，并可以通过第一检测电路100中预存的与射频器件20相匹配的地址信息，以实现判断是否有射频器件20最新的有效SIPI数据(与各射频器件20相匹配的有效控制信息)；如果有射频器件20最新的有效SIPI数据DATA_S，则通过时钟使能总线 CLK_ENABLE和时钟使能总线CLK_DISABLE对应打开时钟信号和关闭时钟信号来控制第一时钟产生电路102产生一定频率的第一时钟信号 (SIPI时钟信号)给发送电路101，并将该最新的有效SIPI数据DATA_S 发送给发送电路101，以便发送电路101根据第一时钟信号采样提取有效SIPI数据后，将该有效SIPI数据采用编码排序、截取、加密等方式发送到接收电路201；其中，接收电路201接收的有效SIPI数据仅包括数据信号，因此，第一信号总线SA可以为第一数据总线，用于传输数据信号；第二信号总线SB可以为第二数据总线，也用于传输数据信号；并且通过第一数据总线传输的数据信号和第二数据总线传输的数据信号之间能够相互采样得到有效SIPI数据；由于该有效SIPI 数据包括数据帧头信号、数据信号和数据帧尾信号，那么，接收电路 201可以根据所接收到的有效SIPI数据的数据帧头信号或数据帧尾信号，并通过时钟使能总线CLK_ENABLE和时钟使能总线CLK_DISABLE对应打开时钟信号和关闭时钟信号来控制第二时钟产生电路203产生一定频率的第二时钟信号CLK_i(SIPI时钟信号)给接收电路201，以便第二检测电路2010根据第二时钟信号采样提取有效SIPI数据后，并对该有效SIPI数据进行解码与配置(配置各种用途)，从而使得射频器件20实现实时同步更新有效SIPI数据。其中，第二检测电路2010 还可以实现判断所接收的数据信号是否与本射频器件相匹配；数据帧头信号和数据帧尾信号分别用于判断有效SIPI数据的数据位开始和结束的位置。
如图9所示，假设各射频器件20所需的有效SIPI数据均为 DATA[x:0]，那么，通过第二上电复位电路202产生复位信号分别去复位各个接收电路201，使得经复位后的接收电路201处于待接收有效 SIPI数据的状态；此时，通过第一检测电路100接收主控模块发送的系统时钟信号SCLK和系统数据信号SDATA，并将所接收的系统时钟信号SCLK和系统数据信号SDATA进行实时侦测解码，并可以通过第一检测电路100中预存的与射频器件20相匹配的地址信息，以实现判断是否有射频器件20最新的有效SIPI数据DATA[x:0]；如果有射频器件20最新的有效SIPI数据DATA[x:0]，则通过时钟使能总线CLK_ENABLE 对应打开时钟信号和关闭时钟信号来控制第一时钟产生电路102产生一定频率的第一时钟信号(SIPI时钟信号)给发送电路101，并将该最新的有效SIPI数据DATA[x:0]发送给发送电路101，以便发送电路101根据第一时钟信号采样提取有效SIPI数据DATA[x:0]后，将该有效SIPI数据DATA[x:0]采用编码排序、截取、加密等方式并通过两组数据总线(第一数据总线DATA0A和第二数据总线DATA1A及第一数据总线DATA0B和第二数据总线DATA1B)对应发送到各接收电路201；各接收电路201可以根据所接收到的有效SIPI数据的数据帧头信号或数据帧尾信号，并通过时钟使能总线CLK_ENABLE和时钟使能总线 CLK_DISABLE对应打开时钟信号和关闭时钟信号来控制第二时钟产生电路203产生一定频率的第二时钟信号CLK_i(SIPI时钟信号)给接收电路201，以便第二检测电路2010根据第二时钟信号采样提取有效 SIPI数据后，并对该有效SIPI数据进行解码与配置(配置各种用途)，从而使得各射频器件20实现实时同步更新有效SIPI数据。在该情况下，有效SIPI数据的使用效率和传输效率会较高，而且传输的有效控制信息也会比较多。
另外，为了简化射频前端模块10与各射频器件20之间的通信复杂度，并能实现向各射频器件发送更多的有效SIPI数据，同时还能具有更高的传输效率，发送电路101可以采用统一的双输出接口(第一输出接口和第二输出接口)。例如，如图10所示，假设各射频器件20所需的有效SIPI数据均为DATA[x:0]，那么，通过第二上电复位电路 202产生复位信号分别去复位各个接收电路201，使得经复位后的接收电路201处于待接收有效SIPI数据的状态；此时，通过第一检测电路 100接收主控模块发送的系统时钟信号SCLK和系统数据信号SDATA，并将所接收的系统时钟信号SCLK和系统数据信号SDATA进行实时侦测解码，并可以通过第一检测电路100中预存的与射频器件20相匹配的地址信息，以实现判断是否有射频器件20最新的有效SIPI数据 DATA[x:0]；如果有射频器件20最新的有效SIPI数据DATA[x:0]，则通过时钟使能总线CLK_ENABLE对应打开时钟信号和关闭时钟信号来控制第一时钟产生电路102产生一定频率的第一时钟信号(SIPI时钟信号)给发送电路101，并将该最新的有效SIPI数据DATA[x:0]发送给发送电路101，以便发送电路101根据第一时钟信号采样提取有效 SIPI数据DATA[x:0]后，将该有效SIPI数据DATA[x:0]采用编码排序、截取、加密等方式并通过第一输出接口DATA0和第二输出接口DATA1 对应发送到各接收电路201；各接收电路201可以根据所接收到的有效SIPI数据的数据帧头信号或数据帧尾信号，并通过时钟使能总线 CLK_ENABLE和时钟使能总线CLK_DISABLE对应打开时钟信号和关闭时钟信号来控制第二时钟产生电路203产生一定频率的第二时钟信号 CLK_i(SIPI时钟信号)给接收电路201，以便第二检测电路2010根据第二时钟信号采样提取有效SIPI数据后，并对该有效SIPI数据进行解码与配置(配置各种用途)，从而使得各射频器件20实现实时同步更新有效SIPI数据。
当本实施例的射频器件20所需的有效SIPI数据的数据位宽较长时，可以将该射频器件20所需的有效SIPI数据拆分成多个，并通过多个接收电路201对应接收该多个有效SIPI数据；即相应的增加发送电路101的第一输出接口DATA0、第二输出接口DATA1及接收电路201 的数量，发送电路101的多个第一输出接口DATA0通过相应的第一信号总线SA与对应的接收电路201的第一输入接口DATA0连接，发送电路101的多个第二输出接口DATA1通过相应的第二信号总线SB与对应的接收电路201的第二输入接口DATA1连接，以实现通过发送电路101 的多个第一输出接口DATA0和第二输出接口DATA1高效快速的将多个有效SIPI数据(所拆分的多个有效SIPI数据)分别对应发送给射频器件20的多个接收电路201，各接收电路201可以根据所接收到的有效SIPI数据的数据帧头信号或数据帧尾信号，并通过时钟使能总线 CLK_ENABLE和时钟使能总线CLK_DISABLE对应打开时钟信号和关闭时钟信号来控制第二时钟产生电路203产生一定频率的第二时钟信号 CLK_i(SIPI时钟信号)给接收电路201，以便第二检测电路2010根据第二时钟信号采样提取有效SIPI数据后，并对该有效SIPI数据进行解码与配置(配置各种用途)，从而使得射频器件20实现实时同步更新有效SIPI数据。需要强调的是，每个接收电路201都需要与第二上电复位电路202连接，通过第二上电复位电路202产生复位信号去复位每个接收电路201，使得经复位后的接收电路201处于待接收有效SIPI数据的状态。
实施例3
如图11所示，本实施例所提供的SIPI接口中，射频前端模块10 可以包括第一检测电路100、第一时钟产生电路102及发送电路(发送电路TX)101；射频器件20包括第二上电复位(Power-on Reset， POR)电路202、接收电路(SIPI接收电路RX)201及第二时钟产生电路203；接收电路201包括第二检测电路2010；以第一检测电路100 的第一输入接口和第二输入接口采用MIPI接口为例，本实施例所提供的SIPI接口各部分之间的连接关系如下：第一检测电路100的第一输入接口CLOCK和第二输入接口DATA与主控模块的输出接口对应连接(通过现有的信号总线连接)，第一检测电路100通过时钟使能总线 CLK_ENABLE和时钟使能总线CLK_DISABLE与第一时钟产生电路102对应的输入接口连接，第一时钟产生电路102的输出接口通过信号总线 104与发送电路101的第一输入接口连接，第一检测电路100的输出接口通过信号总线103与发送电路101的第二输入接口连接；发送电路101的第一输出接口DATA通过第一信号总线SA与接收电路201的第一输入接口DATA连接，发送电路101的第二输出接口SE通过第二信号总线SB与接收电路201的第二输入接口SE连接，接收电路201 与第二上电复位电路202连接。
通过第二上电复位电路202产生复位信号去复位接收电路201，使得经复位后的接收电路201处于待接收有效SIPI数据的状态；此时，通过第一检测电路100接收主控模块发送的系统时钟信号SCLK和系统数据信号SDATA，并将所接收的系统时钟信号SCLK和系统数据信号 SDATA进行实时侦测解码，并可以通过第一检测电路100中预存的与射频器件20相匹配的地址信息，以实现判断是否有射频器件20最新的有效SIPI数据(与各射频器件20相匹配的有效控制信息)；如果有射频器件20最新的有效SIPI数据DATA_S，则通过时钟使能总线 CLK_ENABLE和时钟使能总线CLK_DISABLE对应打开时钟信号和关闭时钟信号来控制第一时钟产生电路102产生一定频率的第一时钟信号 (SIPI时钟信号)给发送电路101，并将该最新的有效SIPI数据DATA_S 发送给发送电路101，以便发送电路101根据第一时钟信号采样提取有效SIPI数据后，将该有效SIPI数据采用编码排序、截取、加密等方式发送到接收电路201；其中，接收电路201接收的有效SIPI数据包括数据信号和使能信号，因此，第一信号总线SA可以为数据总线，用于传输数据信号；第二信号总线SB可以为使能总线，也用于传输使能信号；并且数据总线传输的数据信号和使能总线传输的使能信号之间能够相互采样得到有效SIPI数据；由于该有效SIPI数据包括数据帧头信号、数据信号和数据帧尾信号，那么，接收电路201可以根据所接收到的有效SIPI数据的数据帧头信号或数据帧尾信号，并通过时钟使能总线CLK_ENABLE和时钟使能总线CLK_DISABLE对应打开时钟信号和关闭时钟信号来控制第二时钟产生电路203产生一定频率的第二时钟信号CLK_i(SIPI时钟信号)给接收电路201，以便第二检测电路2010根据第二时钟信号采样提取有效SIPI数据后，并对该有效SIPI 数据进行解码与配置(配置各种用途)，从而使得射频器件20实现实时同步更新有效SIPI数据。其中，第二检测电路2010还可以实现判断所接收的数据信号是否与本射频器件相匹配；数据帧头信号和数据帧尾信号分别用于判断有效SIPI数据的数据位开始和结束的位置。
当本实施例的射频器件20所需的有效SIPI数据的数据位宽较长时，可以将该射频器件20所需的有效SIPI数据拆分成多个，并通过多个接收电路201对应接收该多个有效SIPI数据；即相应的增加发送电路101的第二输出接口SE及接收电路201的数量，发送电路101的多个第二输出接口SE通过相应的第二信号总线SB与对应的接收电路 201的第二输入接口SE连接，以实现通过发送电路101的多个第二输出接口SE高效快速的将多个有效SIPI数据(所拆分的多个有效SIPI 数据)分别对应发送给射频器件20的多个接收电路201，各接收电路 201可以根据所接收到的有效SIPI数据的数据帧头信号或数据帧尾信号，并通过时钟使能总线CLK_ENABLE和时钟使能总线CLK_DISABLE对应打开时钟信号和关闭时钟信号来控制第二时钟产生电路203产生一定频率的第二时钟信号CLK_i(SIPI时钟信号)给接收电路201，以便第二检测电路2010根据第二时钟信号采样提取有效SIPI数据后，并对该有效SIPI数据进行解码与配置(配置各种用途)，从而使得射频器件20实现实时同步更新有效SIPI数据。需要强调的是，每个接收电路201都需要与第二上电复位电路202连接，通过第二上电复位电路202产生复位信号去复位每个接收电路201，使得经复位后的接收电路201处于待接收有效SIPI数据的状态。
例如，如图12所示，假设本射频器件20所需的有效SIPI数据 DATA[x:0]被拆分成有效SIPI数据DATA[x:y]和有效SIPI数据 DATA[y:0]；那么，发送电路101的第二输出接口和接收电路的数量分别增加至两个，即发送电路1011的第二输出接口为第二输出接口SE0和第二输出接口SE1；接收电路为接收电路201′和接收电路201″；第二输出接口SE0通过第二信号总线SB与接收电路201′的第二输入接口SE0 连接，第二输出接口SE1通过第二信号总线SB与接收电路201″的第二输入接口SE1连接，发送电路101的第一输出接口DATA通过第一信号总线SA分别与接收电路201′和接收电路201″的第一输入接口DATA连接。
通过第二上电复位电路202产生复位信号分别去复位接收电路 201′和接收电路201″，使得经复位后的接收电路201′和接收电路201″处于待接收有效SIPI数据的状态；此时，通过第一检测电路100接收主控模块发送的系统时钟信号SCLK和系统数据信号SDATA，并将所接收的系统时钟信号SCLK和系统数据信号SDATA进行实时侦测解码，并可以通过第一检测电路100中预存的与射频器件20相匹配的地址信息，以实现判断是否有射频器件20最新的有效SIPI数据DATA[x:0]；如果有射频器件20最新的有效SIPI数据DATA[x:0]，则通过时钟使能总线CLK_ENABLE对应打开时钟信号和关闭时钟信号来控制第一时钟产生电路102产生一定频率的第一时钟信号(SIPI时钟信号)给发送电路101，并将该最新的有效SIPI数据DATA[x:0]发送给发送电路101，以便发送电路101根据第一时钟信号采样提取有效SIPI数据DATA[x:y] 和有效SIPI数据DATA[y:0]后，将该有效SIPI数据DATA[x:y]和有效SIPI数据DATA[y:0]采用编码排序、截取、加密等方式对应发送到接收电路201′和接收电路201″；接收电路201′和接收电路201″可以根据所接收到的有效SIPI数据的数据帧头信号或数据帧尾信号，并通过时钟使能总线CLK_ENABLE和时钟使能总线CLK_DISABLE对应打开时钟信号和关闭时钟信号来控制第二时钟产生电路203产生一定频率的第二时钟信号CLK_i(SIPI时钟信号)给接收电路201′和接收电路201″，以便第二检测电路2010根据第二时钟信号采样提取有效SIPI数据后，并对该有效SIPI数据进行解码与配置(配置各种用途)，从而使得射频器件20实现实时同步更新有效SIPI数据。
另外，为了简化射频前端模块10与各射频器件20之间的通信复杂度，并能实现向各射频器件发送更多的有效SIPI数据，同时还能具有更高的传输效率，发送电路101可以采用统一的双输出接口(第一输出接口DATA和第二输出接口SE)。例如，如图13所示，假设各射频器件20所需的有效SIPI数据均为DATA[x:0]，那么，通过第二上电复位电路202产生复位信号分别去复位各个接收电路201，使得经复位后的接收电路201处于待接收有效SIPI数据的状态；此时，通过第一检测电路100接收主控模块发送的系统时钟信号SCLK和系统数据信号SDATA，并将所接收的系统时钟信号SCLK和系统数据信号SDATA进行实时侦测解码，并可以通过第一检测电路100中预存的与射频器件 20相匹配的地址信息，以实现判断是否有射频器件20最新的有效SIPI 数据DATA[x:0]；如果有射频器件20最新的有效SIPI数据DATA[x:0]，则通过时钟使能总线CLK_ENABLE对应打开时钟信号和关闭时钟信号来控制第一时钟产生电路102产生一定频率的第一时钟信号(SIPI时钟信号)给发送电路101，并将该最新的有效SIPI数据DATA[x:0]发送给发送电路101，以便发送电路101根据第一时钟信号采样提取有效SIPI数据DATA[x:0]后，将该有效SIPI数据DATA[x:0]采用编码排序、截取、加密等方式并通过第一输出接口DATA和第二输出接口SE 对应发送到各接收电路201；各接收电路201可以根据所接收到的有效SIPI数据的数据帧头信号或数据帧尾信号，并通过时钟使能总线 CLK_ENABLE和时钟使能总线CLK_DISABLE对应打开时钟信号和关闭时钟信号来控制第二时钟产生电路203产生一定频率的第二时钟信号 CLK_i(SIPI时钟信号)给接收电路201，以便第二检测电路2010根据第二时钟信号采样提取有效SIPI数据后，并对该有效SIPI数据进行解码与配置(配置各种用途)，从而使得各射频器件20实现实时同步更新有效SIPI数据。
本发明所提供的串行通信装置，通过射频前端模块实施侦测并提取出各射频器件所需的有效SIPI数据，并以并行或级联串行的方式将该有效SIPI数据快速、高效地发送给各射频器件，可以满足射频前端模块的各个芯片之间以及芯片内部之间便捷、快速的单向通信需求，同时还降低了通信复杂度，具有更高的传输效率。
基于上述实施例所提供的串行通信装置，本发明还提供了一种串行通信方法。如图14所示，该串行通信方法包括如下步骤：
步骤S1：通过射频前端模块判断所接收的系统时钟信号和系统数据信号中是否有最新的有效SIPI数据；
步骤S2：如果有最新的有效SIPI数据，则使能产生第一时钟信号；否则重新接收系统时钟信号和系统数据信号；
步骤S3：射频前端模块根据第一时钟信号采样提取有效SIPI数据，并按照预设规则将该有效SIPI数据并行或串行发送到各射频器件中；
步骤S4：如果各射频器件所接收的有效SIPI数据包含有时钟信号，则对有效SIPI数据进行解码与配置；否则，使能产生第二时钟信号，并根据该第二时钟信号采样提取有效SIPI数据进行解码与配置。
本串行通信方法中所提到的射频前端模块和射频器件的结构，及本串行通信方法已在上述实施例中具体描述，在此不再赘述。
本发明所提供的串行通信装置可以被用在半导体器件(例如射频芯片或射频模组)中，用于满足向半导体器件发送与其匹配的控制信息，或者满足各个半导体器件之间以及半导体器件内部之间便捷、快速的单向通信需求。对于该半导体器件的具体结构，在此就不再一一详述了。
以上对本发明所提供的串行通信装置及其串行通信方法进行了详细的说明。对本领域的一般技术人员而言，在不背离本发明实质精神的前提下对它所做的任何显而易见的改动，都将属于本发明专利权的保护范围。

Claims (18)

1.一种串行通信装置，其特征在于包括射频前端模块和射频器件，所述射频前端模块的第一输入接口和第二输入接口与主控模块的输出接口对应连接，所述射频前端模块的第一输出接口通过第一信号总线与至少一个所述射频器件的第一输入接口连接时，所述射频前端模块的第二输出接口通过第二信号总线与至少一个所述射频器件的第二输入接口连接。
2.一种串行通信装置，其特征在于包括射频前端模块和射频器件，所述射频前端模块的第一输入接口和第二输入接口与主控模块的输出接口对应连接，所述射频前端模块的至少一个第一输出接口通过第一信号总线与至少一个所述射频器件的第一输入接口连接，所述射频前端模块的至少一个第二输出接口通过第二信号总线与至少一个所述射频器件的第二输入接口连接。
3.一种串行通信装置，其特征在于包括射频前端模块和射频器件，所述射频前端模块的第一输入接口和第二输入接口与主控模块的输出接口对应连接，所述射频前端模块的第一输出接口通过第一信号总线与首个所述射频器件的第一输入接口连接，所述射频前端模块的第二输出接口通过第二信号总线与首个所述射频器件的第二输入接口连接，从首个所述射频器件开始，各所述射频器件之间依次分别通过第一信号总线和第二信号总线连接。
4.如权利要求1～3中任意一项所述的串行通信装置，其特征在于：
所述射频前端模块包括第一检测电路、第一时钟产生电路及发送电路，所述第一检测电路的第一输入接口和第二输入接口与所述主控模块的输出接口对应连接，所述第一检测电路的输出接口通过一根或多根时钟使能总线与所述第一时钟产生电路的输入接口连接，所述第一时钟产生电路的输出接口与所述发送电路的第一输入接口连接，所述第一检测电路的输出接口与所述发送电路的第二输入接口连接。
5.如权利要求4所述的串行通信装置，其特征在于：
所述第一输入接口和所述第二输入接口包括但不限于MIPI接口或GIPO接口。
6.如权利要求4所述的串行通信装置，其特征在于：
所述射频前端模块还包括第一上电复位电路，所述第一上电复位电路与所述发送电路连接。
7.如权利要求1所述的串行通信装置，其特征在于：
当各所述射频器件接收的有效S IPI数据中含有时钟信号时，所述射频器件包括第二上电复位电路、接收电路，所述第二上电复位电路与所述接收电路连接，所述接收电路的第一输入接口通过所述第一信号总线与发送电路的第一输出接口连接时，所述接收电路的第二输入接口分别通过所述第二信号总线与所述发送电路的第二输出接口连接，或者，所述接收电路的第二输入接口通过所述第二信号总线与所述发送电路对应的第二输出接口连接。
8.如权利要求2所述的串行通信装置，其特征在于：
当各所述射频器件接收的有效S IPI数据中含有时钟信号时，所述射频器件包括第二上电复位电路、接收电路，所述第二上电复位电路与所述接收电路连接，所述接收电路的第一输入接口通过所述第一信号总线与发送电路对应的第一输出接口连接，所述接收电路的第二输入接口通过第二信号总线与所述发送电路对应的第二输出接口连接。
9.如权利要求3所述的串行通信装置，其特征在于：
当各所述射频器件接收的有效S IPI数据中含有时钟信号时，所述射频器件包括第二上电复位电路、接收电路，所述第二上电复位电路与所述接收电路连接，首个所述射频器件的接收电路的第一输入接口通过所述第一信号总线与发送电路的第一输出接口连接，首个所述射频器件的接收电路的第二输入接口通过所述第二信号总线与发送电路的第二输出接口连接，从首个所述射频器件开始，各所述射频器件的接收电路之间依次分别通过第一信号总线和第二信号总线连接。
10.如权利要求7～9中任意一项所述的串行通信装置，其特征在于：
根据每个所述射频器件所需的有效S IPI数据的数据位宽，调整所述发送电路的第二输出接口及每个所述射频器件的接收电路的数量。
11.如权利要求1所述的串行通信装置，其特征在于：
当各所述射频器件接收的有效S IPI数据中不含有时钟信号时，所述射频器件包括第二上电复位电路、接收电路及第二时钟产生电路，所述第二上电复位电路与所述接收电路连接，所述接收电路的输出接口通过一根或多根时钟使能总线与所述第二时钟产生电路的输入接口连接，所述第二时钟产生电路的输出接口与所述接收电路的输入接口连接，所述接收电路的第一输入接口通过所述第一信号总线与发送电路的第一输出接口连接时，所述接收电路的第二输入接口分别通过所述第二信号总线与所述发送电路的第二输出接口连接，或者，所述接收电路的第二输入接口通过所述第二信号总线与所述发送电路对应的第二输出接口连接。
12.如权利要求2所述的串行通信装置，其特征在于：
当各所述射频器件接收的有效S IPI数据中不含有时钟信号时，所述射频器件包括第二上电复位电路、接收电路及第二时钟产生电路，所述第二上电复位电路与所述接收电路连接，所述接收电路的输出接口通过一根或多根时钟使能总线与所述第二时钟产生电路的输入接口连接，所述第二时钟产生电路的输出接口与所述接收电路的输入接口连接，所述接收电路的第一输入接口通过所述第一信号总线与发送电路对应的第一输出接口连接，所述接收电路的第二输入接口通过第二信号总线与所述发送电路对应的第二输出接口连接。
13.如权利要求3所述的串行通信装置，其特征在于：
当各所述射频器件接收的有效S IPI数据中不含有时钟信号时，所述射频器件包括第二上电复位电路、接收电路及第二时钟产生电路，所述第二上电复位电路与所述接收电路连接，所述接收电路的输出接口通过一根或多根时钟使能总线与所述第二时钟产生电路的输入接口连接，所述第二时钟产生电路的输出接口与所述接收电路的输入接口连接，首个所述射频器件的接收电路的第一输入接口通过所述第一信号总线与发送电路的第一输出接口连接，首个所述射频器件的接收电路的第二输入接口通过所述第二信号总线与发送电路的第二输出接口连接，从首个所述射频器件开始，各所述射频器件的接收电路之间依次分别通过第一信号总线和第二信号总线连接。
14.如权利要求11～13中任意一项所述的串行通信装置，其特征在于：
根据每个所述射频器件所需的有效S IPI数据的数据位宽，调整所述发送电路的第一输出接口、第二输出接口及每个所述射频器件的接收电路的数量。
15.如权利要求11～13中任意一项所述的串行通信装置，其特征在于：
根据每个所述射频器件所需的有效S IPI数据的数据位宽，调整所述发送电路的第二输出接口及每个所述射频器件的接收电路的数量。
16.如权利要求10或15所述的串行通信装置，其特征在于：
所述接收电路包括第二检测电路，用于将所述接收电路接收的有效S IP I数据进行采样提取，实现对有效S IPI数据的解码与配置。
17.一种串行通信方法，其特征在于包括如下步骤：
通过射频前端模块判断所接收的系统时钟信号和系统数据信号中是否有最新的有效SIPI数据；
如果有最新的有效SIPI数据，则使能产生第一时钟信号；否则重新接收系统时钟信号和系统数据信号；
射频前端模块根据第一时钟信号提取有效S IPI数据，并按照预设规则将该有效SIPI数据并行或串行发送到各射频器件中；
如果各射频器件所接收的有效SIPI数据包含有时钟信号，则对有效SIPI数据进行解码与配置；否则，使能产生第二时钟信号，并根据该第二时钟信号提取有效SIPI数据进行解码与配置。
18.一种半导体器件，其特征在于所述半导体器件中包括权利要求1～16中任意一项所述的串行通信装置。
CN201810703855.9A 2018-06-30 2018-06-30 串行通信装置及串行通信方法 Active CN109032980B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201810703855.9A CN109032980B (zh) 2018-06-30 2018-06-30 串行通信装置及串行通信方法
PCT/CN2019/093618 WO2020001598A1 (zh) 2018-06-30 2019-06-28 串行通信装置及串行通信方法
EP19826970.6A EP3816807A4 (en) 2018-06-30 2019-06-28 SERIAL COMMUNICATION DEVICE AND SERIAL COMMUNICATION METHOD
US17/138,530 US11442888B2 (en) 2018-06-30 2020-12-30 Serial communication apparatus for unidirectional communication between chips of radio frequency front-end module and inside the chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810703855.9A CN109032980B (zh) 2018-06-30 2018-06-30 串行通信装置及串行通信方法

Publications (2)

Publication Number Publication Date
CN109032980A true CN109032980A (zh) 2018-12-18
CN109032980B CN109032980B (zh) 2023-12-26

Family

ID=65522201

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810703855.9A Active CN109032980B (zh) 2018-06-30 2018-06-30 串行通信装置及串行通信方法

Country Status (4)

Country Link
US (1) US11442888B2 (zh)
EP (1) EP3816807A4 (zh)
CN (1) CN109032980B (zh)
WO (1) WO2020001598A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020001598A1 (zh) * 2018-06-30 2020-01-02 唯捷创芯(天津)电子技术股份有限公司 串行通信装置及串行通信方法
CN111143897A (zh) * 2019-12-24 2020-05-12 海光信息技术有限公司 数据安全处理装置、系统及处理方法
CN116015333A (zh) * 2022-12-30 2023-04-25 广州慧智微电子股份有限公司 射频前端芯片、串行通信方法、设备及存储介质

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11223575B2 (en) * 2019-12-23 2022-01-11 Advanced Micro Devices, Inc. Re-purposing byte enables as clock enables for power savings

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130198427A1 (en) * 2012-01-30 2013-08-01 Infineon Technologies Ag System and method for a bus interface
CN103840844A (zh) * 2012-11-27 2014-06-04 美国频顺通讯科技公司 射频收发器和基带芯片之间的串行数字接口
CN104348510A (zh) * 2013-08-08 2015-02-11 中兴通讯股份有限公司 控制信息的收发装置和方法
CN106933762A (zh) * 2015-09-30 2017-07-07 天工方案公司 内部串行接口
CN107733457A (zh) * 2017-11-14 2018-02-23 上海坤锐电子科技有限公司 一种射频前端芯片及射频信号的处理方法
CN107819483A (zh) * 2017-11-02 2018-03-20 京信通信系统（中国）有限公司 信号传输装置及其测试设备、直放站通信设备
US20180121384A1 (en) * 2016-11-01 2018-05-03 Peregrine Semiconductor Corporation Serial-Bus Interface for Mutli-Die Module

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8667317B1 (en) * 2009-09-17 2014-03-04 Rf Micro Devices, Inc. Circuitry including an RF front end circuit
US10042798B2 (en) * 2015-12-30 2018-08-07 Mediatek Singapore Pte. Ltd. System comprising a master device and a slave device having multiple integrated circuit die, wireless communication unit and method therefor
US10705557B2 (en) * 2018-03-30 2020-07-07 Qualcomm Incorporated On-chip clock generator calibration
CN109032980B (zh) * 2018-06-30 2023-12-26 唯捷创芯(天津)电子技术股份有限公司 串行通信装置及串行通信方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130198427A1 (en) * 2012-01-30 2013-08-01 Infineon Technologies Ag System and method for a bus interface
CN103840844A (zh) * 2012-11-27 2014-06-04 美国频顺通讯科技公司 射频收发器和基带芯片之间的串行数字接口
CN104348510A (zh) * 2013-08-08 2015-02-11 中兴通讯股份有限公司 控制信息的收发装置和方法
CN106933762A (zh) * 2015-09-30 2017-07-07 天工方案公司 内部串行接口
US20180121384A1 (en) * 2016-11-01 2018-05-03 Peregrine Semiconductor Corporation Serial-Bus Interface for Mutli-Die Module
CN107819483A (zh) * 2017-11-02 2018-03-20 京信通信系统（中国）有限公司 信号传输装置及其测试设备、直放站通信设备
CN107733457A (zh) * 2017-11-14 2018-02-23 上海坤锐电子科技有限公司 一种射频前端芯片及射频信号的处理方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
朱赛赛: ""OpenBTS信号处理和无线资源管理的研究"", 《《中国优秀硕士学位论文全文数据库信息科技辑》》 *
朱赛赛: ""OpenBTS信号处理和无线资源管理的研究"", 《《中国优秀硕士学位论文全文数据库信息科技辑》》, no. 02, 15 February 2013 (2013-02-15), pages 136 - 514 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020001598A1 (zh) * 2018-06-30 2020-01-02 唯捷创芯(天津)电子技术股份有限公司 串行通信装置及串行通信方法
CN111143897A (zh) * 2019-12-24 2020-05-12 海光信息技术有限公司 数据安全处理装置、系统及处理方法
CN111143897B (zh) * 2019-12-24 2023-11-17 海光信息技术股份有限公司 数据安全处理装置、系统及处理方法
CN116015333A (zh) * 2022-12-30 2023-04-25 广州慧智微电子股份有限公司 射频前端芯片、串行通信方法、设备及存储介质
CN116015333B (zh) * 2022-12-30 2024-04-16 广州慧智微电子股份有限公司 射频前端芯片、串行通信方法、设备及存储介质
WO2024139536A1 (zh) * 2022-12-30 2024-07-04 广州慧智微电子股份有限公司 射频前端芯片、串行通信方法、设备及存储介质

Also Published As

Publication number Publication date
US11442888B2 (en) 2022-09-13
CN109032980B (zh) 2023-12-26
WO2020001598A1 (zh) 2020-01-02
EP3816807A1 (en) 2021-05-05
US20210117366A1 (en) 2021-04-22
EP3816807A4 (en) 2021-09-15

Similar Documents

Publication Publication Date Title
CN109032980A (zh) 串行通信装置及串行通信方法
CN110334044B (zh) 一种mipi dphy发送电路及设备
US20210058498A1 (en) Ethernet interface and related systems, methods and devices
CN109062847A (zh) 片上系统、用于rs485串口通讯的ip核及其控制方法
CN103677728A (zh) 一种电子装置及音频信息共享方法
CN109195055A (zh) 一种无线耳机、tws耳机以及蓝牙连接方法
CN106130991A (zh) 一种数据转发方法及装置
WO2017004989A1 (zh) 一种控制方法、装置及计算机存储介质
CN103078667A (zh) 一种基于超五类线的lvds高速数据传输方法
CN106851811B (zh) 一种通信设备及增益控制方法
CN103220193A (zh) 一种直放站中的以太网接入传输装置及方法
CN101282223B (zh) 二合一u盘无线上网卡装置
CN114466463A (zh) 一种通用公共无线接口cpri数据的传输方法及相关装置
CN211457135U (zh) 通信电台
CN113473648A (zh) 5g基站ru中rmii与10g接口间数据传输方法
CN106027137A (zh) 多星兼容的卫星遥感地面接收处理系统及其方法
CN206602511U (zh) 基于dmr和gsm‑r双模通信的控制系统
CN108040011B (zh) 一种基于龙芯架构的软件定义网络交换装置及数据交换方法
CN102307199A (zh) 多媒体传输与处理装置
CN111258946A (zh) 一种gtx与tlk2711系列芯片的通信方法
CN101877663B (zh) 基于无绳电话的应用方法
US6891935B1 (en) Direct access arrangement (DAA) circuit having automatic interface identification
CN205249254U (zh) 基于单发多收信道的mac层接入平台
CN204795096U (zh) 基于无线分组数据信道的无线路由器
US10383172B2 (en) Method and apparatus for a single unit small, low-power base station supporting both metro cell outdoor (MCO) and metro radio outdoor (MRO) operations

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TG01 Patent term adjustment
TG01 Patent term adjustment