CN109062847A - 片上系统、用于rs485串口通讯的ip核及其控制方法 - Google Patents

片上系统、用于rs485串口通讯的ip核及其控制方法 Download PDF

Info

Publication number
CN109062847A
CN109062847A CN201810858590.XA CN201810858590A CN109062847A CN 109062847 A CN109062847 A CN 109062847A CN 201810858590 A CN201810858590 A CN 201810858590A CN 109062847 A CN109062847 A CN 109062847A
Authority
CN
China
Prior art keywords
data
kernel
communication
control unit
reception
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810858590.XA
Other languages
English (en)
Other versions
CN109062847B (zh
Inventor
苏满红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Polytechnic
Original Assignee
Shenzhen Polytechnic
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Polytechnic filed Critical Shenzhen Polytechnic
Priority to CN201810858590.XA priority Critical patent/CN109062847B/zh
Publication of CN109062847A publication Critical patent/CN109062847A/zh
Application granted granted Critical
Publication of CN109062847B publication Critical patent/CN109062847B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Communication Control (AREA)

Abstract

本发明公开了一种用于RS485串口通讯的IP核，包括控制单元、FIFO数据缓存器、移位寄存器、收/发切换单元以及总线接口，FIFO数据缓存器和移位寄存器构成具有一数据发送通道和一数据接收通道的通讯线路；控制单元在检测到数据发送通道中存在数据帧的字节数据时，控制收/发切换单元将通讯线路切换到发送状态以向外发送数据；控制单元在检测到数据发送通道中不存在数据帧的字节数据时，控制收/发切换单元将通讯线路恢复到接收状态以从外接收数据。本发明还公开了一种用于RS485串口通讯的IP核的控制方法及片上系统。其结构简单，能够自动切换通讯线路进而简化了切换控制，且释放了外部处理器资源，提高了处理器的工作效率。

Description

片上系统、用于RS485串口通讯的IP核及其控制方法
技术领域
本发明涉及通讯设备技术领域，尤其涉及一种片上系统、用于RS485串口通讯的IP核及其控制方法。
背景技术
RS485半双工串口通讯在工业控制中应用广泛，典型RS485半双工通讯电路连接如图1所示。其中，CPU通讯端口与电平转换芯片连接，同时CPU还要输出一个接收/发送转换信号，以控制电平转换芯片选择接收或发送方式。
由于RS485半双工串口通讯中，数据接收和发送共用一套通讯线路，系统必须控制通讯线路实现接收和发送切换，因而CPU需要通过多次中断或查询来检查数据帧是否发送完成以控制通讯线路切换。这种典型RS485半双工通讯技术方案实现串口通信过程需要CPU频繁干预，占用CPU资源较多并且程序编写较为繁琐。
发明内容
本发明为解决上述技术问题提供一种片上系统、用于RS485串口通讯的IP核及其控制方法，其结构简单，能够自动切换通讯线路进而简化了切换控制，且释放了外部处理器资源，提高了处理器的工作效率。
为解决上述技术问题，本发明提供一种用于RS485串口通讯的IP核，包括：控制单元；与所述控制单元通讯、用于缓存数据的FIFO数据缓存器；与所述FIFO数据缓存器通讯、用于数据的串行发送和接收的移位寄存器，所述FIFO数据缓存器和所述移位寄存器构成具有一数据发送通道和一数据接收通道的通讯线路；与所述控制单元通讯、用于切换所述通讯线路的收/发切换单元；以及与所述FIFO数据缓存器通讯、用于与外部处理器通讯的总线接口；其中，所述控制单元在检测到所述数据发送通道中存在数据帧的字节数据时，控制所述收/发切换单元将所述通讯线路切换到发送状态以向外发送数据；所述控制单元在检测到所述数据发送通道中不存在数据帧的字节数据时，控制所述收/发切换单元将所述通讯线路恢复到接收状态以从外接收数据。
进一步地，所述通讯线路处于接收状态时，所述控制单元通过检测所述数据接收通道中电平的高低状态判断当前数据帧是否接收完毕，并在数据帧接收完毕时，触发并输出表示数据帧接收完成的中断请求信号以通知外部处理器进行数据处理。
进一步地，所述控制单元在检测到所述移位寄存器中用于与外部RS485串口总线相电连接的数据接收引脚出现低电平时启动延时，在后续每次检测到低电平时均对延时进行重置，直至延时时间结束判断得出当前数据帧接收完毕，进而触发并输出中断请求信号。
进一步地，所述IP核还包括其内配置有延时特性且分别与所述总线接口和所述控制单元通讯、用于为所述控制单元配置延时时间的控制寄存器。
进一步地，所述控制寄存器内还配置有串口波特率，所述IP核还包括分别与所述控制单元和所述移位寄存器通讯、用于根据所述控制寄存器内配置的串口波特率为所述移位寄存器配置波特率时钟信号的波特率发生器。
进一步地，所述FIFO数据缓存器包括数据发送FIFO单元和数据接收FIFO单元，所述移位寄存器包括发送移位寄存单元和接收移位寄存单元；其中，所述数据发送FIFO单元和所述发送移位寄存单元形成数据发送通道且在所述发送移位寄存单元处设置有用于与外部RS485串口的数据接收引脚相电连接的数据发送引脚；所述数据接收FIFO单元和所述接收移位寄存单元形成数据接收通道且在所述接收移位寄存单元处设置有用于与外部RS485串口的数据发送引脚相电连接的数据接收引脚；所述收/发切换单元设置有用于与外部RS485串口的接收使能引脚和发送使能引脚相电连接的控制引脚；所述控制单元通过控制所述收/发切换单元的控制引脚进而使能所述数据发送引脚而切换至发送状态或者使能所述数据接收引脚而切换至接收状态。
为解决上述技术问题，本发明还提供一种用于RS485串口通讯的IP核的控制方法，其基于如上述任一项实施例所述的IP核实现，包括如下步骤：检测由所述IP核中FIFO数据缓存器和移位寄存器形成的数据发送通道中是否存在字节数据；在检测到所述数据发送通道中存在字节数据时，将通讯线路切换到发送状态以向外发送数据；而在未检测到所述数据发送通道中存在字节数据时，将通讯线路切换到接收状态以从外接收数据。
进一步地，在通讯线路处于接收状态时，检测由所述IP核中FIFO数据缓存器和移位寄存器形成的数据接收通道中电平的高低状态；根据检测到的电平的高低状态判断当前数据帧是否接收完毕；判断出当前数据帧接收完毕时，触发并输出表示数据帧接收完成的中断请求信号以通知外部处理器进行数据处理；而在判断出当前数据帧接收不完毕时，继续接收当前的数据帧。
为解决上述技术问题，本发明还提供一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现如上述任一项实施例所述的控制方法的步骤。
为解决上述技术问题，本发明还提供一种片上系统，包括处理器以及与所述处理器进行通讯的、如上述任一项实施例所述的IP核。
本发明的片上系统、用于RS485串口通讯的IP核及其控制方法，具有如下有益效果：
（1）能够自动根据数据发送FIFO单元及发送移位寄存单元状态输出收/发切换信号进而切换通讯线路至发送状态，具体的，处理器只需将要发送的数据写入数据发送FIFO单元，该IP核自动切换通讯线路并将数据发送出去，数据发送完成后将通讯线路恢复到接收状态，整个发送过程无需处理器干预，通讯过程对处理器的占用极低，通讯程序编写也非常简单；
（2）根据工业控制中的串口通讯数据特点，以延时的方式判断数据帧是否接收完成，延时时间可以被配置以满足不同应用场合。数据帧接收完成后自动向处理器发出中断请求信号，整个数据接收过程无需处理器干预，处理器只需在收到数据帧接收完成信号后进行数据处理，同样能降低处理器的占用，通讯程序编写也非常简单。
附图说明
图1是现有技术RS485串口通信系统的电路结构图。
图2是本发明片上系统的电路结构图。
图3是图2所示片上系统中IP核的功能结构图。
图4是现有技术中若干数据帧的结构形式。
图5是图4所示的其中一个数据帧的结构形式。
图6是本发明用于RS485串口通讯的IP核的控制方法的流程图。
具体实施方式
下面结合附图和实施方式对本发明进行详细说明。
结合图2至图3进行参阅，本发明提供一种片上系统，该片上系统1举例可以是现场可编程门阵列FPGA。该片上系统1包括处理器2和与处理器2通讯、用于RS485串口4通讯的IP核3（即Intellectual Property core）。具体应用时，需要进一步将IP核3与传统（即典型的、现有技术的）RS485串口4相连接。
在一具体实施例中，该IP核3包括：
控制单元31；
与控制单元31通讯、用于缓存数据的FIFO（先进先出）数据缓存器32，该缓存的数据包括发送数据和接收数据；
与FIFO数据缓存器32通讯、用于数据的串行发送和接收的移位寄存器33，该FIFO数据缓存器32和移位寄存器33构成具有一数据发送通道和一数据接收通道的通讯线路，通过该通讯线路该IP核3与RS485串口4实现通讯；
与控制单元31通讯、用于切换通讯线路的收/发切换单元34；
以及与FIFO数据缓存器32通讯、用于与外部处理器2通讯的总线接口35，该总线接口35与处理器2之间通过时钟信号、中断请求信号、读写控制信号、地址和数据总线实现通讯，其中，片上系统1中的处理器2举例是CPU或MCU，本发明中举例以处理器2是CPU来详细进行说明。
其中，控制单元31在检测到数据发送通道的状态为空，具体即控制单元31在检测到数据发送通道中存在数据帧的字节数据时，控制收/发切换单元34将通讯线路切换到发送状态以向外发送数据。而控制单元31在检测到数据发送通道中不存在数据帧的字节数据时，控制收/发切换单元34将通讯线路恢复到接收状态以从外接收数据。
具体而言，FIFO数据缓存器32包括数据发送FIFO单元321，移位寄存器33包括发送移位寄存单元331，该数据发送FIFO单元321和发送移位寄存单元331形成上述的数据发送通道。控制单元31通过检测数据发送FIFO单元321和发送移位寄存单元331的状态是否为空，具体即在数据发送FIFO单元321和发送移位寄存单元331是否存在数据帧的字节数据来判断是否需要将通讯线路切换到发送状态，数据发送FIFO单元321和/或发送移位寄存单元331中存在字节数据时说明需要发送数据，而在数据发送FIFO单元321和发送移位寄存单元331中均不存在字节数据时说明不需要发送数据或者数据发送已经结束。其中，控制单元31在检测到数据发送FIFO单元321和发送移位寄存单元331中任意一个中存在字节数据时，控制单元31即控制收/发切换单元34将通讯线路切换到发送状态；否者，控制单元31控制收/发切换单元34将通讯线路切换到接收状态。
可见，通过该IP核3的结构和功能设计，解决了现有处理器2的UART通讯端口由于不具备收发转换控制功能进而需要频繁中断处理或查询来判断数据是否已经发送完成而实现通讯线路切换造成的处理器2工作效率下降、及通讯线路切换控制复杂的问题。
在一优选实施例中，通讯线路处于接收状态时，控制单元31通过检测数据接收通道中电平的高低状态判断当前数据帧是否接收完毕，并在数据帧接收完毕时，触发并输出表示数据帧接收完成的中断请求信号以通知外部处理器2进行数据处理。
具体而言，FIFO数据缓存器32还包括数据接收FIFO单元322，移位寄存器33包括接收移位寄存单元332，该数据接收FIFO单元322和接收移位寄存单元332形成上述的数据接收通道。
较佳的，在接收移位寄存单元332处设置有一数据接收引脚（即RXD引脚），以与RS485串口4的数据发送引脚（即DI引脚）连接通讯，控制单元31通过检测数据接收引脚上电平的高低状态来判断当前数据帧是否接收完毕。
其中，数据帧接收是否完毕主要通过如下原理来进行说明：
工业控制中的串口通讯是以数据帧的形式实现问答式交互，每次发送和接收的数据帧由若干个字节组成，数据帧之间必须空闲数个字节时间，而数据帧的若干个字节之间是连续发送的，数据帧如图4所示；
而数据帧中的每个数据字节均符合串口数据格式，必须包含起始位、数据位和停止位，通讯以低电平的起始位开始，高电平的停止位结束，同时串口空闲时维持高电平输出，如图5所示；
数据帧接收检测正是利用数据帧的这些特性实现的，控制单元31不停的检测外部电路接收到的讯息，当有低电平被检测到（这些低电平可能是串口通讯的起始位或是数据位中的低电平），便启动延时（控制单元31具有延时功能），每次检测到低电平都会重置延时，这样在数据帧的若干个字节数据传输期间，延时电路反复被重置因而不会触发数据帧接收完成信号，当数据帧传输完成，由于数据帧之间的数个空闲字节时间，串口处于空闲而一直维持高电平，延时电路不再会被重置，当延时时间到，便触发并输出中断请求信号（即触发并输出数据帧接收完成信号），通知处理器2进行数据处理。
在一具体实施例中，在发送移位寄存单元331处设置有一数据发送引脚（即TXD引脚），以与RS485串口4的数据接收引脚（即RO引脚）连接通讯。
在一具体实施例中，收/发切换单元34处设置有一控制引脚（即R/D引脚），以与RS485串口4的接收使能引脚（即RE引脚）和发送使能引脚（即DE引脚）连接通讯，控制单元31通过控制收/发切换单元34的控制引脚进而使能数据发送引脚而切换至发送状态或者使能数据接收引脚而切换至接收状态。
在一较佳实施例中，由于不同应用场合数据帧之间的空闲字节时间有一定差异，为满足不同应用场合要求，IP核3还包括其内配置有延时特性且分别与总线接口35和控制单元31通讯、用于为控制单元31配置延时时间的控制寄存器36，以使得延时时间可以调整。
在一较佳实施例中，为了便于调整数据帧的传输速率，在控制寄存器36内还配置有串口波特率，IP核3还包括分别与控制单元31和移位寄存器33通讯、用于根据控制寄存器36内配置的串口波特率为移位寄存器33配置波特率时钟信号的波特率发生器37。
本发明还提供一种用于RS485串口通讯的IP核的控制方法，其基于如上述任一项实施例的IP核3实现，具体如图6所示，该控制方法包括如下步骤：
步骤S11，检测由IP核中FIFO数据缓存器和移位寄存器形成的数据发送通道中是否存在字节数据。
其中，在步骤S11中，在检测到数据发送通道中存在字节数据时，进入步骤S12；而在步骤S11中，在未检测到数据发送通道中存在字节数据时，进入步骤S13。
步骤S12，将通讯线路切换到发送状态以向外发送数据。
步骤S13，将通讯线路切换到接收状态以从外接收数据。
在一较佳实施例中，具体在通讯线路处于接收状态时，该控制方法还包括：
步骤S14，检测由IP核中FIFO数据缓存器和移位寄存器形成的数据接收通道中电平的高低状态。
步骤S15，根据检测到的电平的高低状态判断当前数据帧是否接收完毕。
其中，在步骤S15中，在判断出当前数据帧接收完毕时，进入步骤S16；而在步骤S15中，在判断出当前数据帧接收不完毕时，进入步骤S17。
步骤S16，触发并输出表示数据帧接收完成的中断请求信号以通知外部处理器2进行数据处理。
步骤S17，继续接收当前的数据帧并再次进入步骤S14中。
本发明还提供一种计算机可读存储介质，计算机可读存储介质存储有计算机程序，计算机程序被处理器执行时实现如上述任一项实施例的控制方法的步骤。
本发明的片上系统、用于RS485串口通讯的IP核及其控制方法，具有如下有益效果：
（1）能够自动根据数据发送FIFO单元321及发送移位寄存单元331状态输出收/发切换信号进而切换通讯线路至发送状态，具体的，处理器2只需将要发送的数据写入数据发送FIFO单元321，该IP核3自动切换通讯线路并将数据发送出去，数据发送完成后将通讯线路恢复到接收状态，整个发送过程无需处理器2干预，通讯过程对处理器2的占用极低，通讯程序编写也非常简单；
（2）根据工业控制中的串口通讯数据特点，以延时的方式判断数据帧是否接收完成，延时时间可以被配置以满足不同应用场合。数据帧接收完成后自动向处理器2发出中断请求信号，整个数据接收过程无需处理器2干预，处理器2只需在收到数据帧接收完成信号后进行数据处理，同样能降低处理器2的占用，通讯程序编写也非常简单。
以上仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种用于RS485串口通讯的IP核，其特征在于，包括：
控制单元；
与所述控制单元通讯、用于缓存数据的FIFO数据缓存器；
与所述FIFO数据缓存器通讯、用于数据的串行发送和接收的移位寄存器，所述FIFO数据缓存器和所述移位寄存器构成具有一数据发送通道和一数据接收通道的通讯线路；
与所述控制单元通讯、用于切换所述通讯线路的收/发切换单元；
以及与所述FIFO数据缓存器通讯、用于与外部处理器通讯的总线接口；
其中，所述控制单元在检测到所述数据发送通道中存在数据帧的字节数据时，控制所述收/发切换单元将所述通讯线路切换到发送状态以向外发送数据；所述控制单元在检测到所述数据发送通道中不存在数据帧的字节数据时，控制所述收/发切换单元将所述通讯线路恢复到接收状态以从外接收数据。
2.根据权利要求1所述的用于RS485串口通讯的IP核，其特征在于：
所述通讯线路处于接收状态时，所述控制单元通过检测所述数据接收通道中电平的高低状态判断当前数据帧是否接收完毕，并在数据帧接收完毕时，触发并输出表示数据帧接收完成的中断请求信号以通知外部处理器进行数据处理。
3.根据权利要求2所述的用于RS485串口通讯的IP核，其特征在于：
所述控制单元在检测到所述移位寄存器中用于与外部RS485串口总线相电连接的数据接收引脚出现低电平时启动延时，在后续每次检测到低电平时均对延时进行重置，直至延时时间结束判断得出当前数据帧接收完毕，进而触发并输出中断请求信号。
4.根据权利要求3所述的用于RS485串口通讯的IP核，其特征在于：
所述IP核还包括其内配置有延时特性且分别与所述总线接口和所述控制单元通讯、用于为所述控制单元配置延时时间的控制寄存器。
5.根据权利要求4所述的用于RS485串口通讯的IP核，其特征在于：
所述控制寄存器内还配置有串口波特率，所述IP核还包括分别与所述控制单元和所述移位寄存器通讯、用于根据所述控制寄存器内配置的串口波特率为所述移位寄存器配置波特率时钟信号的波特率发生器。
6.根据权利要求1所述的用于RS485串口通讯的IP核，其特征在于：
所述FIFO数据缓存器包括数据发送FIFO单元和数据接收FIFO单元，所述移位寄存器包括发送移位寄存单元和接收移位寄存单元；其中，所述数据发送FIFO单元和所述发送移位寄存单元形成数据发送通道且在所述发送移位寄存单元处设置有用于与外部RS485串口的数据接收引脚相电连接的数据发送引脚；所述数据接收FIFO单元和所述接收移位寄存单元形成数据接收通道且在所述接收移位寄存单元处设置有用于与外部RS485串口的数据发送引脚相电连接的数据接收引脚；
所述收/发切换单元设置有用于与外部RS485串口的接收使能引脚和发送使能引脚相电连接的控制引脚；
所述控制单元通过控制所述收/发切换单元的控制引脚进而使能所述数据发送引脚而切换至发送状态或者使能所述数据接收引脚而切换至接收状态。
7.一种用于RS485串口通讯的IP核的控制方法，其基于如权利要求1～6任一项所述的IP核实现，其特征在于，包括如下步骤：
检测由所述IP核中FIFO数据缓存器和移位寄存器形成的数据发送通道中是否存在字节数据；
在检测到所述数据发送通道中存在字节数据时，将通讯线路切换到发送状态以向外发送数据；
而在未检测到所述数据发送通道中存在字节数据时，将通讯线路切换到接收状态以从外接收数据。
8.根据权利要求7所述的控制方法，其特征在于：
在通讯线路处于接收状态时，检测由所述IP核中FIFO数据缓存器和移位寄存器形成的数据接收通道中电平的高低状态；
根据检测到的电平的高低状态判断当前数据帧是否接收完毕；
判断出当前数据帧接收完毕时，触发并输出表示数据帧接收完成的中断请求信号以通知外部处理器进行数据处理；
而在判断出当前数据帧接收不完毕时，继续接收当前的数据帧。
9.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求7或8所述的控制方法的步骤。
10.一种片上系统，其特征在于，包括处理器以及与所述处理器进行通讯的、如权利要求1～6任一项所述的IP核。
CN201810858590.XA 2018-07-31 2018-07-31 片上系统、用于rs485串口通讯的ip核及其控制方法 Active CN109062847B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810858590.XA CN109062847B (zh) 2018-07-31 2018-07-31 片上系统、用于rs485串口通讯的ip核及其控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810858590.XA CN109062847B (zh) 2018-07-31 2018-07-31 片上系统、用于rs485串口通讯的ip核及其控制方法

Publications (2)

Publication Number Publication Date
CN109062847A true CN109062847A (zh) 2018-12-21
CN109062847B CN109062847B (zh) 2023-08-25

Family

ID=64832046

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810858590.XA Active CN109062847B (zh) 2018-07-31 2018-07-31 片上系统、用于rs485串口通讯的ip核及其控制方法

Country Status (1)

Country Link
CN (1) CN109062847B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109803322A (zh) * 2019-01-04 2019-05-24 烽火通信科技股份有限公司 一种数据帧转发系统及方法
CN112131153A (zh) * 2020-09-15 2020-12-25 北京自动化控制设备研究所 一种使用arm处理器串口进行实时通讯的方法
CN112182998A (zh) * 2020-07-29 2021-01-05 北京智芯微电子科技有限公司 面向对象的芯片级端口互连电路及其端口互连方法
CN113609067A (zh) * 2021-06-25 2021-11-05 天津津航计算技术研究所 一种32路rs485接口卡的实现系统
CN114328336A (zh) * 2021-12-24 2022-04-12 深圳市智微智能软件开发有限公司 基于Android的串口收发方法、系统、终端及存储介质
WO2023024922A1 (zh) * 2021-08-24 2023-03-02 广州视源电子科技股份有限公司 基于串口线程的信息传输方法、装置和系统
CN115840725A (zh) * 2023-02-13 2023-03-24 苏州萨沙迈半导体有限公司 具有自检功能的端对端通讯电路和芯片设备

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4577314A (en) * 1983-03-31 1986-03-18 At&T Bell Laboratories Digital multi-customer data interface
CN1777137A (zh) * 2005-12-02 2006-05-24 浙江中控技术有限公司 一种基于以太网和串行通信技术的数据转发装置及系统
US20080147924A1 (en) * 2006-10-18 2008-06-19 Dell Products L.P. Chipset Agnostic Apparatus and Method for Serial Communication Bus Port Disablement
CN102147780A (zh) * 2011-04-27 2011-08-10 中国电子科技集团公司第三十八研究所 一种基于串行数据传输方式的链路接口电路
CN102882754A (zh) * 2012-09-29 2013-01-16 南京国电南自轨道交通工程有限公司 重复中断方式485方向控制方法
CN103488595A (zh) * 2013-08-23 2014-01-01 北京控制工程研究所 一种保证小容量缓存串口通讯安全性的数据传输方法
WO2015154588A1 (zh) * 2014-08-19 2015-10-15 中兴通讯股份有限公司 一种串口信息传递方法、单板设备和公用单板
CN107451087A (zh) * 2017-07-31 2017-12-08 郑州云海信息技术有限公司 一种基于fpga的异同步可切换串口及使用方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4577314A (en) * 1983-03-31 1986-03-18 At&T Bell Laboratories Digital multi-customer data interface
CN1777137A (zh) * 2005-12-02 2006-05-24 浙江中控技术有限公司 一种基于以太网和串行通信技术的数据转发装置及系统
US20080147924A1 (en) * 2006-10-18 2008-06-19 Dell Products L.P. Chipset Agnostic Apparatus and Method for Serial Communication Bus Port Disablement
CN102147780A (zh) * 2011-04-27 2011-08-10 中国电子科技集团公司第三十八研究所 一种基于串行数据传输方式的链路接口电路
CN102882754A (zh) * 2012-09-29 2013-01-16 南京国电南自轨道交通工程有限公司 重复中断方式485方向控制方法
CN103488595A (zh) * 2013-08-23 2014-01-01 北京控制工程研究所 一种保证小容量缓存串口通讯安全性的数据传输方法
WO2015154588A1 (zh) * 2014-08-19 2015-10-15 中兴通讯股份有限公司 一种串口信息传递方法、单板设备和公用单板
CN107451087A (zh) * 2017-07-31 2017-12-08 郑州云海信息技术有限公司 一种基于fpga的异同步可切换串口及使用方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109803322A (zh) * 2019-01-04 2019-05-24 烽火通信科技股份有限公司 一种数据帧转发系统及方法
CN109803322B (zh) * 2019-01-04 2022-03-25 烽火通信科技股份有限公司 一种数据帧转发系统及方法
CN112182998A (zh) * 2020-07-29 2021-01-05 北京智芯微电子科技有限公司 面向对象的芯片级端口互连电路及其端口互连方法
CN112131153A (zh) * 2020-09-15 2020-12-25 北京自动化控制设备研究所 一种使用arm处理器串口进行实时通讯的方法
CN112131153B (zh) * 2020-09-15 2024-04-02 北京自动化控制设备研究所 一种使用arm处理器串口进行实时通讯的方法
CN113609067A (zh) * 2021-06-25 2021-11-05 天津津航计算技术研究所 一种32路rs485接口卡的实现系统
CN113609067B (zh) * 2021-06-25 2024-03-19 天津津航计算技术研究所 一种32路rs485接口卡的实现系统
WO2023024922A1 (zh) * 2021-08-24 2023-03-02 广州视源电子科技股份有限公司 基于串口线程的信息传输方法、装置和系统
CN114328336A (zh) * 2021-12-24 2022-04-12 深圳市智微智能软件开发有限公司 基于Android的串口收发方法、系统、终端及存储介质
CN115840725A (zh) * 2023-02-13 2023-03-24 苏州萨沙迈半导体有限公司 具有自检功能的端对端通讯电路和芯片设备

Also Published As

Publication number Publication date
CN109062847B (zh) 2023-08-25

Similar Documents

Publication Publication Date Title
CN109062847A (zh) 片上系统、用于rs485串口通讯的ip核及其控制方法
US20200174953A1 (en) Methods and apparatus for synchronizing uplink and downlink transactions on an inter-device communication link
US8661168B2 (en) Specialized universal serial bus controller
US7565467B2 (en) USB hub, USB-compliant apparatus, and communication system
US20070047572A1 (en) Explicit flow control in Gigabit/10 Gigabit Ethernet system
US5317692A (en) Method and apparatus for buffer chaining in a communications controller
CN110471872A (zh) 一种基于zynq芯片实现m-lvds总线数据交互系统和方法
US20080259821A1 (en) Dynamic packet training
KR970056527A (ko) 자동 중지에 의한 반송파 감지 충돌 예방
US6765878B1 (en) Selective use of transmit complete interrupt delay on small sized packets in an ethernet controller
US20070198761A1 (en) Connection management mechanism
CN113904762B (zh) 一种带环形缓冲区的全双工485总线通信系统及方法
US6388989B1 (en) Method and apparatus for preventing memory overrun in a data transmission system
US6928055B2 (en) Network interface unit
US6195334B1 (en) Apparatus and method for terminating a data transfer in a network switch in response to a detected collision
JP3439320B2 (ja) データ通信方法、データ通信装置、およびデータ通信プログラム記録媒体
CN111177058A (zh) 用于与主机通信的电子设备及该电子设备的操作方法
KR960011968B1 (ko) 디지탈 트렁크 인터페이스 및 복수의 패킷 수신 방법
US20030126344A1 (en) Transparent fibre channel concentrator for point to point technologies
US6111890A (en) Gigabuffer lite repeater scheme
CN109600457B (zh) 一种多至一映射的phy-mac接口控制装置及方法
US6252874B1 (en) Ethernet card and ethernet card improvement methods
US20060013137A1 (en) Network interface unit
US20220171452A1 (en) Power state control for multi-channel interfaces
CN101227688A (zh) 一种手机上通过usb接口传输数据的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant