CN115840725A - 具有自检功能的端对端通讯电路和芯片设备 - Google Patents

Abstract

本发明公开了一种具有自检功能的端对端通讯电路和芯片设备，所述电路包括寄存器、发送端、传输门和接收端，寄存器分别与发送端、传输门和接收端连接，传输门分别与发送端和接收端连接，其中，寄存器，用于在接收到外部设备发送的自检使能信号时，向传输门发送自检回环使能信号，以开启传输门，并向发送端发送数据使能信号；发送端，用于根据数据使能信号生成一个或多个发送数据帧，并将发送数据帧经传输门逐个传输至接收端；接收端，用于在每接收到一个发送数据帧时，检验该接收数据帧的准确性，并将检验结果传输至寄存器。该电路利用硬件实现端对端的高功能安全性通信，CPU占用率低，可实现成本低。

Description

具有自检功能的端对端通讯电路和芯片设备

技术领域

本发明涉及芯片技术领域，尤其涉及一种具有自检功能的端对端通讯电路和芯片设备。

背景技术

相关技术中，针对SPI（Serial Peripheral Interface,串行外围接口）失效模式的安全机制，大多数实现方式是利用软件配置数据相关的数据标签，然后调用SPI驱动将数据标签和真正有效的数据通过发送端口发送出去；而在接收数据时，也是软件将数据标签和数据进行解析，搭配软件实现的时间戳，判断数据的内容正确性和间隔时间的合理性。然而相关技术中从接收数据到数据处理完成，软件占用CPU（Central Processing Unit，中央处理器）资源的时间以毫秒为单位，在降低CPU利用率的同时，会增加故障处理时间间隔，使得芯片功能安全性大大降低。

发明内容

本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的一个目的在于提出一种具有自检功能的端对端通讯电路，该电路利用硬件实现端对端的高功能安全性通信，CPU占用率低，可实现成本低。

本发明的第二个目的在于提出一种芯片设备。

为达上述目的，本发明第一方面实施例提出的具有自检功能的端对端通讯电路，包括：寄存器、发送端、传输门和接收端，所述寄存器分别与所述发送端、所述传输门和所述接收端连接，所述传输门分别与所述发送端和所述接收端连接，其中，所述寄存器，用于在接收到外部设备发送的自检使能信号时，向所述传输门发送自检回环使能信号，以开启所述传输门，并向所述发送端发送数据使能信号；所述发送端，用于根据所述数据使能信号生成一个或多个发送数据帧，并将所述发送数据帧经所述传输门逐个传输至所述接收端；所述接收端，用于在每接收到一个发送数据帧时，检验该接收数据帧的准确性，并将检验结果传输至所述寄存器。

另外，本发明实施例的具有自检功能的端对端通讯电路还可以具有如下附加的技术特征：

根据本发明的一个实施例，所述发送端包括：发送端状态机、发送端数据处理单元和发送端移位器，其中，所述发送端状态机，分别与所述寄存器、所述发送端数据处理单元连接，用于根据所述数据使能信号向所述发送端数据处理单元写入待写入数据，并在写入完成后，向所述发送端数据处理单元输出第一控制信息和配置结束信号；所述发送端数据处理单元，分别与所述发送端状态机和所述发送端移位器连接，用于根据所述第一控制信息和所述配置结束信号接收及处理所述待写入数据，并在处理完成后，向所述发送端移位器输出所述发送数据帧，其中，所述发送数据帧包括传输数据、第一帧计数值和第一校验值；所述发送端移位器，与所述传输门连接，用于在移位时钟上升沿时将所述传输数据、所述第一帧计数值和所述第一校验值组合得到的所述发送数据帧输出至所述传输门。

根据本发明的一个实施例，所述发送端数据处理单元包括：发送端FIFO存储器、发送端帧计数器、编码器，其中，所述发送端FIFO存储器分别与所述发送端状态机、所述编码器和所述发送端移位器连接，用于根据FIFO读写指针输出第一FIFO状态至所述发送端状态机，同时在写入完成后，将所述传输数据分别发送至所述编码器和所述发送端移位器；所述编码器分别与所述发送端状态机和所述发送端移位器连接，用于根据所述传输数据和所述第一控制信息确定所述第一校验值，并将所述第一校验值输出至所述发送端移位器；所述发送端帧计数器分别与所述发送端状态机和所述发送端移位器连接，用于根据所述配置结束信号和所述第一控制信息确定所述第一帧计数值，并将所述第一帧计数值发送至所述发送端移位器。

根据本发明的一个实施例，将所述第一帧计数值作为帧头，所述第一校验值作为帧尾，所述传输数据作为数据部分，组合得到所述发送数据帧。

根据本发明的一个实施例，所述接收端包括：接收端移位器、接收端数据处理单元和接收端状态机，其中，所述接收端移位器，分别与所述传输门、所述接收端数据处理单元和所述接收端状态机连接，用于在移位时钟上升沿时接收所述发送数据帧，并在接收完成后，向所述接收端状态机发送接收完成信号，同时向所述接收端数据处理单元发送对所述发送数据帧进行处理后得到的数据帧解析结果；所述接收端状态机，分别与所述接收端移位器和所述接收端数据处理单元连接，用于在接收到所述接收完成信号后，输出第二控制信息和接收配置结束信号至所述接收端数据处理单元；所述接收端数据处理单元，分别与所述接收端移位器和所述接收端状态机连接，用于根据所述第二控制信息和所述接收配置结束信号向所述接收端状态机输出发送数据帧传输自检结果。

根据本发明的一个实施例，所述接收端数据处理单元包括：接收端FIFO存储器、接收端帧计数器和解码器，其中，所述接收端FIFO存储器，分别与所述接收端状态机和所述接收端移位器连接，用于接收所述数据帧解析结果中的传输数据，并根据FIFO读写指针输出第二FIFO状态至所述接收端状态机；所述解码器，分别与所述接收端状态机和所述接收端移位器连接，用于根据所述传输数据和所述第二控制信息确定所述传输数据的第二校验值，并将所述数据帧解析结果中的第一校验值和所述第二校验值进行对比得到的校验状态输出至所述接收端状态机，所述校验状态包括校验一致和校验不一致；所述接收端帧计数器，分别与所述接收端状态机和所述接收端移位器连接，用于根据所述接收配置结束信号和所述第二控制信息确定所述传输数据的第二帧计数值，并将所述数据帧解析结果中的第一帧计数值和所述第二帧计数值进行对比得到的帧计数状态输出至所述接收端状态机，所述帧计数状态包括帧计数一致和帧计数不一致。

根据本发明的一个实施例，所述接收端还包括超时计数器，所述超时计数器分别与所述接收端移位器和所述接收端状态机连接，用于对所述发送数据帧根据预设超时计数值以预设递减量进行超时计数，得到超时计数结果，并根据所述第二控制信息、所述超时计数结果和清零控制信号生成超时信息，输出所述超时信息对应的超时状态至所述接收端状态机，所述超时状态包括已超时状态和未超时状态；其中，所述清零控制信号在完成接收所述发送数据帧后，通过所述接收端移位器输出。

根据本发明的一个实施例，所述接收端状态机还用于在所述校验状态为校验一致，所述帧计数状态为帧计数一致，且处于所述未超时状态时，确定所述通讯电路传输有效，否则输出通讯电路传输故障至所述寄存器。

根据本发明的一个实施例，所述接收端FIFO存储器还用于，在所述通讯电路传输有效时，对所述传输数据进行存储。

为达上述目的，本发明第二方面实施例提出的芯片设备，包括根据本发明第一方面实施例所述的具有自检功能的端对端通讯电路。

根据本发明实施例具有自检功能的端对端通讯电路，寄存器、发送端、传输门和接收端之间通过硬件连接，根据接收数据帧的准确性和传输的有效性，确定通讯电路是否出现传输失效，并将校验结果传输至寄存器，实现端对端的高功能安全性通信，降低CPU占用率，减少软件开销，降低可实现成本。

本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

图1是本发明实施例具有自检功能的端对端通讯电路的结构示意图；

图2是本发明一个实施例的发送端的结构示意图；

图3是本发明一个实施例的发送端数据处理单元的结构示意图；

图4是本发明一个实施例的接收端的结构示意图；

图5是本发明一个实施例的接收端数据处理单元的结构示意图；

图6是本发明一个具体实施例具有自检功能的端对端通讯电路的结构示意图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。

下面参考附图1-6描述本发明实施例的具有自检功能的端对端通讯电路和芯片设备。

图1是本发明实施例具有自检功能的端对端通讯电路的结构示意图。

如图1所示，具有自检功能的端对端通讯电路包括：寄存器100、发送端200、传输门300和接收端400，寄存器100分别与发送端200、传输门300和接收端400连接，传输门300分别与发送端200和接收端400连接，其中，寄存器100，用于在接收到外部设备发送的自检使能信号时，向传输门300发送自检回环使能信号，以开启传输门300，并向发送端200发送数据使能信号；发送端200，用于根据数据使能信号生成一个或多个发送数据帧，并将发送数据帧经传输门300逐个传输至接收端400；接收端400，用于在每接收到一个发送数据帧时，检验该接收数据帧的准确性，并将检验结果传输至寄存器100。

具体而言，本发明实施例针对与功能安全相关数据的SPI信息通讯，可通过寄存器100与外设总线之间的逻辑相连，在寄存器100接收到外设总线接口（即来自外部设备）发送的自检使能信号时，输出自检回环使能信号，打开传输门300，开启自检工作。寄存器100在接收到外部设备发送的自检使能信号时，便可通过寄存器100与发送端200的连接向发送端200发送数据使能信号，使得发送端200可以根据该数据使能信号生成发送数据帧，开启发送数据帧的传输工作。可理解的是，发送数据帧可包括一个或多个，若生成多个发送数据帧，则需将多个发送数据帧逐个经传输门300传输至接收端400，接收端400按照预定的数据顺序接收上述发送数据帧，并对该发送数据帧进行检验，根据检验结果评估数据帧传输有效性确定通讯电路是否出现传输失效，实现端对端的高功能安全性通信。

根据本发明实施例具有自检功能的端对端通讯电路，寄存器100、发送端200、传输门300和接收端400之间通过硬件连接，相较于相关技术中使用软件配置数据相关的数据标签会造成芯片功能安全性较低的问题，本发明实施例中利用硬件实现端对端的高功能安全性通信，CPU占用率低，减少软件开销，降低可实现成本。

图2是本发明一个实施例的发送端的结构示意图。

如图2所示，发送端200包括：发送端状态机210、发送端数据处理单元220和发送端移位器230，其中，发送端状态机210，分别与寄存器100、发送端数据处理单元220连接，用于根据数据使能信号向发送端数据处理单元220写入待写入数据，并在写入完成后，向发送端数据处理单元220输出第一控制信息和配置结束信号；发送端数据处理单元220，分别与发送端状态机210和发送端移位器230连接，用于根据第一控制信息和配置结束信号接收及处理待写入数据，并在处理完成后，向发送端移位器230输出发送数据帧，其中，发送数据帧包括传输数据、第一帧计数值和第一校验值；发送端移位器230，与传输门300连接，用于在移位时钟上升沿时将传输数据、第一帧计数值和第一校验值组合得到的发送数据帧输出至传输门300。

具体而言，在发送端200内部，发送端状态机210通过与寄存器100和发送端数据处理单元220的连接，根据寄存器100发送的数据使能信号将待写入数据写入至发送端数据处理单元220中，发送端数据处理单元220在接收到第一控制信息和配置结束信号后，对写入至其中的数据进行处理，得到包括但不限于传输数据、第一帧计数值和第一校验值组合的发送数据帧，并将该发送数据帧输出至发送端移位器230处进行储存，进而发送端移位器230可以在移位时钟上升沿时，通过传输门300将该发送数据帧传输至接收端400处。

需要理解的是，在本实施例中，通用SPI协议默认从MSB开始发送数据，例如8bit数据AAh,二进制数表示为10101010b，通用SPI协议从最高位1开始发送，直到最低位0，即发送端移位器230在移位时钟上升沿时将数据帧从MSB（Most Significant Bit，最高位）开始从发送端移位器230中传递。

图3是本发明一个实施例的发送端数据处理单元的结构示意图。

作为一种可行的实施方式，如图3所示，发送端数据处理单元220包括：发送端FIFO（First InputFirst Output，先进先出）存储器221、发送端帧计数器222、编码器223，其中，发送端FIFO存储器221分别与发送端状态机210、编码器223和发送端移位器230连接，用于根据FIFO读写指针输出第一FIFO状态至发送端状态机210，同时在写入完成后，将传输数据分别发送至编码器223和发送端移位器230；编码器223分别与发送端状态机210和发送端移位器230连接，用于根据传输数据和第一控制信息确定第一校验值，并将第一校验值输出至发送端移位器230；发送端帧计数器222分别与发送端状态机210和发送端移位器230连接，用于根据配置结束信号和第一控制信息确定第一帧计数值，并将第一帧计数值发送至发送端移位器230。

可理解的是，FIFO存储器是一个先入先出的双口缓冲器，即第一个进入其内的数据第一个被移出，其中一个是存储器的输入口，另一个口是存储器的输出口。在发送端200内部，发送端状态机210与发送端帧计数器222、发送端FIFO存储器221、编码器223相连，向发送端帧计数器222、发送端FIFO存储器221、编码器223传输第一控制信息，并采集发送端FIFO存储器221的第一FIFO状态，在第一FIFO状态为未满状态时，将待写入数据写入至发送端FIFO存储器221中，在数据写入完成后，对应的第一FIFO 状态将被清除，从发送端FIFO存储器221取出传输数据发送至编码器223处，编码器223根据接收到的传输数据和第一控制信息确定第一校验值，并输出第一校验值至发送端移位器230。同时，发送端帧计数器222接收发送端状态机210发送的配置结束信号，进行帧计数使能，从寄存器100中加载第一控制信息中可包括的帧计数预设值，在计数结束后，将得到的第一帧计数值输出至发送端移位器230。

发送端移位器230在分别接收到来自发送端FIFO存储器221、发送端帧计数器222、编码器223对应的传输数据、第一帧计数值和第一校验值后，便可对传输数据、第一帧计数值和第一校验值进行组合形成发送数据帧，并将发送数据帧根据移位时钟依次输出到发送端200所具有的发送端口（即图3中示出的MOSI端口）处。

作为一种示例，本实施例中的编码器223可选择为checksum编码器。

作为一种可行的实施方式，发送端帧计数器222根据寄存器100配置使能后，会从寄存器100加载帧计数预设值，即发送端帧计数器222按照配置寄存器100从发送端状态机210传递的第一控制信息（例如计数间隔控制信号），从预设计数值开始向上计数。计数间隔为0代表帧计数器每次加1，以此类推，发送端帧计数器222根据寄存器100配置关闭，即在接收到配置结束信号时，计数器停止计数。

作为一种示例，可将第一帧计数值作为帧头，第一校验值作为帧尾，传输数据作为数据部分，组合得到发送数据帧。需要说明的是，此处示出的组合方式仅为示例性地，具体应用中可根据实际情况或相关人员的历史经验进行选择，在本发明实施例中不进行具体限制。

图4是本发明一个实施例的接收端的结构示意图。

作为一种可行的实施方式，如图4所示，接收端400包括：接收端移位器430、接收端数据处理单元420和接收端状态机410，其中，接收端移位器430，分别与传输门300、接收端数据处理单元420和接收端状态机410连接，用于在移位时钟上升沿时接收发送数据帧，并在接收完成后，向接收端状态机410发送接收完成信号，同时向接收端数据处理单元420发送对发送数据帧进行处理后得到的数据帧解析结果；接收端状态机410，分别与接收端移位器430和接收端数据处理单元420连接，用于在接收到接收完成信号后，输出第二控制信息和接收配置结束信号至接收端数据处理单元420；接收端数据处理单元420，分别与接收端移位器430和接收端状态机410连接，用于根据第二控制信息和接收配置结束信号向接收端状态机410输出发送数据帧传输自检结果。

具体而言，在接收端400内部，接收端移位器430通过与传输门300、接收端数据处理单元420和接收端状态机410的分别连接，在移位时钟上升沿时，从传输门300处经接收端400所具有的接收端口（即图5中示出的MISO端口）接收发送数据帧，并在接收工作完成后，将接收完成信号发送至接收端状态机410，并将数据帧解析结果输出至接收端数据处理单元420，接收端状态机410根据接收完成信号输出第二控制信息和接收配置结束信号至接收端数据处理单元420，接收端数据处理单元420根据接收到的第二控制信息和接收配置结束信号，对接收端移位器430传入接收端数据处理单元420中的数据帧解析结果进行处理，并将处理结果（即发送数据帧传输自检结果）发送至接收端状态机410处。

图5是本发明一个实施例的接收端数据处理单元的结构示意图。

作为一种可行的实施方式，如图5所示，接收端数据处理单元420包括：接收端FIFO存储器421、接收端帧计数器422和解码器423，其中，接收端FIFO存储器421，分别与接收端状态机410和接收端移位器430连接，用于接收数据帧解析结果中的传输数据，并根据FIFO读写指针输出第二FIFO状态至接收端状态机410；解码器423，分别与接收端状态机410和接收端移位器430连接，用于根据传输数据和第二控制信息确定传输数据的第二校验值，并将数据帧解析结果中的第一校验值和第二校验值进行对比得到的校验状态输出至接收端状态机410，校验状态包括校验一致和校验不一致；接收端帧计数器422，分别与接收端状态机410和接收端移位器430连接，用于根据接收配置结束信号和第二控制信息确定传输数据的第二帧计数值，并将数据帧解析结果中的第一帧计数值和第二帧计数值进行对比得到的帧计数状态输出至接收端状态机410，帧计数状态包括帧计数一致和帧计数不一致。

具体而言，在接收端400内部，接收端状态机410与接收端帧计数器422、接收端FIFO存储器421、解码器423相连，向接收端帧计数器422、接收端FIFO存储器421、解码器423传输第二控制信息，并采集接收端FIFO存储器421的第二FIFO状态，在第二FIFO状态为未满状态时，接收端FIFO存储器421便可接收数据帧解析结果中的传输数据，并将读数据输出至接收状态机410。同时，接收端帧计数器422接收来自接收端状态机410的第二控制信息（例如，帧计数预设值等信息）以及接收端移位器430输出的数据帧解析结果中的第一帧计数值，将数据帧对比后的帧计数状态输出到接收端状态机410。解码器423在接收接收端移位器430输出的数据帧解析结果中的第一校验值，以及接收端状态机410的第二控制信息后，便可将该第一校验值与从接收端移位器430处接收到的传输数据计算得到的第二校验值进行对比，并将对比后的校验状态输出至接收端状态机410。

作为一种示例，本实施例中的解码器423可选择为checksum解码器。

示例性地，接收端帧计数器422接收到的来自接收端状态机410的第二控制信息可包括帧计数预设值，此处的帧计数预设值代表接收端400首个接收数据帧的序列号，帧计数预设值可预先保存在寄存器100中，先传递到接收端状态机410而后通过接收端状态机410传递到接收端帧计数器422。此处的帧计数预设值可根据需要配置，默认值为0，如果需要从1开始，则在发送之前将寄存器100配置为1。接收端帧计数器422根据寄存器100配置使能后，会从寄存器100加载帧计数预设值，当接收到接收端状态机410发送的接收信号，接收端帧计数器422将接收到的数据帧解析结果中的第一帧计数值与自己的帧计数值进行对比，同时按照寄存器100从接收端状态机410传递过来的计数间隔控制信号，从预设值开始向上计数，即每个准备传输信号，接收端帧计数器422加上一个计数间隔。计数间隔为0代表帧计数器每次加1，以此类推，接收端帧计数器422根据寄存器100配置关闭，即在接收到接收配置结束信号后时，计数器停止计数。

作为一种可行的实施方式，接收端帧计数器422在接收到接收端状态机410发送的第二控制信息后进行帧计数值对比，如果帧计数状态为帧计数不一致则产生1bit脉冲的帧计数状态传递到接收端状态机410，否则不产生1bit脉冲。Checksum解码器接收数据帧解析结果中的传输数据和第一帧计数值后，可通过CRC（Cyclic Redundan Cycode，循环冗余码）校验算法或ECC（Error Checking and Correcting，错误检查和纠正）算法对传输数据进行计算从而得到第二帧计数值，在得到第二帧计数值后，便可将第一帧计数值和第二帧计数值进行对比，若帧计数状态为帧计数不一致，则输出1bit脉冲校验状态到接收端状态机410。

进一步地，如图6所示，本发明实施例的接收端400还可包括超时计数器440，超时计数器440分别与接收端移位器430和接收端状态机410连接，用于对发送数据帧根据预设超时计数值以预设递减量进行超时计数，得到超时计数结果，并根据第二控制信息、超时计数结果和清零控制信号生成超时信息，输出超时信息对应的超时状态至接收端状态机410，超时状态包括已超时状态和未超时状态；其中，清零控制信号在完成接收发送数据帧后，通过接收端移位器430输出。

其中，预设递减量可根据实际情况或相关人员的历史经验进行选择，在本发明实施例中不进行具体限制。

可理解的是，ISO26262关于通讯功能安全的失效模式描述中有关于数据传输时间间隔的失效模式，本发明实施例中通过设计超时计数器440以覆盖该失效模式。检测到超时状态就说明SPI通讯发生了这种失效，SPI通讯在时间间隔不准确。具体而言，接收端超时计数器440根据SPI工作时钟进行递减计数，超时计数器440在计数器打开且片选信号拉低时从寄存器100加载起始数值，第一个采集时钟边沿开始根据SPI时钟递减计数，即在每个时钟边沿计数器数值减1。如果在计数到0之前检测到最后一个采集时钟边沿，则超时计数器440重新加载寄存器100的数值，说明数据传输符合所要求的时间间隔；否则计数到0重新加载寄存器100的数值，产生超时状态，并在最后一个采集时钟边沿重新加载数值，说明当前所接收的数据不符合时间间隔要求。配置寄存器100关闭超时计数器440，超时计数器440停止计数。

在本实施例中，接收端状态机410还用于在校验状态为校验一致，帧计数状态为帧计数一致，且处于未超时状态时，确定通讯电路传输有效，否则输出通讯电路传输故障至寄存器100。

也就是说，接收端400依据移位时钟上升沿从MSB开始接收发送数据帧，并存放至接收端移位器430中，按照数据帧长度的定义接收完单个发送数据帧后，接收状态拉高，向接收端状态机410发送接收完成标志，同时将接收到的发送数据帧进行分解，得到帧计数值输出给接收端帧计数器422，传输数据输出给接收端FIFO存储器421和checksum解码器，第一校验值也输出到checksum解码器。在接收端帧计数器422中比较两个帧计数值（即第一帧计数值和第二帧计数值），不一致则输出接收数据错误，停止传输；帧计数值一致的话，等待checksum解码器执行完计算过程，并比较计算两个checksum值（即第一校验值和第二校验值）是否一致，数值不一致则上报错误，停止传输，否则进一步判断传输工作是否出现超时事件（即超时信息对应的超时状态是否为已超时状态），如果传输超时，则上报错误，停止传输。只有在校验状态为校验一致，帧计数状态为帧计数一致，且处于未超时状态时情况下，传输工作才将继续进行。

作为一种可能的实现方式，接收端FIFO存储器421还用于，在通讯电路传输有效时，对传输数据进行存储。

在本发明的一些实施例中，针对发送端200和接收端400的E2E（End-to-End，端对端）安全机制，进行帧计数值和传输数据的LSB（the Least Significant Bit,最低有效位）注入错误。若帧计数器初始值为0，配置为接收一个数据帧加1，发送端200帧计数值为FCNT0，第一校验值为C4；FIFO深度为4且状态为空；自检时超时计数器440初始值T0小于一个发送数据帧接收时间T。在发送端状态机210接收到数据使能信号后，SPI将片选出的寄存器100的值依次放入至发送端FIFO存储器221中，传输门300打开，开始发送时编码器223生成数据的第一校验值，与第一帧计数值和传输数据组成发送数据帧并保存至发送端移位器230中，在移位时钟上升沿时从MSB开始发送数据，接收端400从传输门300接收数据并保存至接收端移位器430中，超时计数器440从T0开始向下计数，直至数值0，重新加载T0开始计数，接收完一个发送数据帧，超时计数器440上报超时错误，停止传输，从发送数据帧中的第一帧计数值的最低有效位取反的值给接收端帧计数器422，传输数据的最低有效位取反的值给接收端FIFO存储器421和解码器423，第一校验值C4给解码器423，接收端帧计数器422比较两个帧计数值报告帧计数状态错误，经过解码器423计算得到C5（即第二校验值），与C4比较后上报校验错误，在错误机制执行完毕后关闭自检使能，并将注入错误的数据丢掉。其中，两个帧计数器可以由状态机控制每次计数的偏移值，计数器方向为向下计数，每次计数偏移值为1。

需要说明的是，本发明上述实施例中仅以SPI通讯协议作为示例进行实施过程说明，在实际应用过程中，本发明实施例中示出的具有自检功能的端对端通讯电路也同样适用于UART、I2C等其它通讯协议，为减少冗余，针对其它通讯协议的具体实施过程，不再进行赘述。

根据本发明实施例的具有自检功能的端对端通讯电路，通过帧计数值、校验值结合超时检测，提高通讯电路的失效模式诊断覆盖率，且通过硬件取代软件以实现安全机制，降低了设备自检工作的可实现成本，故障处理时间间隔达到微秒级，提高芯片功能安全性能，实现端对端的高功能安全性通信。

进一步地，本发明实施例提出一种芯片设备。

在本发明的一些实施例中，芯片设备可包括根据本发明上述实施例的具有自检功能的端对端通讯电路。

另外，本发明实施例的芯片设备的其他构成及作用对本领域的技术人员来说是已知的，为减少冗余，此处不做赘述。

需要说明的是，在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行系统、装置或设备（如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统）使用，或结合这些指令执行系统、装置或设备而使用。就本说明书而言，“计算机可读介质”可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。计算机可读介质的更具体的示例（非穷尽性列表）包括以下：具有一个或多个布线的电连接部（电子装置），便携式计算机盘盒（磁装置），随机存取存储器（RAM），只读存储器（ROM），可擦除可编辑只读存储器（EPROM或闪速存储器），光纤装置，以及便携式光盘只读存储器（CDROM）。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。

应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列（PGA），现场可编程门阵列（FPGA）等。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，本发明实施例中所使用的“第一”、“第二”等术语，仅用于描述目的，而不可以理解为指示或者暗示相对重要性，或者隐含指明本实施例中所指示的技术特征数量。由此，本发明实施例中限定有“第一”、“第二”等术语的特征，可以明确或者隐含地表示该实施例中包括至少一个该特征。在本发明的描述中，词语“多个”的含义是至少两个或者两个及以上，例如两个、三个、四个等，除非实施例中另有明确具体的限定。

在本发明中，除非实施例中另有明确的相关规定或者限定，否则实施例中出现的术语“安装”、“相连”、“连接”和“固定”等应做广义理解，例如，连接可以是固定连接，也可以是可拆卸连接，或成一体，可以理解的，也可以是机械连接、电连接等；当然，还可以是直接相连，或者通过中间媒介进行间接连接，或者可以是两个元件内部的连通，或者两个元件的相互作用关系。对于本领域的普通技术人员而言，能够根据具体的实施情况理解上述术语在本发明中的具体含义。

在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种具有自检功能的端对端通讯电路，其特征在于，包括：寄存器、发送端、传输门和接收端，所述寄存器分别与所述发送端、所述传输门和所述接收端连接，所述传输门分别与所述发送端和所述接收端连接，其中，

所述寄存器，用于在接收到外部设备发送的自检使能信号时，向所述传输门发送自检回环使能信号，以开启所述传输门，并向所述发送端发送数据使能信号；

所述发送端，用于根据所述数据使能信号生成一个或多个发送数据帧，并将所述发送数据帧经所述传输门逐个传输至所述接收端；

所述接收端，用于在每接收到一个所述发送数据帧时，检验该接收数据帧的准确性，并将检验结果传输至所述寄存器。

2.根据权利要求1所述的具有自检功能的端对端通讯电路，其特征在于，所述发送端包括：发送端状态机、发送端数据处理单元和发送端移位器，其中，

所述发送端状态机，分别与所述寄存器、所述发送端数据处理单元连接，用于根据所述数据使能信号向所述发送端数据处理单元写入待写入数据，并在写入完成后，向所述发送端数据处理单元输出第一控制信息和配置结束信号；

所述发送端数据处理单元，分别与所述发送端状态机和所述发送端移位器连接，用于根据所述第一控制信息和所述配置结束信号接收及处理所述待写入数据，并在处理完成后，向所述发送端移位器输出所述发送数据帧，其中，所述发送数据帧包括传输数据、第一帧计数值和第一校验值；

所述发送端移位器，与所述传输门连接，用于在移位时钟上升沿时将所述传输数据、所述第一帧计数值和所述第一校验值组合得到的所述发送数据帧输出至所述传输门。

3.根据权利要求2所述的具有自检功能的端对端通讯电路，其特征在于，所述发送端数据处理单元包括：发送端FIFO存储器、发送端帧计数器、编码器，其中，

所述发送端FIFO存储器分别与所述发送端状态机、所述编码器和所述发送端移位器连接，用于根据FIFO读写指针输出第一FIFO状态至所述发送端状态机，同时在写入完成后，将所述传输数据分别发送至所述编码器和所述发送端移位器；

所述编码器分别与所述发送端状态机和所述发送端移位器连接，用于根据所述传输数据和所述第一控制信息确定所述第一校验值，并将所述第一校验值输出至所述发送端移位器；

所述发送端帧计数器分别与所述发送端状态机和所述发送端移位器连接，用于根据所述配置结束信号和所述第一控制信息确定所述第一帧计数值，并将所述第一帧计数值发送至所述发送端移位器。

4.根据权利要求3所述的具有自检功能的端对端通讯电路，其特征在于，将所述第一帧计数值作为帧头，所述第一校验值作为帧尾，所述传输数据作为数据部分，组合得到所述发送数据帧。

5.根据权利要求3所述的具有自检功能的端对端通讯电路，其特征在于，所述接收端包括：接收端移位器、接收端数据处理单元和接收端状态机，其中，

所述接收端移位器，分别与所述传输门、所述接收端数据处理单元和所述接收端状态机连接，用于在所述移位时钟上升沿时接收所述发送数据帧，并在接收完成后，向所述接收端状态机发送接收完成信号，同时向所述接收端数据处理单元发送对所述发送数据帧进行处理后得到的数据帧解析结果；

所述接收端状态机，分别与所述接收端移位器和所述接收端数据处理单元连接，用于在接收到所述接收完成信号后，输出第二控制信息和接收配置结束信号至所述接收端数据处理单元；

所述接收端数据处理单元，分别与所述接收端移位器和所述接收端状态机连接，用于根据所述第二控制信息和所述接收配置结束信号向所述接收端状态机输出发送数据帧传输自检结果。

6.根据权利要求5所述的具有自检功能的端对端通讯电路，其特征在于，所述接收端数据处理单元包括：接收端FIFO存储器、接收端帧计数器和解码器，其中，

所述接收端FIFO存储器，分别与所述接收端状态机和所述接收端移位器连接，用于接收所述数据帧解析结果中的传输数据，并根据FIFO读写指针输出第二FIFO状态至所述接收端状态机；

所述解码器，分别与所述接收端状态机和所述接收端移位器连接，用于根据所述传输数据和所述第二控制信息确定所述传输数据的第二校验值，并将所述数据帧解析结果中的第一校验值和所述第二校验值进行对比得到的校验状态输出至所述接收端状态机，所述校验状态包括校验一致和校验不一致；

所述接收端帧计数器，分别与所述接收端状态机和所述接收端移位器连接，用于根据所述接收配置结束信号和所述第二控制信息确定所述传输数据的第二帧计数值，并将所述数据帧解析结果中的第一帧计数值和所述第二帧计数值进行对比得到的帧计数状态输出至所述接收端状态机，所述帧计数状态包括帧计数一致和帧计数不一致。

7.根据权利要求6所述的具有自检功能的端对端通讯电路，其特征在于，所述接收端还包括超时计数器，所述超时计数器分别与所述接收端移位器和所述接收端状态机连接，用于对所述发送数据帧根据预设超时计数值以预设递减量进行超时计数，得到超时计数结果，并根据所述第二控制信息、所述超时计数结果和清零控制信号生成超时信息，输出所述超时信息对应的超时状态至所述接收端状态机，所述超时状态包括已超时状态和未超时状态；其中，

所述清零控制信号在完成接收所述发送数据帧后，通过所述接收端移位器输出。

8.根据权利要求7所述的具有自检功能的端对端通讯电路，其特征在于，所述接收端状态机还用于在所述校验状态为校验一致，所述帧计数状态为帧计数一致，且处于所述未超时状态时，确定所述通讯电路传输有效，否则输出通讯电路传输故障至所述寄存器。

9.根据权利要求8所述的具有自检功能的端对端通讯电路，其特征在于，所述接收端FIFO存储器还用于，在所述通讯电路传输有效时，对所述传输数据进行存储。

10.一种芯片设备，其特征在于，包括根据权利要求1-9任一项所述的具有自检功能的端对端通讯电路。

Images