CN1089982C - 用于图象编码及记录/再现的装置及方法 - Google Patents

用于图象编码及记录/再现的装置及方法 Download PDF

Info

Publication number
CN1089982C
CN1089982C CN96119987A CN96119987A CN1089982C CN 1089982 C CN1089982 C CN 1089982C CN 96119987 A CN96119987 A CN 96119987A CN 96119987 A CN96119987 A CN 96119987A CN 1089982 C CN1089982 C CN 1089982C
Authority
CN
China
Prior art keywords
data
synchronization blocks
frequency synchronization
coding
low frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN96119987A
Other languages
English (en)
Other versions
CN1152840A (zh
Inventor
冈本启史
三田英明
坂内达司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1152840A publication Critical patent/CN1152840A/zh
Application granted granted Critical
Publication of CN1089982C publication Critical patent/CN1089982C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/917—Television signal processing therefor for bandwidth reduction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N9/804—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components
    • H04N9/8042—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components involving data reduction
    • H04N9/8047—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components involving data reduction using transform coding
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T9/00—Image coding
    • G06T9/007—Transform coding, e.g. discrete cosine transform
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/236—Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/78—Television signal recording using magnetic recording
    • H04N5/782—Television signal recording using magnetic recording on tape
    • H04N5/7824—Television signal recording using magnetic recording on tape with rotating magnetic heads
    • H04N5/7826—Television signal recording using magnetic recording on tape with rotating magnetic heads involving helical scanning of the magnetic tape
    • H04N5/78263—Television signal recording using magnetic recording on tape with rotating magnetic heads involving helical scanning of the magnetic tape for recording on tracks inclined relative to the direction of movement of the tape

Abstract

一种图象编码及记录/再现装置用于使用可变长度编码来编码视频信号及用于以固定长度的同步块为单位记录视频信号，该装置包括：一个正交变换单元，一个编码处理器，一个存储处理器，及一个记录单元。

Description

用于图象编码及记录/再现的装置及方法
本发明涉及用于视频数据编码及记录/再现的装置及方法，其中对用于电视系统及类似系统的视频信号进行数据压缩，视频信号被记录在如磁带式录象机(VTR)的记录介质上。尤其是，本发明涉及一种视频数据编码及记录/再现装置及方法，其中视频信号使用可变长度编码来编码并以固定长度的同步块为单位进行记录。
可变长度编码是典型使用在高效数字信号的数据压缩中的一种方法。可变长度编码通过将具有短长度的码分配给具有高出现概率的数据及将具有长的长度的码分配给具有低出现概率的数据来对数据进行编码，以使得码的平均长度减小而不会由于编码产生失真。
在数字式VTR中，信息以具有固定长度的同步块为单位被记录在记录介质(例如磁带)上。因此，为了记录使用可变长度编码而被编码了的视频信号，必须将可变长度码的数据流划分成与两个可变长度码之间的边界无关的固定长度。因而，如果可变长度码以此方式被简单连续地记录，则在再现它时，必须从开始起逐个地连续解码该记录的编码数据。如果再现数据即使只包含单个误差位，则对该误差码后面的所有数据的解码变得不可能。此外，由于在记录轨迹上的同步块在高速地从磁带上再现如搜索再现时不是连续地再现的，除了包括可变长度码的数据流开始的那些同步块外不可能进行解码，故不能获得优良的搜索图象。
典型地，在传统图象编码及记录/再现装置中视频信号的记录是如下地进行的(例如在日本电视工程师协会技术报告第16卷35期，第7-12页)。首先，通过将视频信号分成块产生出变换块，并对每个变换块进行离散余弦变换(DCT)。然后以每个由多个变换块构成的宏块为单位执行可变长度编码。在编码期间，对码量以这样的方式来控制，即对于每M个宏块的码量等于或小于在纠错码上内部数据长度的M倍。因此，M个宏块的平均码量等于或小于内部数据长度。
每个宏块的可变长度编码数据从DC及低频分量开始被相继地存储在内部数据存储区域中。当某一宏块的可变长度编码数据的码量大于内部数据长度时，被溢出且不能存储在相应内部数据存储区域中的编码数据的高频分量被存储在另外的内部数据存储区域的空区域中，后者中存储其码量小于内部数据长度的宏块。因而，对于M个宏块，编码数据被存储在分配给M个宏块的预定内部数据区域中，及可变长度码的合并是对每M个宏块实现的(即以M个宏块为单位进行合并)。
在上述方法中，因为用于DC分量或低频分量的记录位置对于每个宏块是固定的，误差的传播在低频分量情况下可能包含在一个宏块中，而在高频分量情况下可能包含在一个合并单位即M个宏块中。此外，因为同步块是由多个内部数据块构成的，甚至在搜索期间，搜索图象可以通过对再现同步块内的内部数据块中的每个宏块的DC及低频分量的解码来获得。
通常，对码量的控制范围愈大，对每个宏块的位分配的执行愈精确，结果会改善再现图象的图象质量。
但是，如上所述，传统的图象编码及记录/再现装置将每个宏块的编码数据分成：将存储到预定内部数据存储区域中的低频数据及将存储到分配给码量控制范围内的另一个宏块的内部数据存储区域的空区域中的高频数据，并且该装置相应地存储所划分的数据。因此，当视频信号再现期间，必须检测到对于每个码量控制范围的每个宏块的高频数据存储位置，及基于检测到的存储位置将相应的编码数据排列成行并解码它们。为了检测高频数据的存储位置，必须对每个内部数据解码及将每个宏块的编码数据后端暂时存储在存储器中。因而，如果码量控制范围变宽，则在该范围上的高频数据存储位置趋于增加，结果是增大了用于解码处理器所需的硬件规模及增加了处理时间。
根据本发明的一个方面，提供了一种图象编码及记录/再现装置，用于使用可变长度编码来编码视频信号及用于以固定长度同步块为单位记录视频信号，该装置包括：
一个正交变换单元，用于对包括多个象素的每个变换块执行正交变换及获得用于每个变换块的正交变换系数；一个编码处理器，用于产生包括多个变换块的每个编码群的编码数据，该编码数据是通过对每个变换块的正交变换系数进行可变长度编码及将产生的编码变换系数从低频分量开始以分量频率增大的顺序排列而获得的；一个存储处理器，用于将多个同步块分成低频同步块及高频同步块，每个低频同步块被分配一个编码群，该编码群的编码数据从开始到L位的第一部分被存储在相应低频同步块中，该编码数据在第(L+1)位及后面位上的第二部分以预定顺序被存储在高频同步块中；及一个记录单元，用于将在其中存储编码数据的低频同步块及高频同步块记录到记录介质上。
在本发明的一个实施例中，存储处理器包括用于在被分配编码群的低频同步块的预定区域中存储编码群的编码数据的位置信息的装置，该位置信息指示在第(L+1)位及后面位上的编码数据部分的位置，该位置是在高频同步块中的。
在本发明的一个实施例中，存储处理器包括：用于将每个编码群在第(L+1)位及后面位上的编码数据的第二部分保持在高频同步单元中的装置，编码群为分配给K个低频同步块的K个编码群的一个；及用于在K个低频同步块中放置指示第二部分存储位置的位置信息的装置，该位置信息在K个低频同步块中被相等地划分及分配。
在本发明的一个实施例中，数据的合并是以两个相继的编码群为单位进行的，其中：第一及第二编码群的编码数据的各个第一部分即从开始到最大第L位的部分被作为第一数据分别地存储在相应的第一及第二低频同步块中；在第二编码群的码量小于L位的情况下，第一编码群在第(L+1)位及后面上的编码数据的第二部分可以从其一端存储在被分配第二编码群的第二低频同步块的空区域中，该第二部分将作为第二数据从该端反向地存储在第二低频同步块的空区域中；第一编码群的码量小于L位的情况下，第二编码群在第(L+1)位及后面位上的编码数据的第二部分中的一部分被作为第三数据存储在被分配第一编码群的第一低频同步块的空区域中。该存储单元还包括：第一存储装置，用于将除第一、第二及第三数据以外的第一及第二编码群的编码数据的部分作为第四数据存储在高频同步单元中；及第二存储装置，用于将位置信息存储到被分配第一及第二编码群的第一及第二低频同步块中，该位置信息指示在高频同步块中的第四数据的存储位置。
在本发明的一个实施例中，编码数据以数据合并单位为单位从第一编码群开始被解码。
在本发明的一个实施例中，第三数据从第二编码群的编码数据的第(L+1)位起被存储在第一低频同步块的空区域中。
在本发明的一个实施例中，第一存储装置从对应于预定数目的合并单位的高频同步块的开始起相继地及连续地存储预定数目的数据合并单位的第四数据；在第P数据合并单位(P是等于或大于2的整数)中的第四数据的位置信息指示高频同步单元一个有效区域的开始位置，该有效区域在第(P-1)数据合并单位的编码数据存储完成时还未有数据存储在其中；及第一数据合并单位的第四数据的位置信息指示一个地址，当预定数目的数据合并单位的编码数据存储完成时，第四数据的末端存储在该地址上。
在本发明的一个实施例中，第三数据在从第(L+1)位及后面位上的第二编码群的第二部分的后端起反向地被存储在第一低频同步单元的空区域中；及当第四数据被存储到高频同步块时，第一存储装置相继地从其开始排列包括在第四数据中的第一编码群的数据及从其后端反向地排列包括在第四数据中的第二编码群的数据。
在本发明的一个实施例中，记录单元记录数据，以使得低频同步单元及高频同步块以接近低频同步块数目及高频同步块数目的比例并以数据存储顺序交替地布置，所述同步块的数目由存储处理器决定。
在本发明的一个实施例中，记录单元记录数据，以使得低频同步单元及高频同步块以接低频同步块数目及高频同步块数目的比例并以数据存储顺序交替地布置，所述同步块的数目由存储处理器决定。
根据本发明的另一方面，提供了一种图象编码及记录/重播的方法，用于使用可变长度编码来编码视频信号及用于以固定长度的同步单元为单位记录视频信号，该方法包括下列步骤：对包括多个象素的每个变换块执行正交变换并获得用于每个变换块的正交变换系数；产生包括多个变换块的每个编码群的编码数据，该编码数据是通过对每个变换块的正交变换系数进行可变长度编码及将产生的编码变换系数从低频分量开始以分量频率增大的顺序排列获得的；通过将多个同步单元分成低频同步块及高频同步块，将每个低频同步块分配一个相应的编码群，将编码群的编码数据从开始到第L位的第一部分存储在相应的低频同步块中，及将该编码数据在第(L+1)位及后面位上的第二部分以预定顺序存储在高频同步块中来存储数据；及将在其中存储编码数据的低频同步块及高频同步块记录到记录介质上。
在本发明的一个实施例中，存储数据的步骤包括在被分配编码群的低频同步块的预定区域中存储编码群数据的位置信息的步骤，该位置信息指示在第(L+1)位及后面位上的编码数据部分的地址，该地址是在高频同步块中的。
在本发明的一个实施例中，存储数据的步骤包括以下步骤：将每个编码群在第(L+1)位及后面位上的编码数据的第二部分保持在高频同步块中，编码群为分配给K个低频同步块的K个编码群中的一个；及在K个低频同步块中放置指示第二部分存储位置的位置信息，该位置信息在K个低频同步块中被相等地划分及分配。
在本发明的一个实施例中，数据的合并是在存储数据步骤中以两个相继的编码群为单位进行的，该存储数据的步骤包括下列步骤：(a)将每个数据合并单位中的第一及第二编码群的编码数据的各个第一部分作为第一数据分别地存储在相应的第一及第二低频同步块中，每个第一部分是从开始到最大第L位的部分：(b)在第二编码群的码量小于L位的情况下，第一编码群在第(L+1)位及后面位上的编码数据的第二部分，可以从其后端存储在被分配第二编码群的第二低频同步块的空区域中，将该第二部分作为第二数据从其后端反向地存储在第二低频同步块的空区域中；(c)在第一编码群的码量小于L位的情况下，将第二编码群在第(L+1)位及后面位上的编码数据的第二部分中的一部分作为第三数据存储在被分配第一编码群的第一低频同步块的空区域中；(d)将除第一、第二及第三数据以外的第一及第二编码群的编码数据的部分作为第四数据存储在高频同步块中；及(e)将位置信息存储到被分配第一及第二编码群的第一及第二低频同步块中，该位置信息指示在高频同步块中的第四数据的存储位置。
在本发明的一个实施例，图象编码及记录/再现方法包括在再现期间从数据合并单位中的第一编码群开始解码编码数据的步骤。
在本发明的一个实施例中，在步骤(c)中第三数据从第二编码群的编码数据的第(L+1)位起被存储在第一低频同步块的空白区域中。
在本发明的一个实施例中，在存储数据的步骤中：从对应于预定数目的数据合并单位的高频同步块开始起相继地及连续地存储预定数目的数据合并单位中的每个编码群的第四数据；在第P数据合并单位(P是等于或大于2的整数)中的第四数据的位置信息指示高频同步单元一个有效区域的开始位置，该有效区域在第(P-1)数据合并单位的编码数据存储完成时还未有数据存储其中；及第一数据合并单位的第四数据的位置信息指示一个地址，当预定数目的数据合并单位的编码数据存储完成时，第四数据的后端存储在该地址上。
在本发明的一个实施例中，在步骤(c)中，第三数据从在第(L+1)位及后面位上的第二编码群的第二部分的后端起反向地存储在第一低频同步块的空区域中；及在步骤(d)中，当第四数据被存储到高频同步块中时，相继地从其开始排列包括在第四数据中的第一编码群的数据，及从其后端反向地接连排列包括在第四数据中的第二编码群的数据。
在本发明的一个实施例中，在记录数据的步骤中，执行记录，以使得低频同步块及高频同步块以接近低频同步块数目及高频同步单元数目的比例并以数据存储顺序交替地布置，所述同步块数目在存储处理步骤中确定。
在本发明的一个实施例中，在记录数据的步骤中，执行记录，以使得低频同步块及高频同步块以接近低频同步块数目及高频同步单元数目的比例并以数据存储顺序交替地布置，所述同步块数目在存储处理步骤中确定。
因此，这里所述的本发明使提供能用简单解码处理器再现对在宽广范围上码量受控制的编码数据的图象编码及记录/再现装置的优点成为可能。
对于本技术领域中的熟练技术人员来说在阅读和理解以下结合附图的详细说明后，将会更清楚本发明的这些优点和其它优点。
图1是表示根据本发明第一例的图象编码及记录/再现装置的结构的电路框图；
图2是表示根据本发明第一例的图象编码及记录/再现装置的编码群的示意图；
图3是表示在根据本发明第一例的图象编码及记录/再现装置中锯齿形扫描的示意图；
图4A-4I是表示对于图2中所示的编码群的可变长度编码数据的合并方法的示意图；
图5A及5B是表示在根据本发明第一例的图象编码及记录/再现装置的一个通道的编码数据的记录同步块(低频同步块及高频同步块)的结构的示意图；
图6是表示根据本发明第一例的轨迹图案的一个实例的示意图，其中视频数据被图象编码及记录/再现装置记录；
图7A及7B是表示根据本发明第二例的图象编码及记录/再现装置中的数据存储处理器及数据检索处理器的结构的电路框图；
图8A-8D是表示在根据本发明第二例的图象编码及记录/再现装置中以编码群为单位执行编码的编码数据的存储及检索的原理图；
图9A及图9B是表示根据本发明第三例的图象编码及记录/再现电路中的数据存储处理器及数据检索处理器的结构的电路框图；
图10A，10B，10C及10D是表示在根据本发明第三例的图象编码及记录/再现装置中以编码群为单位执行编码的编码数据的存储及检索方法的原理图。
以下将参照附图在下述例子中描述根据本发明的图象编码及记录/再现装置。
例1
图1是表示根据本发明第一例的图象编码及记录/再现装置100整体结构的电路框图。如图1所示，该图象编码及记录/再现装置100具有一个记录单元110及一个再现单元120。记录单元110包括数字视频信号输入端子1，成块电路2，正交变换电路(DCT电路)3，编码处理器24，数据存储处理器25，记录信号处理电路11，及一个用于将信号记录到一个记录介质13上的记录头12。再现单元120包括一个用于从记录介质13上检出信号的再现头14，再现信号处理电路15，数据检索处理器26，解码处理器(解码器)27，逆正交变换电路(逆DCT电路)21，解块电路22，及数字视频信号输出端子23。
如图1中所示，编码处理器24具有一个码量控制电路4，一个量化电路5及一个可变长度编码器6。数据存储处理器25包括一个边界信息发生电路7，第一存储器控制电路8，选择器9及第一RAM10。此外，数据检索处理器26包括第二RAM16，第二存储器控制电路17及一个边界信息检测电路18，及解码处理器27包括一个可变长度解码器19及一个去量化电路20。
以下将描述根据本例的图象编码及记录/再现装置100的操作。在本例中，输入视频信号是一个4∶2∶2分量信号，以致在一场中，对于亮度信号(Y)执行在水平方向720个象素的采样及在垂直方向256象素的采样，及对于每个色差信号(Pb和Pr)各执行上述一半的采样。此外，视频信号的一场被分成两个通道。使用量化参数使视频信号量化，该量化参数使得码量等于或小于一预定量，然后该信号被可变长度编码并记录在记录介质上。用于一个通道的视频信号记录区域是由1080个同步块构成的，一个同步块中数据区域的大小是90字节。以下将描述用于一个通道的处理。
输入视频信号(4∶2∶2分量信号)从数字视频信号输入端子1输入到记录单元110。输入视频信号被成块电路2与亮度信号Y(以下称为Y信号)、色差信号Pb(以下称为Pb信号)及色差信号Pr(以下称为Pr信号)无关地分成8行×8象素的DCT块。因此，对于视频信号的一个场，Y信号被分成每通道1440DCT块，而Pb信号及Pr信号各自被分成每通道720DCT块。此外，如图2中所示，一个编码群MB由八个DCT块构成，即Y信号的四个DCT块(Y0，Y1，Y2及Y3)，它们在一个图象屏上的上/下及左/右方向上彼此相邻，及对于Pb信号及Pr信号(Pb0，Pb1，Pb0及Pr1)中每个信号的两个DCT块，这两个块均处于与Y信号的四个DCT块同样的相应位置上。可变长度编码是以这些编码群MB为单位执行的。一个通道包括360个编码群MB。
被分成DCT块的视频信号被输入到正交变换电路(正交变换器)3中。虽然本例中使用DCT作为正交变换，但这不意味着限制本发明的范围。另外的正交变换(例如离散正弦变换，Hadamard变换，Harr变换，Slant变换等)也可被使用。在下文中将对于使用DCT电路3作为正交变换电路的情况作出描述。DCT电路3对每个DCT块执行DCT变换，以获得正交变换系数，并将这些系数作为DCT系数数据提供给编码处理器24。
输入到编码处理器24的DCT系数数据被提供给码量控制电路4及量化电路5。码量控制电路4使用从一个通道的DCT系数数据值中采样到的数据首先预测一个量化参数的初始值，它使得每一通道的码量等于或小于码的目标量。然后，在可变长度编码后码量控制电路4监视码量，及每当需要时改变量化参数以便不超过码的目标量。量化参数从256个不同种类中选取。由码量控制电路4选择的量化参数被提供给量化电路5。
量化电路5基于选择的量化参数将由DCT电路3提供的DCT系数数据量化。该量化的系数数据被传送给可变长度编码器6。
可变长度编码器6在如图3中所示的每个DCT块的量化系数数据上进行锯齿形扫描，并相对水平方向空间频率及垂直方向空间频率以频率增加的顺序从低频(DC)分量开始连续地将量化系数数据排成行。然后，可变长度编码器6使用二维霍夫曼(Huffman)编码起始于低频分量连续地将量化系数数据变换成可变长度码，在其中一个码被分配给连续零值(扫描长度)及随后的非零值的数目。图4A-4H表示对于包括在一个编码群MB中的八个DCT块，即Y0，Y1，Y2，Y3，Pb0，Pb1，PrO及Pr1(参见图2)，的可变长度编码数据的一个例子。
在图4A中，a0，a1，...，a7表示对DCT块YO编码的结果，其中a0代表DC分量，及a1及a7代表以频率增加顺序并起始于低频分量的另外分量。类似地，图4B表示对Y1的编码结果b0，b1，...，b6，及图4C表示对Y2的编码结果c0、c1…c5，图4D表示对Y3的编码结果d0，d1，...d6，及图4E表示对Pb0的编码结果e0，e1，e2及e3。此外，图4F表示对Pb1的编码结果f0，f1及f2；图4G表示对Pr0的编码结果g0，g1及g2；及图4H表示对Pr1的编码结果h0及h1。在图4A-4H中，编码结果的高度代表码的长度。因为使用了二维霍尔夫曼编码，码的数目及长度对于每个DCT块是不同的，如图4A-4H中所示。
可变长度编码器6通过以低频分量开始每次一个码以预定顺序(即以顺序Y0，Y1，Y2，Y3，Pb0，Pr0，Pr1，Y0，Y1，Y3...等等)采集编码群MB中每个DCT块的可变长度编码数据，并连续地将它们排成行。然后可变长度编码数据以一字节为单位输出。在图4A-4H所示的例中，每个DCT块的可变长度编码数据通过以最低频分量的码开始每次一个码以顺序a0，b0，c0，d0，e0，f0，g0，h0，a1，b1，c1等等被采集。被采集的编码数据以此顺序连续地被排成行。
图4I表示相应于由可变长度编码器6输出的一个编码群MB的可变长度编码数据400。如图4I中所示，因为可变长度编码数据每次以一字节被输出，小于一节字的伪数据被加在每个编码群的编码数据的后端，以使得一个编码群的码量变成一字节的整数倍。
图5A及5B表示数据存储区域及在用于记录一个通道的视频信号值的1080个同步块中的存储数据。如图5A及5B中所示，该1080个同步块被划分成360个低频同步块SBL(1)至SBL(360)及720个高频同步块SBH(1)至SBH(720)。每个同步块具有90字节之长度。顺便地说。在划分同步单元时低频及高频同步块的数目及上述同步块的长度不应限制本发明的范围，因为这些数目是可任意选择的，任何适合的数目可以取代它们。
如图5A及5B中所示，低频同步块SBL存储量化参数501，边界信息502及低频数据503，而高频同步块SBH存储高频数据504。标号505表示用于每两个编码群的高频数据之间的边界。量化参数501指示256个不同种类的量化参数之一，它用于编码群MB并以八位表达。量化参数501被存储在每个低频同步单元SBL中。
如以下将详细说明的，一个低频同步块SBL被分配给一个编码群的可变长度编码数据400。一个编码群的可变长度编码数据400被存储在起始于低频分量(低频数据503)的相应低频同步块SBL中。当用于一个编码群的可变长度编码数据400中的码量大且由此不能存储在低频同步块SBL的存储区域中时，在低频同步单元SBL中存储不了的可变长度编码数据400的部分以编码群的顺序被存储在高频同步块SBH中(高频数据504)。这就是，高频数据504被接连地存储在高频同步块SBH(1)，SBH(2)...等等中。
在本例中，数据采集是以两个编码群为单位进行的，及高频数据边界505是为每两个编码群提供的。这就是，高频数据边界505被用作存储在高频同步块SBH中的两个编码群的高频数据值的引导地址。指示高频数据边界505的边界信息502被划分并存储在相应于两个编码群的两个低频同步块SBL中。因为编码数据以字节为单元存储，边界信息502指示高频同步块SBH的数据记录区域中的字节地址。因为具有720个高频同步块，每个同步块包括90字节，边界信息502可用16位来表示。因此，边界信息502被存储在两个低频同步块SBL中并使得每个低频同步块包含8位。如上所述，在低频同步块SBL中的编码数据记录区域具有88字节，即为一个同步块数据区域的90字节减去由用于量化参数501的8位(1字节)及用于边界信息502的8位(1字节)块构成的2个字节。
上述在同步块中存储可变长度编码数据的处理是由如图1中所示的数据存储处理器25来执行的。边界信息502由边界信息发生电路7来产生。第一RAM具有的地址空间规模与记录介质上一个通道的同步块(记录同步块)量的规模相适配，并暂时存储一个通道的可变长度编码数据400、量化参数501及边界信息502的值(这些400，501及502被称为一通道的写数据)。第一存储器控制电路8基于对于每个编码群MB的可变长度编码的结果控制选择器9及第一RAM10的写地址。将待记录在记录介质13上的一通道写数据被第一存储控制电路8存储到与图5A及5B所示的高频和低频同步块对应的第一RAM10中的预定的写地址上。
在一通道写数据被写入到第一RAM中以后，写数据被读出到记录信号处理电路11中。记录信号处理电路11利用执行记录调制及类似方式通过将同步码。ID或纠错码加到读出的数据上来产生用于记录的信号。用于记录的信号通过记录头12以同步块为单位被记录在记录介质13上。
图6表示在记录介质13上记录的视频数据的轨迹图案的一个例子。一个轨迹600用于记录一个通道视频效据值的可变长度编码数据。如图6中所示，每个轨迹600设有用于记录低频同步块SBL的低频同步块601及用于记录高频同步块SBH的高频同步块602。这里在数据存储处理期间的低频及高频同步块分别用同步块SBL及SBH来表示，而记录在记录介质13的物理轨迹上的低频及高频同步块被分别表示为同步块601及602。
在本例中，因为数据合并是以两个编码群为单位执行的，两个低频同步块601构成的一个群及四个高频同步块602构成的一个群被形成并交替地排列和以数据存储顺序交替地被记录。如图6中所示，360个低频同步块601及720个高频同步块602以1∶2的比例被交替地排列及记录在一个轨迹600上。
上述处理是用于视频信号一场的一个通道的编码数据值。对视频信号的另一通道执行类似处理以便记录在下一轨迹600上。对将记录在记录介质13上的视频信号每一场重复进行类似处理。
以下将参照图1来描述再现期间该图象编码及记录/再现装置100的操作。在再现期间，信号通过再现头14从记录介质13上被再现出来。再现信号被输入到再现信号处理电路15，在这里通过再现信号处理例如再现量化.解调、纠错等再现数据。再现数据被写入到数据检索处理器26内的第二RAM16中。
编码数据以编码群MB为单位从第二RAM16中被读出并输入到边界信息检测电路18及可变长度解码器19中。边界信息检测电路18检测用于高频数据的边界信息502(参见图5A)，它被划分开及存储在两个低频同步块中(分别称为第一低频同步块SBLa及第二低频同步块SBLb)。与这两个低频同步块SBLa及SBLb分别对应的两个编码群(称为第一编码群MBa及第二编码群BMb)的编码数据被如下地读出。
对于在第一编码群MBa中的编码数据来说，存储在低频同步单元SBLa中的数据被读出，接着，记录在由检测边界信息502指示的地址后面的地址(在高频同步块SBH中)上的高频数据被读出。从第二RAM16中读出数据受到第二存储器控制电路17的控制。由可变长度解码器19从第一编码群MBa的解码结果中检测出第二编码群MBb的高频数据的存储位置，并基于该检测结果(第二存储器控制电路17)产生出用于高频数据的读出地址。第二存储器控制电路17基于该读出地址从第二RAM16读取第二编码群MBb的高频数据。
如上所述的由数据检索处理器26读出的编码数据被输入到解码处理器27。可变长度解码器19从读出编码数据的开始连续地解码预定数目的编码群的系数。去量化电路20对由可变长度解码器19解码的数据执行去量化。然后由逆DCT电路21执行逆DCT，及由去解块电路22执行解块。然后从数据视频信号输出端子23输出再现视频信号。
如上所述，一个编码群MB被分配给一个低频同步块SBL，及从开始至第L位的该编码群的编码数据部分被存储在低频同步块SBL中(在上述情况下L＝88)。相应地，在(L+1)位及后面位上的编码数据部分被存储在高频同步块SBH中。指示高频数据存储位置的位置信息(边界信息502)被划分及存储在作为数据合并单元的两个编码群中。因此，在再现期间，存储在低频同步块SBL中的L位低频数据对于每个编码群被读出。然后，基于有关高频数据的位置信息，从高频同步块SBH由开头始读出高频数据。这使得有可能以它们的原始顺序排列一个编码群MB的编码数据，这些编码数据被划分并存储在至多三个区域中(即被分配的低频同步块，需要时使用的高频同步块及相邻的低频同步块)，由此重组成它们。
作为指示高频数据存储位置的位置信息(边界信息502)的一个例子，使用高频数据的读出开始地址。高频数据的读出开始地址可以通过对在这前面即时被解码的高频数据的端部位置的存储方便地获得。此外，因为高频数据读出开始地址不依赖于对码量控制范围的规模，可以用较简单的硬件实现被控制用于在宽广范围上的码量的编码数据的编码处理器。
此外，在再现期间编码数据中出现误差的情况下，解码变成不可能的范围被限制在用于低频数据的一个编码群MB中并被限制在直到用于高频数据的下一边界信息502的间隔上。在这些以外的范围能被完善地解码。
在本例中，边界信息502对于每两个编码群MB被产生出来并被存储在相应的两个低频同步块SBL中。但是，边界信息502的产生并不限制于此，边界信息也可对于每一个编码群MB或对于每三个编码群MB或更多的编码群被产生出来。当边界信息502对于每个编码群MB被产生出来并存储在每个低频同步块SBL中，并当在再现期间产生RAM的读出地址时不需要使用另外编码群的解码结果(即数据合并单位是一个编码群)，及码错误的影响可完全限制在一个编码群MB上。
另外，当数据合并单位是K个编码群时，边界信息502将对于每K个编码群MB产生出来。分配给相应K个低频同步块SBL的K个编码群MB的编码数据部分被一起存储在高频同步块SBH中，其中每个低频同步块开始于(L+1)位并超出(高频数据)。指示它们存储位置的信息(例如用于K个高频数据的读出开始地址)被均匀地分配给并存储在K个低频同步块SBL中，对于这些低频同步块分配了K个编码群。另一方式是，如在上述例中那样，16位边界信息可被分成二个8位，每个被分配给K个低频同步块中的两个。在此情况下，(K-2)个低频同步块SBL中的每个可具有额外的8位(1字节)低频数据。如上所述，通过具有大值的K可进一步记录更多的编码数据。
通常，因为可变长度解码需要从编码数据的开始缓冲地读出，在一个周期中执行下一编码数据起始位置的检测及码表参考，所以高速的解码是困难的。但是根据本发明，如上述例中所述的，通过存储指示对于每K个低频同步块SBL的高频数据的存储位置的信息，可并行地对每K个编码群执行可变长度解码。这使得以高速执行解码成为可能。
此外，在本例中，均是通过划分同步块获得的低频同步块SBL的数目及高频同步块SBH的数目具有1∶2的比例(称为划分比)。因此，存储在第X低频同步块SBL中的编码群MB的高频数据有很大可能存储在第(2X-1)及第2X高频同步块SBH中。因而，如图6中所示地，通过在记录介质13上以几乎等于上述划分比(1∶2)的比例并以可变长度编码数据存储的顺序交替地布置低频同步块601及高频同步块602，在同一编码群中的编码数据(低频数据及高频数据)彼此接近地记录在记录介质13上的可能性增大。其结果是，甚至在彼此相邻地处于记录介质13上的若干同步块变成不能被再现时，可以防止在再现图象的宽广区域上误差蔓延的发生。顺便地说，因为边界信息502被分开并存储在两个相继的低频同步块SBL中，故最好是在记录介质13上连续记录至少2n(n＝1，2，...)个低频同步块601。例2
接着，将描述根据本发明第二例的图象编码及记录/再现装置。根据该第二例的图象编码及记录/再现装置的基本结构与根据第一例的图象编码及记录/再现装置100(图1)的基本结构相同。根据该第二例的图象编码及记录/再现装置与图象编码及记录/再现装置100的区别在于：数据存储处理器及数据检索处理器具有不同结构。
图7A及7B分别表示根据该图象编码及记录/再现装置的数据存储处理器700和数据检索处理器710的结构。与图1中所示的图象编码及记录/再现装置100中的块成部分相同的构件用相同的标号表示。
如图7A中所示，该数据存储处理器700包括边界信息产生电路7，第一RAM10，第三RAM701，第一存储器控制电路702及选择器703。如图7B中所示，该数据检索处理器710包括第二RAM16，边界信息检测电路18及第二存储器控制电路704。
同样在该例中，一个通道的视频数据值如第一例中所述地存储在由360个低频同步块及720个高频同步块块成的1080个同步单元中。每个同步块的数据存储范围是90字节。指示高频同步单元中高频数据的存储位置的边界信息被分成每个8位并分配给两个低频同步块。
如在图象编码及记录/再现装置100中那样，可变长度编码数据及量化参数从编码处理器输入到数据存储处理器700中。可变长度编码数据被输入到选择器703，第三RAM701，边界信息发生电路7及第一存储器控制电路702，及量化参数被输入到选择器703。
可变长度编码数据在同步块中的存储由数据存储处理器700如下地执行。
边界信息发生电路7基于输入的可变长度编码数据产生边界信息并将它提供给选择器703。第一存储控制电路702基于每个编码群的可变长度编码结果控制第三RAM701。选择器703及第一RAM10的写地址。待记录在记录介质13上的一个通道的写数据(低频及高频同步块)被第一存储器控制电路702存储到第一RAM10的预定写地址中。第一RAM10具有的地址空间与记录介质13上一个通道的同步块(记录同步块)的量的大小相适配。第一RAM10暂时存储一个通道的可变长度编码数据400，量化参数501及边界信息502(这些400，501及502一起被称为一个通道写数据)的值，如图5A及5B中所示。如以下要描述的，可变长度编码数据的高频数据在数据存储期间被写入到第三RAM701中。
可变长度编码数据在同步块中的存储是以两个编码群为单位进行的。在下文中将对在一个通道中包括360个编码群，为单位进行的。在下文中将对在一个通道中包括360个编码群，及在同步块中存储第(2X-1)及第2X(X≥2)编码群中的编码数据的情况进行描述。
设MB(2X-1)及MB(2X)为这样两个编码群，即它们的码量(单位为字节)分别表示为SUM(2X-1)及SUM(2X)，它们的相应的低频同步块分别表示为SBL(2X-1)及SBL(2X)。每个低频同步块SBL中的低频数据存储范围为88字节的规模，如第一例中那样。对于依赖于编码群MB的码量SUM由数据存储处理器700作出的数据合并具有以下四种可能的情况(A)-(D)：
(A)码量SUM(2X-1)及SUM(2X)两者均大于低频数据存储范围(88字节)。
(B)码量SUM(2X-1)大于低频数据存储范围(88字节)，而码量SUM(2X)小于低频数据存储范围(88字节)。
(C)码量SUM(2X-1)小于低频数据存储范围(88字节)，而码量SUM(2X)大于低频数据存储范围(88字节)。
(D)码量SUM(2X-1)及SUM(2X)两者均小于低频数据存储范围(88)字节。
上述情况(B)及(C)鉴于溢出一个低频同步块的低频数据存储范围的可变长度编码数据的部分又可进一步分成两种情况：一种(B1及C1)是它们溢出其它低频同步块中的空区域的情况；及另一种(B2及C2)是它被包含在另一低频同步块的空区域中的情况。
图8A-8D表示对于上述每种情况的两编码群MB(2X-1)及MB(2X)的可变长度编码数据，存储在高频同步块SBH中的高频数据及再现期间的读出数据。可以存储在低频同步块SBL中的数据存储范围中的直至88字节的可变长度编码数据部分被称为低频数据，而大于88字节的可变长度编码数据部分被称为高频数据。
在图8A-8D中，标号801表示编码群MB(2X-1)的可变长度编码数据，存储在低频同步块SBL(2X-1)中的数据801的部分用801a来表示。不能存储在相应低频同步块SBL(2X-1)中的可变长度编码数据801的部分表示为801b。存储在高频同步块SBH中的可变长度编码数据801b的部分用803来表示，存储在相邻低频同步块SBL(2X)的空区域中的可变长度编码数据801b的部分表示为804。
类似地，标号802表示编码群MB(2X)的可变长度编码数据。存储在低频同步块SBL(2X)中的可变长度编码数据802的部分用802a来表示，及不能存储在相应低频同步块SBL(2X)中的可变长度编码数据802的部分表示为802b。存储在高频同步单元SBH中的可变长度编码数据802b的部分用805来表示，及存储在相邻低频同步块SBL(2X-1)的空区域中的可变长度编码数据802b的部分表示为806。
此外，标号807及808分别表示低频同步块SBL(2X-1)及SBL(2X)的未存储编码数据的区域。任意的数据被记录在记录介质13上相应于区域807及808的区域中。标号809表示高频同步块SBH中高频数据的开始部分，及标号810，811和812表示高频数据的结束部分。存储在每个数据存储区域中的可变长度编码数据的排列顺序用箭头表示。
以下将详细描述在每个上述情况(A)-(D)中的可变长度编码数据的存储。
(A)SUM(2X-1)≥88，SUM(2X)≥88：
如图8A中所示，当码量SUM(2X-1)及SUM(2X)均大于低频数据存储范围(88字节)时，从开始部分(第1字节)到第88字节(低频数据801a)的编码群MB(2X-1)的可变长度编码数据801的部分被存储在相应的低频同步块SBL(2X-1)中。在第89字节及以后字节上的可变长度编码数据801的部分，即可变长度数据801b作为在由809表示的地址上的高频数据803(高频数据开始)被存储在高频同步块SBH中。该部分801b跟在高频数据的后面直到在先存储的编码群MB(2X-2)。在第89字节及后面字节上的可变长度数据801b同时地被写入到第三RAM701中。
接着，直到第88字节(低频数据802a)的编码群MB(2X)的可变长度编码数据802的部分被存储在相应的低频同步块SBL(2X)中。在第89字节及后面字节上的可变长度编码数据802的部分，即可变长度编码数据802b作为高频数据805被存储在高频同步块SBH中。高频数据805在开始处(在可变长度编码数据802的第89字节上)被连续地存储，并跟随着高频数据803。下一编码群MB(2X+1)的高频数据从高频数据805的结束位置810开始存储。(B)SUM(2X-1)≥88及SUM(2X)＜88：
图8B表示码量SUM(2X-1)等于或大于低频数据存储范围(88字节)及码量SUM(2X)小于低频数据存储范围(88字节)的情况。(B1)SUM(2X-1)+SUM(2X)-(88×2)≥0：
从开始到第88字节(低频数据801a)的编码群MB(2X-1)的可变长度编码数据801的部分被存储在相应的低频同步单元SBL(2X-1)中。在第89字节及后面字节上的可变长度编码数据801的部分801b被存储在跟随在高频数据后面直到在先记录的编码群MB(2X-2)的高频同步块SBH中，并同时地被写到第三RAM701中。
接着，编码群MB(2X)的所有编码数据802从开始位置起被存储在低频同步块SBL(2X)中。然后，已写入在第三RAM701中的编码群MB(2X-1)的高频数据801b从第(SUM(2X-1)+SUM(2X)-88×2+1)字节到结束被读出并被连续地以相反方向从低频同步块SBL(2X)的结束(高频数据S804)开始存储。下一编码群MB(2X+1)的高频数据从数据803的结束位置811起被存储在高频同步块SBH中。(B2)SUM(2X-1)+SUM(2X)-(88×2)＜0：
对编码群MB(2X-1)的编码数据801执行与(B1)中相似的数据存储。这就是，可变长度编码数据801的低频数据801a被存储在相应的低频同步块SBL(2X-1)中，及其高频数据801b被存储到高频同步块SBH中并跟随在先处理的编码群的高频数据后，并在同时被写入到第三RAM701中。对于编码群MB(2X)，所有编码数据802从开始起被存储在低频同步单元SBL(2X)中。并且，写入在第三RAM701中的编码群MB(2X-1)的高频数据801b从第一字节(即，可变长度编码数据801的第89字节)到结束被读出并以相反方向从低频同步单元SBL(2X)的结束起被连续地存储。下一编码群MB(2X+1)的高频数据从由809指示的位置起被存储在高频同步块中。(B)SUM(2X-1)＜88及SUM(2X)≥88：
图8C表示码量SUM(2X-1)小于低频数据存储范围(88字节)，而码量SUM(2X)等于或大于低频数据存储范围(88字节)的情况。
(C1)SUM(2X-1)+SUM(2X)-(88×2)≥0：
编码群MB(2X-1)的所有可变长度编码数据801被存储在低频同步块SBL(2X-1)中。接着，从开始到第88字节(低频数据802a)的编码群MB(2X)的可变长度编码数据802的部分被存储在相应的低频同步块SBL(2X)中。从第89字节到第【88-SUM(2X-1)】字节的可变长度编码数据802的部分被存储在低频同步块SBL(2X-1)(高频数据806)的空区域中。其余的数据805被存储在起始于由809表示的跟随在直至编码群MB(2X-2)的高频数据后的位置上的高频同步块SBH中。下一编码群MB(2X+1)的高频数据从高频数据805的后端812开始被写入。(C2)SUM(2X-1)+SUM(2X)-(88×2)＜0：
对于编码群MB(2X-1)的可变长度编码数据801来说，与(C1)中情况类似地执行数据存储处理。接着，从开始到第88字节(低频数据802a)的编码群MB(2X)的可变长度编码数据802的部分被存储在相应的低频同步块SBL(2X)中。然后，从第89字节到结束(高频数据802b)的可变长度编码数据802的部分被存储在跟随在编码群MB(2X-1)的可变长度编码数据801后的低频同步单元SBL(2X-1)的空区域中。下一编码群MB(2X+1)的高频数据从由809指示的位置被写入到高频同步块SBH中。(D)SUM(2X-1)＜88及SUM(2X)＜88：
图8D表示码量SUM(2X-1)及码量SUM(2X)两者均小于低频数据存储范围(88字节)的情况。
编码群MB(2X-1)及MB(2X)各自的所有编码数据801及802被分别存储在相应的低频同步块SBL(2X-1)及SBL(2X)中。下一编码群MB(2X+1)的高频数据从由809指示的高频同步块SBH的位置被写入。
在上述每个情况(A)-(D)中，当具有待存储的高频数据时，将被存储在每个低频同步块SBL中的边界信息(在图8A-8D中未示出)处在编码群可变长度编码数据的高频数据开始的地址上，也即在图8A-8D中由809指示的地址上。
当X＝1时，与上述存储过程相似地进行每个通道的第一及第二编码群MB(1)及MB(2)各自的可变长度编码数据801及802的存储。存储在低频同步块SBL(1)及SBL(2)中的边界信息处于包括在一个通道内的所有编码群的高频数据的端部地址上。
上述数据存储过程对于包括在一个通道中的360个编码群连续地执行。这些数据存储过程是由控制第三RAM701，第一RAM10中的地址的第一存储器控制电路702及选择器703来实现的。
接下来将描述由本例的图象编码和记录/再现装置执行的可变长度编码数据的再现。如图7B中所示，在数据再现期间从记录介质13上读出的再现信号在再现信号处理电路15(图1)中被处理并被作为再现数据被输入到数据检索处理器710中。输入再现信号被写入到第二RAM16中。边界信息检测电路18从存储在低频同步单元SBL中的边界信息中检测存储在高频同步块SBH中的高频数据开始到结束的地址。基于该检测的边界信息，第二存储器控制电路704产生第二RAM16的读出地址。以下将参照图8A-8D来详细描述数据检索。
当编码群MB(2X-1)的可变长编码数据被解码时，从存储在低频同步块SBL(2X-1)及SBL(2X)中的边界信息中检测出编码群MB(X-1)及MB(X)的高频数据的开始地址(数据边界809)。此外，从存储在被分配下两个编码群的低频同步单元SBL(2X+1)及SBL(2X+2)中的边界信息中检测出编码群MB(2X-1)及MB(2X)的高频数据的结束地址(即编码群MB(2X+1)及MB(2X)的开始地址)。
根据以下规则从第二RAM16中读出可变长度编码数据。首先，读出存储在低频同步块SBL(2X-1)中的可变长度编码数据801a。接着，读出存储在高频同步块SBH的开始地址(数据边界809)及结束地址(数据边界810，811或812)之间的可变长度编码数据(高频数据803和/或805)。然后，存储在低频同步块SBL(2X)中的可变长度编码数据从其尾部起以相反方向被读出。
通过根据上述规则从第二RAM16中读出可变长度编码数据，从编码群MB(2X-1)、即作为数据合并单位的两个编码群的第一个编码群中对可变长度编码数据801的检索在任何情况下均可用原始顺序来进行。这就是，如图8A-8D中再现读出数据所示的，数据可以这样被检索，即首先检索801a及然后检索801b(803和/或804)。
另一方面，对于编码群MB(2X)、即作为数据合并单位的两个编码群的第二个编码群，再现数据将基于第一编码群MB(2X-1)的码量、即作为可变长度解码结果获得的解码数据量如下地被读出。
(1)SUM(2X-1)≥88(上述(A)及(B))：
如图8A及8B中所示，首先读出低频同步块SBL(2X)的可变长度编码数据802a，接着从编码群MB(2X-1)的编码数据801的结束地址820中读出其余的高频数据805(802b)。当编码群MB(2X)的高频数据805不存在时，编码群MB(2X-1)的编码数据801的结束地址820与编码群MB(2X-1)及MB(2X)的高频数据的结束地址相一致。因此数据不再被读出。
(2)SUM＜88(上述情况(C)及(D))：
如图8C中所示，首先，读出低频同步块SBL(2X)中的数据802a。其次，读出存储在低频同步块SBL(2X-1)中的数据(数据806)部分，即超出编码群MB(2X-1)的可变长度编码数据801的结束地址的部分，再接着读出存储在高频同步单元SBH中的高频数据805。当编码群MB(2X)的高频数据805不存在时，编码群MB(2X-1)及MB(2X)的高频数据的开始地址与编码群MB(2X-1)和MB(2X)的高频数据的结束地址相一致。因此，数据不再被读出。
类似地，从另外的编码群读出再现数据。但是，对于各通道的第一及第二编码群MB(1)及MB(2)，因为高频数据的开始点已被确定，仅要进行结束地址的检测。对于每个通道的最后两个编码群MB(359)及MB(360)，从存储在首先两个低频同步块SBL(1)及SBL(2)中的边界信息中读出它们的高频数据的结束地址。
如上所述，在本例中，数据合并是以两个相继的编码群为单位进行的。在每个数据合并单位中，相继第一及第二编码群的每个编码数据部分，即为从开始到至多第L位(在上例中L＝8×88)，作为第一数据(低频数据801a及802a)被分别存储在相应的第一及第二低频同步块中。当第二编码群的码量小于L位时，从上述第一编码群的第(L+1)位到后面的位的编码数据部分开始于其终端及它们码量使得它能够存储在被分配上述第二编码群的第二低频同步单元的空区域中，该编码数据部分作为第二数据(高频数据804)从其终端反向地存储在第二低频同步块的空区域中。当第一编码群的码量小于L位时，超过第(L+1)位的第二编码群的编码数据部分作为第三数据(高频数据806)被存储在被分配上述第一编码群的第一低频同步块的空区域中。此外，除上述第一及第二及第三数据以外的上述第一及第二编码群的编码数据部分作为第四数据(高频数据803和/或805)被存储在高频同步块SBH中。然后，指示上述第四数据的高频同步块中存储位置的位置信息作为每个数据合并单位的边界信息存储在被分配上述第一及第二编码群的第一及第二低频同步块SBL中。
在再现期间，从每个数据合并单位的第一编码群开始解码数据。当第一编码群的编码数据被解码时，使用根据预定规则存储在上述第一及第二低频同步块SBL中的上述第四数据的位置信息进行解码。当第二编码群的编码数据被解码时，根据预定的规则使用上述第四数据的位置信息及第一编码群的解码结果读出数据。这使得可能以用原始顺序读出被划分及被存储在至多三个区域中的每个编码群的编码数据。由此实现了具有简单的结构的解码处理器。
此外，通过在从第(L+1)位(高频数据806)开始在第一低频同步块的空区域中存储第二编码群的解码数据，甚至在指示存储在高频同步块中的高频数据存储位置边界信息中发生误差时，存储在第一低频同步块中的第二编码群的编码数据可被解码。因而，可减少在边界信息中的误差影响的传播范围。
此外，每个编码群的第四数据被相继地从开始点起存储在预定的高频同步块SBH中，及对于第P(P＝2，3，…)个数据合并单位的高频数据的存储位置信息是在完成第(P-1)数据合并单位的编码数据存储时刻未存储数据的高频同步块区域的开始地址。此外，因为第一数据合并单位的高频数据的开始点在每个通道中是固定的，当结束该频道中所有数据合并单位的编码数据存储时，在第一合并单位的低频同步块中存储的存储位置信息是高频数据终端的存储地址。这就是，该通道的所有高频数据的结束地址被记录在第一合并单位的低频同步块中。因为这点，对于所有的合并单位，指示高频数据存储存储位置的信息被入在相应的低频同步块中。因此，甚至在存储于低频同步块中的数据对于一个数据合并单位错误地被再现出来时，高频数据的开始点仍能从下一合并单位中的低频同步块的边界信息中正确地检测出来。因而，甚至在数据合并单位具有误差时，数据至少可被一直解码到高频数据的中间。
如上所述，根据本例，可以用相比简单的解码处理结构实现抗误差的图象编码及记录/再现装置。
例3
以下将描述根据本发明第三例的图象编码及记录/再现装置。根据该第三例的图象编码及记录/再现装置的基本结构与根据第一例的图象编码及记录/再现装置100(图1)的基本结构相同。根据该第三例的图象编码及记录/再现装置与图象编码及记录/再现装置100的区别在于：数据存储处理器及数据检索处理器具有不同结构。
图9A及9B分别表示根据该第三例的图象编码及记录/再现装置的数据存储处理器900的结构及数据检索处理器910的结构。与图1中所示的图象编码及记录/再现装置100中的块成部分相同的图7A中所示的数据存储处理器700中及图7B中所示的数据检索处理器710中的构件用相同的标号表示。
如图9A中所示，该数据存储处理器900包括边界信息产生电路7，第一RAM10，第三RAM701，第一存储器控制电路901及选择器703。如图9B中所示，该数据检索处理器910包括第二RAM16，边界信息检测电路18及第二存储器控制电路902。
如在图象编码及记录/再现装置100中那样，可变长度编码数据及量化参数从编码处理器输入到数据存储处理器900。可变长度编码数据被输入到选择器703，第三RAM701，边界信息发生电路7及第一存储器控制电路901。量化参数被输入到选择器703。
边界信息发生电路7基于输入的可变长度编码数据产生边界信息并将它提供给选择器70。第一存储器控制电路901基于每个编码群的可变长度编码结果控制第三RAM701，选择器703及第一RAM10的写地址。待记录在记录介质13上的一个通道的写数据(低频及高频同步块)被第一存储器控制电路901存储到第一RAM10的预定写地址中。第一RAM10具有的地址空间与记录介质13上一个通道的同步块(记录同步块)的量的大小相适配。如图5A及5B中所示，第一RAM10暂时存储一个通道的可变长度编码数据400，量化参数501及边界信息502(这些400，501及502一起被称为一个通道写数据)的值。如以下将要描述的，可变长度编码数据的高频数据在数据存储期间被写入到第三RAM701中。
同样在该第三例中，如在第一及第二例中所述的，一个通道的视频数据值被存储在由360个低频同步块及720个高频同步块块成的1080个同步块中。其中每个同步块的数据存储范围的大小为90字节。量化数据501(图5A及5B)被存储在每个同步单元中，及指示高频同步块中高频数据的存储位置的边界信息分成每个8位并存储在两个低频同步块中。因此，每个低频同步块中的可变长度编码数据的记录范围为88字节的规模。
同样在该第三例中，如第二例中所述地，可变长度编码数据以两个编码群为单位被存储在同步块中。在下文中将对在一个通道中包括360个编码群，及在同步块中存储第(2X-1)及第2X编码群的编码数据的情况进行描述。
设MB(2X-1)及MB(2X)为这样两个编码群，即它们的码量(单位为字节)分别表示为SUM(2X-1)及SUM(2X)，它们的相应的低频同步块分别表示为SBL(2X-1)及SBL(2X)。对于，依赖于编码群MB的码量SUM。由数据存储处理器900作出的数据合并，具有以下四种可能的情况(A)-(D)：
(A)码量SUM(2X-1)及(2X)两者均大于低频数据存储范围(88字节)。
(B)码量SUM(2X-1)大于低频数据存储范围(88字节)，而码量SUM(2X)小于低频数据存储范围(88字节)。
(C)码量SUM(2X-1)小于低频数据存储范围(88字节)，而码量SUM(2X)大于低频数据存储范围(88字节)。
(D)码量SUM(2X-1)及SUM(2X)两者均小于低频数据存储范围(88字节)。
上述情况(B)及(C)鉴于溢出一个低频同步块的低频数据存储范围的可变长度编码数据的部分又可进一步分成两种情况：一种(B1及C1)是它们溢出其它低频同步块中空区域的情况；及另一种(B2及C2)是它被包含在另外低频同步块的空区域中的情况。
图10A-10D表示对于上述每种情况的两编码群MB(2X-1)及MB(2X)的可变长度编码数据，存储在高频同步块SBH中的高频数据及再现期间的读出数据。可以存储在低频同步块SBL的数据存储范围中的直至88字节的可变长度编码数据部分被称为低频数据，而大于88字节的可变长度编码数据部分被称为高频数据。
在图10A-10D中，标号101表示编码群MB(2X-1)的可变长度编码数据，存储在低频同步块SBL(2X-1)中的数据101的部分用101a来表示。不能存储在相应低频同步块SBL(2X-1)中的可变长度编码数据101的部分表示为101b。存储在高频同步块SBH中的可变长度编码数据101b的部分用103来表示，存储在相邻低频同步块SBL(2X)的空区域中的可变长度编码数据101b的部分表示为104。
类似地，标号102表示编码群MB(2X)的可变长度编码数据。存储在低频同步块SBL(2X)中的可变长度编码数据102的部分用102a来表示，及不能存储在相应低频同步块SBL(2X)中的可变长度编码数据102的部分表示为102b。存储在高频同步单元SBH中的可变长度编码数据102b的部分用106来表示，及存储在相邻低频同步块SBL(2X-1)的空区域中的可变长度编码数据102b的部分表示为105。
此外，标号107及108分别表示低频同步块SBL(2X-1)及SBL(2X)的未存储编码数据的区域。任意的数据被记录在记录介质13上相应于区域107及108的区域中，标号109表示高频同步块SBH中高频数据的开始部分，及标号110、111和112表示高频数据的结束部分。存储在每个数据存储区域中的可编长度编码数据的排列顺序用箭头表示。
以下将详细描述在每个上述情况(A)-(D)中的可变长度编码数据的存储。
(A)SUM(2X-1)≥88，SUM(2X)≥88：
如图10A中所示，当码量SUM(2X-1)及SUM(2X)均大于低频数据存储范围(88字节)时，从开始部分到第88字节(低频数据101a)的编码群MB(2X-1)的可变长度编码数据101的部分被存储在相应的低频同步块SBL(2X-1)中。在第89字节及以后字节上的可变长度编码数据101的部分，即可变长度数据101b作为在由109表示的地址上的高频数据103被存储在高频同步块SBH中。该部分101b跟在直到在先存储的编码群MB(2X-2)的高频数据的后面。在第89字节及后面字节上的可变长度数据101b同时地被写入到第三RAM701中。
接着，直到第88字节的编码群MB(2X)的可变长度编码数据102的部分(低频数据102a)被存储在相应的低频同步块SBL(2X)中。在第89字节及后面字节上的可变长度编码数据102的部分，即可变长度编码数据102b作为高频数据106被存储在高频同步块SBH中。高频数据106从后端反向地存储并跟随在编码群MB(2X+1)的高频数据103的后面。下一编码群MB(2X+1)的高频数据从该高频数据的结束位置110开始存储。
(B)SUM(2X-1)≥88及SUM(2X)＜88：
图10B表示码量SUM(2X-1)等于或大于低频数据存储范围(88字节)及码量SUM(2X)小于低频数据存储范围(88字节)的情况。在此情况下，数据的存储类似于例2中的情况。
(C)SUM(2X-1)＜88及SUM(2X)≥88：
图10C表示码量SUM(2X-1)小于低频数据存储范围(88字节)，而码量SUM(2X)等于或大于低频数据存储范围(88字节)的情况。
(C1)SUM(2X-1)+SUM(2X)-(88×2)≥0：
编码群MB(2X-1)的所有可变长度编码数据101被存储在低频同步块SBL(2X-1)中。接着，从开始到第88字节(的编码群MB(2X)的可变长度编码数据102的(部分低频数据102a)被存储在相应的低频同步块SBL(2X)中。从第〖SUM(2X-1)+SUM(2X)-(88×2)+1〗字节到第SUM(2X)字节的可变长度编码数据102的部分(高频数据105)被反向地从低频同步块SBL(2X-1)的后端起连续地存储。其余的数据106存储在高频同步块SBH中。数据106跟随在直至编码群MB(2X-2)的高频数据的后面并从其后端以相反方向被存储。下一编码群MB(2X+1)的高频数据从高频数据106的后端112开始被写入。
(C2)SUM(2X-1)+SUM(2X)-(88×2)＜0：
首先，编码群MB(2X-1)的所有可变长度编码数据101被存储在低频同步块SBL(2X-1)中。接着，从开始到第88字节的编码群MB(2X)的可变长度编码数据102的部分(低频数据102a)被存储在相应的低频同步块SBL(2X)中。然后在第89字节及后面字节的可变长度编码数据102的部分(高频数据105)被相继地从低频同步块SBL(2X-1)的后端反向地存储。下一编码群MB(2X+1)的高频数据从由109表示的位置写入到高频同步块SBH中。
(D)SUM(2X-1)＜88及SUM(2X)＜88：
图10D表示码量SUM(2X-1)及码量SUM(2X)两者均小于低频数据存储范围(88字节)的情况。在此情况下，数据的存储类似于在例2中的情况。
在上述每个情况(A)-(D)中，当具有待存储的高频数据时，待存储在每个低频同步块SBL中的边界信息(在图8A-8D中未示出)处在编码群可变长度编码数据的高频数据开始的地址上，也即在图10A-10D中由109指示的地址上。
当X＝1时，与例2中存储过程相似地进行每个通道的第一及第二编码群MB(1)及MB(2)各自地可变长度编码数据101及102的存储。存储在低频同步块SBL(1)及SBL(2)中的边界信息处于一个通道的所有高频数据的后端地址上。
上述数据存储过程对于包括在一个通道中的360个编码群连续地执行。这些数据存储过程是由第一存储器控制电路901控制第三RAM701，第一RAM10中的地址及选择器703来实现的。
接下来，将描述由本例的图象编码和记录/再现装置执行的可变长度编码数据的再现。如图9B中所示，在数据再现期间从记录价质13上读出的重现信号在再现信号处理电路15(图1)中被处理并作为再现数据被输入到数据检索处理器901中。输入再现信号被写入到第二RAM16中。边界信息检测电路18从存储在低频同步单元SBL中的边界信息中检测存储在高频同步块SBH中的高频数据的开始到结束的地址。基于该检测的边界信息，第二存储器控制电路902产生第二RAM16的读出地址。以下将参照图10A-10D来详细描述数据检索。
当编码群MB(2X-1)的可变长度编码数据被解码时，从存储在低频同步块SBL(2X-1)及SBL(2X)中的边界信息中检测出编码群MB(X-1)及MB(X)的高频数据的开始地址(数据边界109)，正如例2中所述的。此外，从存储在被分配下两个编码群的低频同步块SBL(2X+1)及SBL(2X+2)中的边界信息中检测出编码群MB(2X-1)及MB(2X)的高频数据的结束地址(即编码群MB(2X+1)及MB(2X+2)的高频数据的开始地址)。
根据以下规则从第二RAM16中读出可变长度编码数据。首先，读出存储在低频同步块SBL(2X-1)中的可变长度编码数据101a。接着，读出存储在高频同步块SBH的开始地址(数据边界109)及结束地址(数据边界110、111和112)之间的可变长度编码数据(高频数据103和/或106)。然后，存储在低频同步块SBL(2X)中的可变长度编码数据从其尾部起以相反方向被读出。其结果是，从后端起反向地排列在低频同步块SBL(2X)中的可变长度编码数据(如果有的话)从数据后端起被反向地读出。
如上所述，通过根据上述规则从第二RAM16中读出可变长度编码数据，从编码群MB(2X-1)、即作为数据合并单位的两个编码群的第一个编码群中的可变长度编码数据101的检索在任何情况下均可用原始顺序来进行。这就是，如图10A-10D中再现读出数据所示地，数据可以这样被检索，即首先检索101a及然后检索101b(103和/或104)。
如例2中那样地读出编码群MB(2X)的可变长度编码数据。但是，存储在高频同步块SBH中的高频数据106从高频数据的结束地址(图10A中110或图10C中112)反向地读出。因此，本例与例2的区别在于：它不需要获得在编码群MB(2X-1)的高频数据103及编码群MB(2X)的高频数据106之间边界上的地址，尤其是在图10A中所示的情况下更是如此。其结果是，不需要从编码群MB(2X-1)的解码结果中检测编码群MB(2X)的高频数据106的存储位置(不需要高频数据103的结束地址)。因而，可对每个编码群执行解码。
类似地，从另外的编码群读出再现数据，但是，对于各通道的第一及第二编码群MB(1)及MB(2)，因为高频数据的开始点已被确定，仅要进行对结束地址的检测。对于每个通道的最后两个编码群MB(359)及MB(360)，从存储在首先两低频同步块SBL(1)及SBL(2)中的边界信息中读出它们的高频数据的结束地址。
如上所述，在本例中，数据合并是以两个相继的编码群为单位进行的。在每个数据合并单位中，相继第一及第二编码群的每个编码数据部分，即为从开始到至多第L位(在上例中L＝8×88)，作为第一数据(低频数据101a及102b)被分别存储在相应的第一及第二低频同步块中。
当第二编码群的码量小于L位时，从第一编码群的第(L+1)位到后面位的编码数据部分开始于其终端及它的码量使得它能够存储在被分配第二编码群的第二低频同步块的空区域中，该编码数据部分作为第二数据(高频数据104)从其终端反向地存储在第二低频同步块的空区域中。
当第一编码群的码量小于L位时，第二编码群的第(L+1)位起及后面位的编码数据部分开始于其终端及它的码量使它能够存储在被分配第一编码群的第一低频同步块的空区域中，该编码数据部分作为第三数据(高频数据105)从其终端反向地存储在第一低频同步单元的空区域中。
此外，除上述第一、第二及第三数据以外的第一及第二编码群的编码数据部分作为第四数据(高频数据103和/或106)被存储在高频同步块SBH中。当此正在进行时，第一编码群的编码数据103从开始起相继地排列及存储，而第二编码群的编码数据106从后端起反向地排列及存储。然后，指示高频同步块中第四数据的存储位置的位置信息作为每个数据合并单位的边界信息存储在被分配上述第一及第二编码群的第一及第二低频同步块SBL中。
在再现期间，从每个数据合并单元的第一编码群开始解码数据。当第一编码群的编码数据被解码时，使用根据预定规则存储在第一及第二低频同步块SBL中的第四数据的位置信息进行解码。当第二编码群的编码数据被解码时，根据预定的规则使用第四数据的位置信息及第一编码群的解码结果读出数据。这使得可以用原始顺序读出被划分及被存储在至多三个区域中的每个编码群的编码数据，由此实现了具有简单的结构的解码处理器。
另外，根据本例，可以使用高频数据的存储位置信息对每个编码群解码及排列可变长度编码数据(低频数据及高频数据)。因此，虽然高频数据的存储位置信息是以每两个编码群存储的，编码数据的误差传播则可完善地被包含在单个编码群中。
虽然在第一、第二及第三例中可变长度编码数据是以字节为单位存储的，但也可以用位作单位进行数据存储。在此情况下，不再需要使一个编码群的码量成为一字节整数倍所需用的伪数据。但是需要额外的位用于边界信息。
虽然在上述各例中一场视频信号被划分成两个通道并被及记录，但本发明也可被使用在一场不被划分或不是分成三通道或更多的情况并具有类似的效果。
虽然在上例中的编码群是由8行×8象素的八个DCT单元块成的，但正交变换并不被局限在8行×8象素的DCT上。此外，编码群不一定以变换块为单位来构型。也可以用来自多个变换块的变换系数来构型编码块。
虽然在上述各例中视频信号是以输入顺序被编码及被存储，但视频信号可以用编码群为单位进行改块及存储。
虽然是对通过从低频侧相继地一次合并一个码并根据编码群中DCT块的可变长度编码结果重排列码所获得的数据进行数据存储的，但编码群中的可变长度码的重排列顺序并不限制于此。可以根据另外规则排列数据。
如上所述，根据本发明，从开始到第L位的编码数据部分被存储在各个低频同步块中。在第(L+1)位及后面位上的编码数据部分被相继地存储及记录在高频同步块中。
在再现期间，编码数据以编码群为单位并以存储顺序被解码。编码数据通过读出存储在低频同步块中的L位低频数据及然后相继地从开始起读出存储在高频同步块中的还未解码的高频数据以原始顺序被相继排列及解码。因此，对于解码的预处理变得简单了，并能以简单硬件实现对在宽广范围内控制其码量的编码数据进行解码的图象编码及记录/再现装置。
如上所述，根据本发明的图象编码及记录/再现装置，因为不需要进行作为解码预处理的检测数据存储位置的部分解码，用于解码的预处理可不管码量控制范围的规模而变得简单了。因此，能以简单硬件来实现对在宽广范围内控制其码量的编码数据进行解码的图象编码及记录/再现装置。
在不偏离本发明精神及范围的情况下，显然可由本领域的熟练技术人员作出另外各种改型。因此，这里所附设的权利要求书的范围势必不能限制在所作出的说明上，而权利要求书应有更宽的结构。

Claims (20)

1、一种图象编码及记录/再现装置，它用于使用可变长度编码来编码视频信号及用于以固定长度的同步块为单位记录视频信号，该装置包括：
一个正交变换单元，用于对包括多个象素的每个变换块执行正交变换及获得用于每个变换块的正交变换系数；
一个编码处理器，用于产生用于多个编码群的编码数据，使该编码数据的总量等于或小于预定值，每个编码群包括多个变换块，该编码数据是通过对每个变换块的正交变换系数进行可变长度编码及将产生的编码变换系数从低频分量开始以分量频率增大的顺序排列而获得的，用于各编码群的各编码数据的量取决于编码群；
一个存储处理器，用于将多个同步块分成低频同步块及高频同步块，每个低频同步块被分配一个编码群，该编码群的编码数据从开始到第L位的第一部分被存储在相应的低频同步块中，该编码数据在编码群的编码数据的第(L+1)位及后面位上的第二部分，如果有的话就以预定顺序被存储在高频同步块中，每个编码群高频同步块的量取决于用于各编码群的各编码数据的量，其中L为正整数；
一个记录单元，用于将在其中存储编码数据的低频同步块及高频同步块记录到记录介质上。
2、根据权利要求1所述的图象编码及记录/再现装置，其中存储处理器包括用于在被分配编码群的低频同步块的预定区域中存储编码群的编码数据的位置信息的装置，该位置信息指示在第(L+1)位及后面位上的部分的地址，该地址是在高频同步块中的。
3、根据权利要求1所述的图象编码及记录/再现装置，其中存储处理器包括：
用于将要存储的K个编码群中的每个编码数据的第二部分保持在高频同步块中的装置，K个低频同步块被分配给K个编码群中的一个，K为正整数；及
用于在K个低频同步块中放置指示第二部分存储位置的位置信息的装置，该位置信息在K个低频同步块中被相等地划分，及在在K个低频同步块中分配K等分的位置信息，位置信息指示要存储的K个编码群的第二部分中在高频同步块中的位置。
4、根据权利要求1所述的图象编码及记录/再现装置，其中数据的合并是以两个相继的编码群为单位进行的，其中：
第一及第二编码群的编码数据的各个第一部分即从开始到最大第L位的部分被作为第一数据分别地存储在相应的第一及第二低频同步块中；
在第二编码群的码量小于L位的情况下，第一编码群在第(L+1)位及后面位上的编码数据的第二部分可以从其一端存储在被分配第二编码群的第二低频同步块的空区域中，该第二部分将作为第二数据从后端反向地存储在第二低频同步块的空区域中；
在第一编码群的码量小于L位的情况下，第二编码群在第(L+1)位及后面位上的编码数据的第二部分中的一部分被作为第三数据存储在被分配第一编码群的第一低频同步块的空区域中，该存储单元还包括：
第一存储装置，用于将除第一、第二及第三数据以外的第一及第二编码群的编码数据的部分作为第四数据存储在高频同步块中；及
第二存储装置，用于将位置信息存储到被分配第一及第二编码群的第一及第二低频同步块中，该位置信息指示在高频同步块中的第四数据的存储地址。
5、根据权利要求1所述的图象编码及记录/再现装置，其中编码数据以数据合并单位为单位从第一编码群开始被解码。
6、根据权利要求4所述的图象编码及记录/再现装置，其中第三数据从第二编码群的编码数据的第(L+1)位起被存储在第一低频同步块的空区域中。
7、根据权利要求4所述的图象编码及记录/再现装置，其中：
第一存储装置从对应于预定数目的合并单位的高频同步块的开始起相继及连续地存储预定数目的数据合并单位的第四数据；
在第P数据合并单位中的第四数据的位置信息指示高频同步块一个有效区域的开始位置，该有效区域在第(P-1)数据合并单位的编码数据存储完成时还未有数据存储在其中，其中，P是等于或大于2的整数；及
第一数据合并单位的第四数据的位置信息指示一个地址，当预定数目的数据合并单位的编码数据存储完成时，第四数据的后端存储在该地址上。
8、根据权利要求4所述的图象编码及记录/再现装置，
其中第三数据从在第(L+1)位及后面位上的第二编码群的第二部分的后端起反向地被存储在第一低频同步块的空区域中；及
其中当第四数据被存储到高频同步块中时，第一存储装置相继地从其开始排列包括在第四数据中的第一编码群的数据及从其后端反向地排列包括在第四数据中的第二编码群的数据。
9、根据权利要求1所述的图象编码及记录/再现装置，其中记录单元记录数据，以使得低频同步块及高频同步块以接近低频同步单元数目及高频同步块数目的比例并以数据存储顺序交替地布置，所述同步块的数目由存储处理器决定。
10、根据权利要求4所述的图象编码及记录/再现装置，其中记录单元记录数据，以使得低频同步块及高频同步块以接近低频同步块数目及高频同步块数目的比例并以数据存储顺序交替地布置，所述同步块的数目由存储处理器决定。
11、一种图象编码及记录/再现的方法，它用于使用可变长度编码来编码视频信号及用于以固定长度的同步块为单位记录视频信号，该方法包括以下步骤：
对包括多个象素的每个变换块执行正交变换并获得用于每个变换块的正交变换系数；
产生包括多个变换块的每个编码群的编码数据，该编码数据是通过对每个变换块的正交变换系数进行可变长度编码及将产生的编码变换系数从低频分量开始以分量频率增大的顺序排列而获得的；
通过将多个同步块分成低频同步块及高频同步块来存储数据，对每个低频同步块分配一个相应的编码群，将该编码群的编码数据从开始到第L位的第一部分被存储在相应的低频同步块中，及将该编码数据在第(L+1)位及后面位上的第二部分以预定顺序存储在高频同步单元中；及
将在其中存储编码数据的低频同步块及高频同步块记录到记录介质上。
12、根据权利要求11所述的图象编码及记录/再现方法，其中存储数据的步骤包括在被分配编码群的低频同步块的预定区域中存储编码群数据的位置信息的步骤，该位置信息指示在第(L+1)位及后面位上的编码数据部分的位置，该位置是在高频同步块中的。
13、根据权利要求11所述的图象编码及记录/再现方法，其中存储数据的步骤包括以下步骤：
将每个编码群在第(L+1)位及后面位上的编码数据的第二部分保持在高频同步块中，编码群为分配给K个低频同步块的K个编码群中的一个；及
在K个低频同步块中放置指示第二部分存储位置的位置信息，该位置信息在K个低频同步块中被相等地划分及分配。
14、根据权利要求11所述的图象编码及记录/再现方法，其中在存储数据步骤中数据的合并是以两个相继的编码群为单位进行的，该存储数据的步骤包括下列步骤：
(a)将每个数据合并单位中的第一及第二编码群的编码数据的各个第一部分作为第一数据分别地存储在相应的第一及第二低频同步块中，每个第一部分是从开始到最大第L位的部分；
(b)在第二编码群的码量小于L位的情况下，第一编码群在第(L+1)位及后面位上的编码数据的第二部分可以从其一端存储在被分配第二编码群的第二低频同步块的空区域中，将该第二部分作为第二数据从其后端反向地存储在第二低频同步块的空区域中；
(c)在第一编码群的码量小于L位的情况下，将第二编码群在第(L+1)位及后面位上的编码数据的第二部分中的一部分作为第三数据存储在被分配第一编码群的第一低频同步块的空区域中；
(d)将除第一、第二及第三数据以外的第一及第二编码群的编码数据的部分作为第四数据存储在高频同步块中；及
(e)将位置信息存储到被分配第一及第二编码群的第一及第二低频同步块中，该位置信息指示在高频同步块中的第四数据的存储位置。
15、根据权利要求11所述的图象编码及记录/再现方法，包括在再现期间以数据合并为单位从的第一编码群开始解码编码数据的步骤。
16、根据权利要求14所述的图象编码及记录/再现方法，其中在步骤(C)中第三数据从第二编码群的编码数据的第(L+1)位起被存储在第一低频同步块的空区域中。
17、根据权利要求14所述的图象编码及记录/再现方法，其中存储数据的步骤中包括：
从对应于预定数目的数据合并单位的高频同步块开始起相继及连续地存储在预定数目的数据合并单位中的每个编码群的第四数据；
在第P个数据合并单位中的第四数据的位置信息指示高频同步块一个有效区域的开始位置，该有效区域在第(P-1)数据合并单位的编码数据存储完成时还未有数据存储在其中，其中，P是等于或大于2的整数；及
第一数据合并单位的第四数据的位置信息指示一个地址，当预定数目的数据合并单位的编码数据存储完成时，第四数据的后端存储在该地址上。
18、根据权利要求14所述的图象编码及记录/再现方法，
其中在步骤(C)中，第三数据从在第(L+1)位及后面的位上的第二编码群的第二部分后端起反向地被存储在第一低频同步单元的空区域中；及
其中在步骤(d)中，当第四数据被存储到高频同步块中时，相继地从其开始排列包括在第四数据中的第一编码群的数据，及从其后端反向地相继排列包括在第四数据中的第二编码群的数据。
19、根据权利要求11所述的图象编码及记录/再现方法，其中在记录数据的步骤中，执行记录，以使得低频同步块及高频同步单元以接近低频同步块数目及高频同步块数目的比例并以数据存储顺序交替地布置，所述同步块数目在存储处理步骤中确定。
20、根据权利要求14所述的图象编码及记录/再现方法，其中在记录数据的步骤中，执行记录，以使得低频同步块及高频同步单元以接近低频同步块数目及高频同步块数目的比例并以数据存储顺序交替地布置，所述同步块数目在存储处理步骤中确定。
CN96119987A 1995-09-19 1996-09-19 用于图象编码及记录/再现的装置及方法 Expired - Fee Related CN1089982C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP239445/95 1995-09-19
JP23944595A JP3355888B2 (ja) 1995-09-19 1995-09-19 画像符号化記録再生装置

Publications (2)

Publication Number Publication Date
CN1152840A CN1152840A (zh) 1997-06-25
CN1089982C true CN1089982C (zh) 2002-08-28

Family

ID=17044887

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96119987A Expired - Fee Related CN1089982C (zh) 1995-09-19 1996-09-19 用于图象编码及记录/再现的装置及方法

Country Status (6)

Country Link
US (1) US5923813A (zh)
EP (1) EP0765090B1 (zh)
JP (1) JP3355888B2 (zh)
KR (1) KR100232248B1 (zh)
CN (1) CN1089982C (zh)
DE (1) DE69630644T2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112913242A (zh) * 2020-07-24 2021-06-04 深圳市大疆创新科技有限公司 编码方法和编码装置

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3809719B2 (ja) * 1998-01-05 2006-08-16 ソニー株式会社 ディジタルビデオ信号処理装置および方法、ディジタルビデオ信号再生装置、復号装置および方法、ならびに、再生装置および方法
JP3834985B2 (ja) * 1998-01-30 2006-10-18 三菱電機株式会社 記録データ制御装置
JP4200541B2 (ja) 1998-04-03 2008-12-24 ソニー株式会社 データ変換装置及び方法、信号記録再生装置、並びに再生装置及び方法
JP3921841B2 (ja) 1998-10-16 2007-05-30 ソニー株式会社 信号処理装置および方法、ならびに、記録装置、再生装置および記録再生装置
AU747581B2 (en) * 1999-07-12 2002-05-16 Canon Kabushiki Kaisha Method and apparatus for re-ordering of a bit stream
AUPQ156199A0 (en) 1999-07-12 1999-08-05 Canon Kabushiki Kaisha Method and apparatus for re-ordering of a bit stream
US6721459B1 (en) 1999-12-03 2004-04-13 Eastman Kodak Company Storing sharpness data using embedded carriers
US7099387B2 (en) * 2002-03-22 2006-08-29 Realnetorks, Inc. Context-adaptive VLC video transform coefficients encoding/decoding methods and apparatuses
US7212681B1 (en) * 2003-01-15 2007-05-01 Cisco Technology, Inc. Extension of two-dimensional variable length coding for image compression
US7194137B2 (en) * 2003-05-16 2007-03-20 Cisco Technology, Inc. Variable length coding method and apparatus for video compression
US7492956B2 (en) * 2004-08-18 2009-02-17 Cisco Technology, Inc. Video coding using multi-dimensional amplitude coding and 2-D non-zero/zero cluster position coding
US7454076B2 (en) * 2004-06-15 2008-11-18 Cisco Technology, Inc. Hybrid variable length coding method for low bit rate video coding
US7499596B2 (en) 2004-08-18 2009-03-03 Cisco Technology, Inc. Amplitude coding for clustered transform coefficients
US7499595B2 (en) * 2004-08-18 2009-03-03 Cisco Technology, Inc. Joint amplitude and position coding for photographic image and video coding
US7471840B2 (en) * 2004-08-18 2008-12-30 Cisco Technology, Inc. Two-dimensional variable length coding of runs of zero and non-zero transform coefficients for image compression
US7454073B2 (en) 2004-06-15 2008-11-18 Cisco Technology, Inc. Video compression using multiple variable length coding processes for multiple classes of transform coefficient blocks
US7471841B2 (en) 2004-06-15 2008-12-30 Cisco Technology, Inc. Adaptive breakpoint for hybrid variable length coding
US7620258B2 (en) * 2004-08-18 2009-11-17 Cisco Technology, Inc. Extended amplitude coding for clustered transform coefficients
US7680349B2 (en) * 2004-08-18 2010-03-16 Cisco Technology, Inc. Variable length coding for clustered transform coefficients in video compression
KR100686141B1 (ko) * 2005-01-21 2007-02-23 엘지전자 주식회사 이동형 방송 수신기의 디블로킹 필터 및 필터링 방법
US7242328B1 (en) * 2006-02-03 2007-07-10 Cisco Technology, Inc. Variable length coding for sparse coefficients
TWI350695B (en) * 2006-10-18 2011-10-11 Realtek Semiconductor Corp Image encoding/decoding apparatus and method thereof
JP4674593B2 (ja) * 2007-04-03 2011-04-20 ソニー株式会社 画像符号化装置
US8150187B1 (en) 2007-11-29 2012-04-03 Lsi Corporation Baseband signal quantizer estimation
JP4674613B2 (ja) * 2008-04-15 2011-04-20 ソニー株式会社 Ｉｓｄｂ送信装置およびｉｓｄｂ送信方法、並びにｉｓｄｂ受信装置およびｉｓｄｂ受信方法
US9066117B2 (en) * 2012-02-08 2015-06-23 Vixs Systems, Inc Container agnostic encryption device and methods for use therewith
US20140133574A1 (en) * 2012-11-13 2014-05-15 Mediatek Inc. Method and Apparatus for Sign Data Hiding of Video and Image Data
CN109104199A (zh) * 2018-08-29 2018-12-28 重庆物奇科技有限公司 基于霍夫曼编码的编码方法、译码方法及应用
CN109120273A (zh) * 2018-08-29 2019-01-01 重庆物奇科技有限公司 基于霍夫曼编码的编码装置、译码装置及系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0482888A2 (en) * 1990-10-25 1992-04-29 Matsushita Electric Industrial Co., Ltd. Video signal recording/reproducing apparatus
EP0551694A1 (en) * 1992-01-15 1993-07-21 Matsushita Electric Industrial Co., Ltd. Method of recording a digital video signal
EP0598184A2 (en) * 1992-11-18 1994-05-25 Kabushiki Kaisha Toshiba Multisystem signal processing and recording/reproducing apparatus

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862295A (en) * 1985-06-27 1989-08-29 Matsushita Electric Industrial Co., Ltd. Method of formatting a storage medium and drive unit for controlling the reading and writing of data on the formatted storage medium
JP2890740B2 (ja) * 1990-08-09 1999-05-17 松下電器産業株式会社 ディジタル映像信号再生装置
JP2630085B2 (ja) * 1991-02-26 1997-07-16 松下電器産業株式会社 記録装置と再生装置
JPH0522715A (ja) * 1991-07-12 1993-01-29 Sony Corp 画像符号化装置
JP3496885B2 (ja) * 1992-07-22 2004-02-16 ソニー株式会社 ディジタルビデオ信号の記録装置
JP2720717B2 (ja) * 1992-07-31 1998-03-04 松下電器産業株式会社 映像信号処理装置
JP3334255B2 (ja) * 1993-06-02 2002-10-15 三菱電機株式会社 高能率符号化装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0482888A2 (en) * 1990-10-25 1992-04-29 Matsushita Electric Industrial Co., Ltd. Video signal recording/reproducing apparatus
EP0551694A1 (en) * 1992-01-15 1993-07-21 Matsushita Electric Industrial Co., Ltd. Method of recording a digital video signal
EP0598184A2 (en) * 1992-11-18 1994-05-25 Kabushiki Kaisha Toshiba Multisystem signal processing and recording/reproducing apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112913242A (zh) * 2020-07-24 2021-06-04 深圳市大疆创新科技有限公司 编码方法和编码装置
WO2022016525A1 (zh) * 2020-07-24 2022-01-27 深圳市大疆创新科技有限公司 编码方法和编码装置
CN112913242B (zh) * 2020-07-24 2023-02-28 深圳市大疆创新科技有限公司 编码方法和编码装置

Also Published As

Publication number Publication date
JP3355888B2 (ja) 2002-12-09
US5923813A (en) 1999-07-13
EP0765090A3 (en) 1998-10-14
JPH0983951A (ja) 1997-03-28
DE69630644T2 (de) 2004-09-30
KR970019558A (ko) 1997-04-30
EP0765090A2 (en) 1997-03-26
KR100232248B1 (ko) 1999-12-01
CN1152840A (zh) 1997-06-25
EP0765090B1 (en) 2003-11-12
DE69630644D1 (de) 2003-12-18

Similar Documents

Publication Publication Date Title
CN1089982C (zh) 用于图象编码及记录/再现的装置及方法
CN1135708C (zh) 图像信号处理系统及方法，解码器及解码方法
CN1297932C (zh) 一种记录设备和电子摄像机
CN1233172C (zh) 数据块噪声检测装置及数据块噪声消除装置
CN1180633C (zh) 视频数据处理设备和视频数据处理方法
CN1044064C (zh) 图象信号编码与解码方法以及图象信号编码与解码装置
CN1143301C (zh) 视频数据记录设备、重放设备、录放设备，和相应的方法
CN101036391A (zh) 画面编码装置和画面解码装置
CN1428781A (zh) 产生要记录的信息信号的方法和设备
CN1076934C (zh) 活动图像编码方法、活动图像解码方法、活动图像记录媒体和活动图像编码装置
CN1713710A (zh) 图像处理装置和图像处理方法
CN1358029A (zh) 修改素材
CN1306457C (zh) 估计编码图像的方法及装置
CN1184809C (zh) 数据处理设备、数据处理方法、记录设备和记录方法
CN1443003A (zh) 用于对运动图像数据的进行编码的方法及其装置
CN1132316C (zh) 数据处理装置和数据记录装置
CN1650629A (zh) 编码设备和方法、解码设备和方法、编辑设备和方法、记录介质及程序
CN1078426C (zh) 数字录像机的比特流分配和恢复方法及压缩/解压缩装置
CN1798348A (zh) 个人视频记录器系统以及在系统中再现广播信号的方法
CN1140125C (zh) 视频处理装置和方法
CN1263290C (zh) 图像处理装置和方法
CN1419375A (zh) 多通道图象处理装置及其方法
CN1198457C (zh) 图象信号处理装置
CN1192630C (zh) 数据再现装置和数据再现方法
CN1249999C (zh) 视频数据处理方法和设备以及视频数据记录和再现设备

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee