KR100686141B1 - 이동형 방송 수신기의 디블로킹 필터 및 필터링 방법 - Google Patents

이동형 방송 수신기의 디블로킹 필터 및 필터링 방법 Download PDF

Info

Publication number
KR100686141B1
KR100686141B1 KR1020050005734A KR20050005734A KR100686141B1 KR 100686141 B1 KR100686141 B1 KR 100686141B1 KR 1020050005734 A KR1020050005734 A KR 1020050005734A KR 20050005734 A KR20050005734 A KR 20050005734A KR 100686141 B1 KR100686141 B1 KR 100686141B1
Authority
KR
South Korea
Prior art keywords
data
filtering
filtered
sub
vertical
Prior art date
Application number
KR1020050005734A
Other languages
English (en)
Other versions
KR20060084960A (ko
Inventor
김상철
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050005734A priority Critical patent/KR100686141B1/ko
Publication of KR20060084960A publication Critical patent/KR20060084960A/ko
Application granted granted Critical
Publication of KR100686141B1 publication Critical patent/KR100686141B1/ko

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E01—CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
    • E01F—ADDITIONAL WORK, SUCH AS EQUIPPING ROADS OR THE CONSTRUCTION OF PLATFORMS, HELICOPTER LANDING STAGES, SIGNS, SNOW FENCES, OR THE LIKE
    • E01F9/00—Arrangement of road signs or traffic signals; Arrangements for enforcing caution
    • E01F9/60—Upright bodies, e.g. marker posts or bollards; Supports for road signs
    • E01F9/604—Upright bodies, e.g. marker posts or bollards; Supports for road signs specially adapted for particular signalling purposes, e.g. for indicating curves, road works or pedestrian crossings
    • E01F9/619—Upright bodies, e.g. marker posts or bollards; Supports for road signs specially adapted for particular signalling purposes, e.g. for indicating curves, road works or pedestrian crossings with reflectors; with means for keeping reflectors clean
    • E—FIXED CONSTRUCTIONS
    • E01—CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
    • E01F—ADDITIONAL WORK, SUCH AS EQUIPPING ROADS OR THE CONSTRUCTION OF PLATFORMS, HELICOPTER LANDING STAGES, SIGNS, SNOW FENCES, OR THE LIKE
    • E01F9/00—Arrangement of road signs or traffic signals; Arrangements for enforcing caution
    • E01F9/60—Upright bodies, e.g. marker posts or bollards; Supports for road signs
    • E01F9/623—Upright bodies, e.g. marker posts or bollards; Supports for road signs characterised by form or by structural features, e.g. for enabling displacement or deflection

Landscapes

  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Color Television Systems (AREA)

Abstract

본 발명은 이동형 방송 수신기(DMB)에서의 비디오 디코더의 디블로킹 필터(Deblocking Filter) 및 필터링 방법에 관한 것이다. 특히 본 발명은 H.264 비디오 디코더에서 연산량이 가장 많은 부분인 디블로킹 필터를 하드웨어 코프로세서로 구현함으로써, 소모되는 클럭 사이클을 줄여 저 전력 구현이 가능하다. 또한 디블로킹 필터 결과인 현재 MB의 가장 오른쪽(right-most) 4x16(Luma 인 경우) 데이터를 바로 외부 메모리에 저장하지 않고, 내부 레지스터에 가지고 있다가 다음 MB의 디블록킹 필터링에서 이전 왼쪽 MB 데이터로 이용한 후 외부 메모리에 저장함으로써, 외부 메모리와의 트랜지션(Transition)을 줄여 클럭 사이클을 줄임에 의해 전력 소모를 더욱 줄일 수 있다.
H.264, 디블로킹 필터

Description

이동형 방송 수신기의 디블로킹 필터 및 필터링 방법{Deblocking filter and filtering method in mobile-type broadcasting receiver}
도 1의 (a),(b)는 종래의 휘도 신호와 색차 신호의 디블로킹 필터를 위한 입/출력 데이터 사이즈의 예를 보인 도면
도 2의 (a),(b)는 종래의 휘도 신호와 색차 신호에 대한 디블로킹 필터링 순서의 예를 보인 도면
도 3의 (a),(b)는 본 발명에 따른 휘도 신호와 색차 신호의 디블로킹 필터를 위한 입/출력 데이터 사이즈의 예를 보인 도면
도 4의 (a),(b)는 본 발명에 따른 휘도 신호와 색차 신호에 대한 디블로킹 필터링 순서의 예를 보인 도면
도 5는 본 발명에 따른 디블로킹 필터의 일 실시예를 보인 구성 블록도
도 6은 도 5의 디블로킹 필터링의 실제 예를 보인 도면
도 7은 본 발명에 따른 디블로킹 필터링 과정을 표로 보인 도면
도면의 주요부분에 대한 부호의 설명
111~113,311,312 : 선택부 211~213 : 휘도 버퍼
411 : 휘도 필터부
본 발명은 이동형 방송 수신기에 관한 것으로서, 특히 디지털 멀티미디어 방송(DMB) 수신기에서의 비디오 디코더의 디블로킹 필터(Deblocking Filter) 및 필터링 방법에 관한 것이다.
일반적으로 디지털 멀티미디어 방송(Digital Multimedia Broadcasting : DMB)은 크게 지상파 DMB와 위성 DMB로 나눌 수 있다.
그리고 상기 지상파, 위성 DMB 방송의 비디오 디코딩(Video Decoding) 알고리즘으로 H.264 디코딩 알고리즘이 채택되었다.
상기 H.264는 차세대 MPEG-4 표준기술로서 통상 AVC(advanced Video Coding)이라고 하며 MPEG-4 Part 10 또는 MPEG-4 AVC라고도 한다.
상기 H.264는 향후 실시간 대화형 응용, 이동망 상에서의 A/V 통신, 주문형 비디오 서비스, 인터넷 상의 비디오 응용서비스, DVD와 같은 저장매체 서비스 등 광범위한 활용이 예상되고 있다.
한편 상기 H.264와 같이 블록 기반으로 영상을 압축 부호화하는 방식(Block-Based Coding)의 특징 중 하나는 시각적으로 인지 가능한 블록 구조(Block Structure)가 나타난다는 것이다. 이는 블록 단위의 코딩 과정 중에 인접 블록 간의 파라미터 및 코딩 규칙(Coding Rule) 채택의 차이 등으로 인해 블록 에지(Block Edge)에서 경계가 나타나는 현상이다. 즉 블로킹 효과는 복원된 영상의 블록들 간 경계에서 값이나 경사의 불연속에 의하여 발생하는 것으로, 블록 경계를 따라 사각 의 격자 형태로 발생하므로 쉽게 눈에 띄며 주관적 화질을 저하시킨다.
따라서 상기 H.264에서는 이러한 블로킹 현상을 감쇄시키기 위해서 적응적 인-루프 디블로킹 필터(adaptive in-loop deblocking Filter)를 정의하고 있다. 즉, 블로킹 현상은 블록 경계에서의 불연속성에 기인하는 것이기 때문에, 상기 디블로킹 필터는 블록의 경계를 따라 평탄화(smoothing) 즉, 저역통과 필터링을 수행하여 블로킹 효과를 감소시킨다. 이 필터의 사용으로 콘텐트(Content)의 샤프니스(Sharpness)가 급격히 저하되지 않고도, 블로킹(Blocking) 현상의 발생을 현저히 줄일 수 있게 된다.
하지만 상기 디블로킹 필터(Deblocking Filter) 부분은 제일 많은 연산량을 필요로 하는 부분으로서 범용 프로세서(General Purpose Processor)나 디지털 신호 프로세서(Digital Signal Processor ; DSP)에서 소프트웨어로 구현시 많은 클록 사이클(Clock Cycle)을 필요로 할 뿐만 아니라, 많은 전력(Power) 소모를 필요로 한다. 이는 배터리(Battery)를 전원으로 사용하는 이동(Mobile) 환경에서는 적합하지 않다.
뿐만 아니라 하나의 매크로 블록(Macroblock ; MB)의 디블로킹 필터링을 위해서 도 1의 (a),(b)에 나타낸 데이터 사이즈(Data-size)의 휘도 신호(Luma, Y)와 색차 신호(Chroma, Cb(Cr))를 외부 메모리로부터 읽어와야 하고, 또한 디블로킹 필터링이 끝나면 같은 데이터 사이즈의 휘도 신호와 색차 신호를 외부 메모리로 출력하여야 한다.
따라서 디블로킹 필터링을 위한 외부 메모리의 잦은 접근으로 클록 사이클과 전력 소모가 증가하게 된다.
도 2는 상기 디블로킹 필터링의 일 예를 보인 것으로서, (a)는 휘도 신호, (b)는 색차 신호의 디블로킹 필터 동작 순서를 보이고 있다.
디블로킹 필터 알고리즘에서 각 에지의 필터링 순서는 도 2와 같다. 즉 수직 에지(Vertical Edge)를 왼쪽에서 오른쪽 순으로 먼저 필터링하고, 이후에 수평 에지(Horizontal Filtering)를 위에서 아래 방향으로 필터링한다.
그런데 이러한 방식의 디블로킹 필터 알고리즘을 바로 하드웨어로 구현하면 다음과 같은 문제점들이 발생할 수 있다.
첫째, 이렇게 많은 데이터를 외부 메모리에서 가져오고, 다시 외부 메모리에 쓰기 위해 버퍼 SRAM을 이용하여 외부 메모리의 데이터 입/출력을 반복할 경우, 잦은 SRAM 접근으로 전력 소모가 증가하게 된다.
둘째, 이러한 데이터들을 내부 레지스터에 저장하여 사용할 경우, 매크로 블록의 모든 수직 에지 필터링 후에 수평 에지의 필터링을 수행하므로 휘도 신호인 경우 16x16 데이터(색차 신호에서는 8x8)가 모두 내부적으로 저장되어 있어야 한다. 이로 인해 하드웨어 면적이 증가하게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 외부 메모리와의 데이터 트랜잭션(Data Transaction)이 작고, 내부 SRAM과의 데이터 트랜잭션(Data Transaction)도 작으며, 더불어 하드웨어 면적도 최소화 할 수 있는 저 전력(low power), 고 성능(high performance) 디블로킹 필터 및 필터링 방 법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 이동형 방송 수신기에서의 디블로킹 필터는, 수직, 수평 에지 필터링할 데이터를 출력하거나, 수직과 수평 에지가 모두 디블로킹 필터링된 데이터를 입력받아 저장하는 외부 메모리; 수직 에지 필터링할 현재 매크로 블록의 데이터를 제1 서브 블록 단위로 입력받아 일시 저장한 후 출력하는 제1 버퍼; 수평 에지 필터링에 이용할 매크로 블록의 데이터와 수평 에지 필터링된 현재 매크로 블록의 데이터를 제2 서브 블록 단위로 선택적으로 입력받아 일시 저장하며, 수직과 수평 에지가 모두 디블로킹 필터링된 데이터는 제2 서브 블록 단위로 상기 외부 메모리로 출력하는 제2 버퍼; 수직 에지 필터링에 이용할 매크로 블록 데이터를 일시 저장한 후 제1 서브 블록 단위로 출력하거나, 수직 에지 필터링된 현재 매크로 블록의 데이터를 일시 저장한 후 수평 에지 필터링하기 위해 제2 서브 블록 단위로 출력하거나, 수직과 수평 에지가 모두 디블로킹 필터링된 데이터를 일시 저장한 후 제1 서브 블록 단위로 상기 외부 메모리로 출력하는 제3 버퍼; 상기 제1 내지 제3 버퍼에서 수직이나 수평 에지 필터링할 데이터와 필터링에 이용할 데이터를 입력받아 수직이나 수평 에지 필터링을 수행하는 필터부; 및 상기 제1 내지 제3 버퍼의 데이터 입/출력을 제어하며, 현재 매크로 블록의 디블로킹 필터링이 끝난 가장 오른쪽 제1 서브 블록 단위의 데이터는 다음 매크로 블록의 디블로킹 필터링에 이용된 후 상기 외부 메모리로 출력되도록 상기 제3 버퍼를 제어하는 제어부를 포함하여 구성되는 것을 특징으로 한다.
상기 디블로킹 필터링할 데이터가 휘도 신호이면 제1 서브 블록은 4x16 단위이고 제2 서브 블록은 4x4 단위이며, 색차 신호이면 제1 서브 블록은 2x8 단위이고 제2 서브 블록은 2x2 단위인 것을 특징으로 한다.
상기 제1 내지 제3 버퍼의 입/출력단에는 제어부의 제어에 의해 복수개 이상의 입력 중 하나를 선택 출력하는 선택부가 더 포함되는 것을 특징으로 한다.
본 발명에 따른 이동형 방송 수신기의 디블로킹 필터링 방법은,
(a) 수직 에지 필터링할 현재 매크로 블록의 데이터와 수평 에지 필터링에 이용할 이전 매크로 블록의 데이터는 상기 외부 메모리로부터 입력받는 단계;
(b) 필터링할 데이터의 종류 및 필터링에 이용할 데이터의 종류에 따라 수직이나 수평 에지 필터링을 수행하는 단계;
(c) 상기 (b) 단계에서 수직, 수평 에지 필터링이 모두 끝난 현재 매크로 블록의 데이터 중 가장 오른쪽 서브 블록의 데이터를 제외한 나머지 데이터는 상기 외부 메모리로 출력하는 단계; 및
(d) 상기 (c) 단계의 가장 오른쪽 서브 블록의 데이터는 내부 버퍼에 저장하고 있다가 다음 매크로 블록의 디블로킹 필터링에 이용된 후에 상기 외부 메모리로 출력하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
상기 (b) 단계는 상기 디블로킹 필터링할 데이터가 휘도 신호이면
현재 매크로 블록 중 첫 번째, 두 번째 서브 블록에 대한 수직 에지 필터링을 수행하는 단계와,
첫 번째 서브 블록에 대한 수평 에지 필터링을 수행하는 단계와,
세 번째 서브 블록에 대한 수직 에지 필터링을 수행하는 단계와,
두 번째 서브 블록에 대한 수평 에지 필터링을 수행하는 단계와,
네 번째 서브 블록에 대한 수직 에지 필터링을 수행하는 단계와,
세 번째, 네 번째 서브 블록에 대한 수평 에지 필터링을 수행하는 단계의 순으로 디블로킹 필터링을 수행하는 것을 특징으로 한다.
본 발명의 다른 목적, 특징 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 이때 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.
도 3은 본 발명에 따른 디블로킹 필터링을 위한 입/출력/내부 레지스터 데이터들의 예를 보이고 있다. 도 3과 상기된 도 1의 차이는 이전 왼쪽 매크로 블록(Left MB)의 가장 오른쪽 서브 블록의 데이터들(휘도 신호의 경우 (a)의 4x16 서브 블록의 데이터, 색차 신호의 경우 (b)의 2x8 서브 블록의 데이터)과 현재 매크로 블록(Current MB)의 가장 오른쪽(right) 서브 블록의 데이터들(휘도 신호의 경우 (a)의 4x16 서브 블록의 데이터, 색차 신호의 경우 (b)의 2x8 서브 블록의 데이터)의 처리에 있다. 상기 16x16 크기를 가지는 매크로 블록은 다양한 크기의 서브 블록으로 나눌 수 있다. 예를 들어, 4x16 서브 블록, 2x8 서브 블록, 4x4 서브 블록 등으로 나눌 수 있다.
만일 휘도 신호를 디블로킹 필터링할 경우, 수직 방향은 4x16 서브 블록 단위로, 수평 방향은 4x20 서브 블록 단위로 데이터 입/출력이 이루어진다.
그리고 휘도 신호를 예로 들 경우, 상기된 도 1에서는 이전 왼쪽 매크로 블록의 가장 오른쪽 4x16 서브 블록의 데이터를 외부 메모리로부터 입력받았다.
하지만 본 발명에서는 이를 외부 메모리로부터 입력받지 않는다. 여기에 해당하는 데이터는 디블로킹 필터의 내부 레지스터에 저장되어 있기 때문이다.
그리고 본 발명에서 현재 매크로 블록의 가장 오른쪽 4x16 서브 블록의 데이터는 디블로킹 필터링 이후에 외부 메모리에 바로 저장하지 않는다. 왜냐하면 이 데이터들은 다음 MB의 디블로킹 필터링시 이용되며, 이후에 가장 왼쪽 수직 에지(Left Vertical Edge)의 필터링에 의해 다시 사용되어 변형될 것이기 때문이다. 즉, 현재 MB의 가장 오른쪽 4x16 서브 블록의 데이터는 다음 MB의 디블로킹 필터링시 이전 왼쪽 MB의 4x16 서브 블록의 데이터로 이용되기 때문이다. 그러므로 디블로킹 필터링된 현재 MB의 가장 오른쪽 4x16 서브 블록의 데이터는 다음 MB의 디블로킹 필터링 이후에 한번만 외부 메모리에 저장하면 된다.
상기한 설명을 정리하면 하기의 표 1과 같다.
항목 기존(도1 참조) 본 발명(도3 참조)
Upper MB 16x4 입력 O O
Left MB 4x16 입력 O X
Current MB 16x16 입력 O O
Deblock Filtering Process O O
Upper MB 16x4 출력 O O
Left MB 4x16 출력 O O
Current MB left 12x16 출력 O O
Current MB right 4x16 출력 O X
즉, 현재 MB에 대한 디블로킹 필터링이 수행되어 외부 메모리에 저장할 때, 상기 현재 MB의 가장 오른쪽 4x16(휘도 신호인 경우, 색차 신호는 2x8) 서브 블록의 데이터는 외부 메모리로 저장하지 않고 디블로킹 필터의 내부 레지스터에 저장한다. 그리고 상기 내부 레지스터에 저장된 데이터를 다음 MB의 디블로킹 필터링에 이용한다. 다시 말해, 다음 MB의 디블로킹 필터링시 이전 왼쪽 MB의 데이터를 외부 메모리에서 입력받지 않고 상기 내부 레지스터에 저장된 데이터를 사용한다.
이때 에지의 필터링되는 순서를 도 4와 같이 바꾼다.
도 4에서 각 번호는 휘도 신호의 경우 (a)와 같이 4개의 에지에 해당하고, 색차 신호의 경우 (b)와 같이 2개의 에지에 해당한다.
예를 들어 9번 수평 에지는 13번 수직 에지의 결과와는 전혀 상관이 없이 일정하다. 즉 1번과 5번 수직 필터링 이후에 9번 수평 필터링을 수행하면 된다.
도 5는 본 발명에 따른 디블로킹 필터의 하드웨어 구조로서, 휘도 신호에 대한 예를 보이고 있다.
도 5를 보면, 제1 내지 제3 휘도 버퍼(211~213)와 휘도 필터부(411)를 포함하여 구성된다. 이때 상기 제1 내지 제3 휘도 버퍼(211~213)의 입/출력단에는 복수개 이상의 입력 중 하나를 선택 출력하는 제1 내지 제5 선택부 (111,112,113,311,312)가 구비된다.
상기 제1,제3 휘도 버퍼(211,213)는 4x16 서브 블록의 데이터를 저장할 수 있는 내부 레지스터이고, 상기 제2 휘도 버퍼(212)는 4x4 서브 블록의 데이터를 저장할 수 있는 내부 레지스터이다.
상기 제1 내지 제5 선택부(111,112,113,311,312)는 스위칭 소자를 이용할 수도 있고, 먹스를 이용할 수도 있으며, 복수개 이상의 입력 중 하나를 선택하여 출력할 수 있는 소자는 어느 것이나 가능하다.
상기 제1 선택부(111)는 버퍼 SRAM으로부터 수직 에지 필터링할 현재 MB의 4x16 서브 블록의 데이터를, 상기 휘도 필터부(411)로부터 수직 에지 필터링된 4x16 서브 블록의 데이터를 입력받아 선택적으로 제1 휘도 버퍼(211)에 저장한다.
상기 제2 선택부(112)는 버퍼 SRAM으로부터 수평 에지 필터링할 현재 MB의 4x4 서브 블록의 데이터를, 상기 휘도 필터부(411)로부터 수평 에지 필터링된 4x4 서브 블록의 데이터를 입력받아 선택적으로 제2 휘도 버퍼(212)에 저장한다.
상기 제3 선택부(113)는 제1 휘도 버퍼(211)로부터 수직 에지 필터링된 4x16 서브 블록의 데이터를, 상기 휘도 필터부(411)로부터 수직 에지 필터링된 현재 4x16 서브 블록의 데이터(Q)를, 상기 휘도 필터부(411)로부터 수직 에지 필터링된 이전 4x16 서브 블록의 데이터(P)를 입력받아 선택적으로 제3 휘도 버퍼(213)에 저장한다.
상기 제4 선택부(311)는 상기 제1,제3 휘도 버퍼(211,213)의 출력 중 하나를 현재 필터링할 데이터(q)로 선택하여 상기 휘도 필터부(411)로 출력한다.
상기 제5 선택부(312)는 상기 제2,제3 휘도 버퍼(212,213)의 출력 중 하나를 이미 필터링된 데이터(p)로 선택하여 상기 휘도 필터부(411)로 출력한다.
그리고 수직, 수평 에지 필터링이 모두 끝나 제2 휘도 버퍼(212)에 저장된 4x4 서브 블록의 데이터와, 제3 휘도 버퍼(213)에 저장된 4x16 서브 블록의 데이터는 버퍼 SRAM에 저장된다. 그런데 현재 MB의 가장 오른쪽 4x16 서브 블록의 데이터는 다음 MB의 수직 에지 필터링이 끝난 후에 버퍼 SRAM에 저장된다.
이때 상기 제1 내지 제5 선택부(111~113,311,312)의 선택 동작 제어, 제1 내지 제3 휘도 버퍼(211~213)의 데이터 입/출력 제어는 미도시된 제어부 예를 들면, 마이콤에서 수행한다.
이와 같이 구성된 도 5에서 p, q, P, Q는 휘도 필터부(411)의 입력과 출력을 각각 나타내며, 도 6에 그림으로 설명하였다.
즉, 도 6에서 p3, p2, p1, p0, q0, q1, q2, q3가 휘도 필터부(411)의 입력이 되고, P3, P2, P1, P0, Q0, Q1, Q2, Q3가 휘도 필터부(411)의 출력이 된다. 여기서 P2는 p2, P1은 p1, P0는 p0, Q0는 q0, Q1은 q1, 그리고 Q2는 q2를 대치한다.
한편 색차 신호도 마찬가지로 도 5와 같은 구조를 갖는다. 단지 휘도 신호와 차이점은 내부 레지스터의 크기이다.
도 7은 도 5에 도시된 제1 내지 제3 버퍼(211~213)의 관리 및 동작 설명을 표로 보인 것으로서, 제1 내지 제5 선택부(111~113,311,312)의 제어 및 동작 설명은 생략하였다.
즉, 단계 1에서는 버퍼 SRAM으로부터 현재 MB의 첫 번째 4x16 서브 블록의 데이터를 읽어 와 제1 선택부(111)를 거쳐 제1 휘도 버퍼(211)에 저장한다. 이때 제3 휘도 버퍼(213)에는 이전 왼쪽 MB의 네 번째(즉, 가장 오른쪽) 4x16 서브 블록의 데이터가 저장되어 있다. 그러므로 상기 제1 휘도 버퍼(211)에 저장된 현재 MB의 첫 번째 4x16 서브 블록의 데이터와 제3 휘도 버퍼(213)에 저장된 이전 MB의 네 번째 4x16 서브 블록의 데이터가 각각 제4,제5 선택부(311,312)를 거쳐 휘도 필터부(411)로 입력된다. 상기 휘도 필터부(411)는 이전 MB의 네 번째 4x16 서브 블록의 데이터를 이용하여 현재 MB의 첫 번째 4x16 서브 블록의 데이터를 디블로킹 필터링된다(즉, 도 5의 수직 에지 1,2,3,4).
상기 수직 에지 필터링된 현재 MB의 첫 번째 4x16 서브 블록의 데이터(Q)는 제1 선택부(111)를 거쳐 제1 휘도 버퍼(211)에 저장된다. 그리고 상기 수직 에지 필터링에 이용된 이전 MB의 네 번째 4x16 서브 블록의 데이터(P)는 제3 선택부(113)를 거쳐 제3 휘도 버퍼(213)에 저장된 후 버퍼 SRAM으로 출력된다. 상기 단계 1이 수행되고 나면 현재 MB의 첫 번째 4x16 서브 블록에 대한 수직 에지 필터링이 완료된다.
단계 2에서는 제1 휘도 버퍼(211)에 저장된 현재 MB의 첫번째 4x16 서브 블록의 데이터를 모두 제3 선택부(113)를 거쳐 제3 휘도 버퍼(213)로 옮긴다.
단계 3에서는 버퍼 SRAM으로부터 현재 MB의 두 번째 4x16 서브 블록의 데이터를 읽어 와 제1 선택부(111)를 거쳐 제1 휘도 버퍼(211)에 저장한다. 이때 제3 휘도 버퍼(213)에는 수직 에지 필터링된 현재 MB의 첫 번째 4x16 서브 블록의 데이터가 저장되어 있다. 그러므로 상기 제1 휘도 버퍼(211)에 저장된 현재 MB의 두 번 째 4x16 서브 블록의 데이터와 제3 휘도 버퍼(213)에 저장된 현재 MB의 첫번째 4x16 서브 블록의 데이터가 각각 제4,제5 선택부(311,312)를 거쳐 휘도 필터부(411)로 입력되어 수직 에지 필터링된다(즉, 도 5의 수직 에지 5,6,7,8).
상기 수직 에지 필터링된 현재 MB의 두 번째 4x16 서브 블록의 데이터(Q)는 제1 선택부(111)를 거쳐 제1 휘도 버퍼(211)에 저장된다. 그리고 상기 수직 에지 필터링에 이용된 현재 MB의 첫 번째 4x16 서브 블록의 데이터(P)는 제3 선택부(113)를 거쳐 제3 휘도 버퍼(213)에 저장된다. 이때 현재 MB의 첫 번째 4x16 서브 블록의 데이터는 수직 방향에 대해서만 필터링되어 있고, 수평 방향으로는 아직 필터링 전이므로 버퍼 SRAM으로 출력되지 않는다. 그리고 수평 에지 필터링을 위해 버퍼 SRAM으로부터 이전 위쪽 MB의 첫 번째 4x4 서브 블록의 데이터를 읽어 와 제2 선택부(112)를 거쳐 제2 휘도 버퍼(212)에 저장한다. 상기 단계 3이 수행되고 나면 현재 MB의 두 번째 4x16 서브 블록에 대한 수직 에지 필터링이 완료된다.
단계 4에서는 제 3 휘도 버퍼(213)로부터 현재 MB의 첫 번째 4x16 서브 블록의 첫 번째 4x4 데이터를 읽어 제4 선택부(311)를 거쳐 휘도 필터부(411)로 출력한다. 그리고 제2 휘도 버퍼(212)로부터 이전 위쪽 MB의 첫 번째 4x4 서브 블록의 데이터를 읽어 제5 선택부(312)를 거쳐 휘도 필터부(411)로 출력한다. 상기 휘도 필터부(411)는 이전 위쪽 MB의 첫 번째 4x4 서브 블록의 데이터를 이용하여 현재 MB의 첫 번째 4x16 서브 블록의 첫 번째 4x4 데이터를 디블로킹 필터링한다(즉, 도 5의 수평 에지 9). 상기 휘도 필터부(411)에서 수평 에지 필터링된 현재 MB의 첫 번째 4x16 서브 블록의 첫 번째 4x4 데이터(Q)는 제1,제3 선택부(111,113)를 거쳐 제 1,제3 휘도 버퍼(211,213)에 저장된다.
그리고 상기 휘도 필터부(411)에서 수평 에지 필터링에 이용된 현재 MB의 첫 번째 4x16 서브 블록의 첫 번째 4x4 데이터(P)는 제2 선택부(112)를 거쳐 제2 휘도 버퍼(212)에 저장된다.
상기된 과정을 반복하면 현재 MB의 첫 번째 4x16 서브 블록의 4개의 4x4 데이터에 대한 수평 에지 필터링이 완료된다(즉, 도 5의 수평 에지 9,10,11,12). 이어 수직, 수평 에지 필터링이 모두 끝난 제3 휘도 버퍼(213)에 저장된 현재 MB의 첫 번째 4x16 서브 블록의 데이터는 버퍼 SRAM으로 출력된다.
단계 5에서는 제1 휘도 버퍼(211)에 저장된 현재 MB의 첫번째 4x16 서브 블록의 데이터를 모두 제3 선택부(113)를 거쳐 제3 휘도 버퍼(213)로 옮긴다.
단계 6에서는 상기된 과정을 반복하여 현재 MB의 세 번째 4x16 서브 블록에 대한 수직 에지 필터링을 수행하고(도 5의 수직 에지 13,14,15,16), 단계 7에서는 현재 MB의 두 번째 4x16 서브 블록에 대한 수평 에지 필터링을 수행한다(도 5의 수평 에지 17,18,19,20). 이어 수직, 수평 에지 필터링이 모두 끝나 제3 휘도 버퍼(213)에 저장된 현재 MB의 두 번째 4x16 서브 블록의 데이터는 버퍼 SRAM으로 출력된다.
단계 8에서는 제1 휘도 버퍼(211)에 저장된 현재 MB의 세번째 4x16 서브 블록의 데이터를 모두 제3 선택부(113)를 거쳐 제3 휘도 버퍼(213)로 옮긴다.
단계 9와 10에서도 마찬가지로 상기된 과정을 반복하여 현재 MB의 네 번째 4x16 서브 블록에 대한 수직 에지 필터링을 수행하고(도 5의 수직 에지 21,22,23,24), 현재 MB의 세 번째 4x16 서브 블록에 대한 수평 에지 필터링을 수행한다(도 5의 수평 에지 25,26,27,28). 이어 수직, 수평 에지 필터링이 모두 끝나 제3 휘도 버퍼(213)에 저장된 현재 MB의 세 번째 4x16 서브 블록의 데이터는 버퍼 SRAM으로 출력된다.
단계 11에서는 제1 휘도 버퍼(211)에 저장된 현재 MB의 네번째 4x16 서브 블록의 데이터를 모두 제3 선택부(113)를 거쳐 제3 휘도 버퍼(213)로 옮긴다.
단계 12에서는 현재 MB의 네 번째 4x16 서브 블록의 수평 에지 필터링을 위해 버퍼 SRAM으로부터 이전 위쪽 MB의 네 번째 4x4 서브 블록의 데이터를 읽어 제2 선택부(112)를 거쳐 제2 휘도 버퍼(212)에 저장한다. 이어 제 3 휘도 버퍼(213)로부터 현재 MB의 네 번째 4x16 서브 블록의 첫 번째 4x4 데이터를 읽어 제4 선택부(311)를 거쳐 휘도 필터부(411)로 출력한다. 그리고 제2 휘도 버퍼(212)로부터 이전 위쪽 MB의 네 번째 4x4 서브 블록의 데이터를 읽어 제5 선택부(312)를 거쳐 휘도 필터부(411)로 출력한다. 상기 휘도 필터부(411)는 이전 위쪽 MB의 네 번째 4x4 서브 블록의 데이터를 이용하여 현재 MB의 네 번째 4x16 서브 블록의 첫 번째 4x4 데이터를 디블로킹 필터링한다(즉, 도 5의 수평 에지 29). 상기 휘도 필터부(411)에서 수평 에지 필터링된 현재 MB의 네 번째 4x16 서브 블록의 첫 번째 4x4 데이터(Q)는 제3 선택부(113)를 거쳐 제3 휘도 버퍼(213)에 저장된다. 그리고 상기 휘도 필터부(411)에서 수평 에지 필터링에 이용된 현재 MB의 네 번째 4x16 서브 블록의 첫 번째 4x4 데이터(P)는 제2 선택부(112)를 거쳐 제2 휘도 버퍼(212)에 저장된다.
상기된 과정을 반복하면 현재 MB의 네 번째 4x16 서브 블록의 4개의 4x4 데 이터에 대한 수평 에지 필터링이 완료된다(즉, 도 5의 수평 에지 29,30,31,32).
전술한 바와 같이 상기 제1 휘도 버퍼(211)는 수직 에지의 필터링에서만 이용된다. 이에 비해 제3 휘도 버퍼(213)는 수직 에지뿐만 아니라 수평 에지의 입력과 출력에 쓰일 수 있다. 그리고 제2 휘도 버퍼(212)는 톱 수평 에지(Top Horizontal Edge)의 수평 에지 필터링에만 이용된다.
이때, 현재 MB를 기준으로 바로 위쪽 MB의 가장 아래쪽 4x4 서브 블록의 데이터들은 수평 에지 필터링에 이용되기 위해 제2 휘도 버퍼(212)로 입력되고, 수평 에지 필터링된 결과가 제2 휘도 버퍼(212)로부터 버퍼 SRAM으로 출력되어 저장된다. 그리고 수직 에지 필터링될 현재(Current) MB의 데이터들은 제1 휘도 버퍼(211)로 입력되고 수직 에지 필터링을 거친 후에 제3 휘도 버퍼(213)로 옮겨져 다시 수평 에지 필터링을 거친다. 이 결과가 제3 휘도 버퍼(213)에 저장되고 이후 버퍼 SRAM으로 출력되어 저장된다. 상기 버퍼 SRAM으로 저장된 데이터는 DMA를 통해 외부 메모리에 저장된다. 이때 수직, 수평 에지 필터링된 현재 MB의 네 번째 4x16 데이터들은 다음 MB의 첫 번째 4x16 데이터의 수직 에지 필터링이 끝난 후에 버퍼 SRAM을 거쳐 외부 메모리에 저장된다.
마지막으로 프레임의 가장 오른쪽(Right-most) MB의 경우를 생각하면 제3 휘도 버퍼(213)에 남아있는 네 번째 4x16 데이터는 더 이상 필터링될 필요가 없다. 따라서 이 데이터를 외부 메모리로 저장하기 위해서 별도의 명령(Command)이 필요하다. 이를 위해서 본 발명에서는 Buffer2TOSRAM 이라는 명령을 사용한다.
그리고 색차 신호의 필터링(Chroma Filtering) 순서도 위와 유사하다.
한편, 본 발명에서 사용되는 용어(terminology)들은 본 발명에서의 기능을 고려하여 정의 내려진 용어들로써 이는 당분야에 종사하는 기술자의 의도 또는 관례 등에 따라 달라질 수 있으므로 그 정의는 본 발명의 전반에 걸친 내용을 토대로 내려져야 할 것이다.
본 발명을 상술한 실시예에 한정되지 않으며, 첨부된 청구범위에서 알 수 있는 바와 같이 본 발명이 속한 분야의 통상의 지식을 가지 자에 의해 변형이 가능하고 이러한 변형은 본 발명의 범위에 속한다.
상기에서 설명한 본 발명에 따른 디블로킹 필터 및 필터링 방법의 효과를 설명하면 다음과 같다.
첫째, H.264에서 연산량이 가장 많은 부분인 디블로킹 필터를 하드웨어 코프로세서로 구현함으로써, 소모되는 클럭 사이클을 줄여 저 전력 구현이 가능하다.
둘째, 디블로킹 필터 결과인 현재 MB의 가장 오른쪽(right-most) 4x16(Luma 인 경우) 데이터를 바로 외부 메모리에 저장하지 않고, 내부 레지스터에 가지고 있다가 다음 MB의 디블록킹 필터링에서 이전 왼쪽 MB 데이터로 이용한 후 외부 메모리에 저장함으로써, 외부 메모리와의 트랜지션(Transition)을 줄여 클럭 사이클을 줄임에 의해 전력 소모를 줄일 수 있다.
셋째, 각 에지들의 필터링 순서를 바꿈으로써, 내부적으로 필요한 리소스 즉, 레지스터 수를 줄일 수 있다.
넷째, 이로 인해 버퍼 SRAM과의 Interaction을 줄임으로써, 클럭 사이클을 줄이고 전력 소모를 줄일 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.

Claims (9)

  1. 수직, 수평 에지 필터링할 데이터를 출력하거나, 수직과 수평 에지가 모두 디블로킹 필터링된 데이터를 입력받아 저장하는 외부 메모리;
    수직 에지 필터링할 현재 매크로 블록의 데이터를 제1 서브 블록 단위로 입력받아 일시 저장한 후 출력하는 제1 버퍼;
    수평 에지 필터링에 이용할 매크로 블록의 데이터와 수평 에지 필터링된 현재 매크로 블록의 데이터를 제2 서브 블록 단위로 선택적으로 입력받아 일시 저장하며, 수직과 수평 에지가 모두 디블로킹 필터링된 데이터는 제2 서브 블록 단위로 상기 외부 메모리로 출력하는 제2 버퍼;
    수직 에지 필터링에 이용할 매크로 블록 데이터를 일시 저장한 후 제1 서브 블록 단위로 출력하거나, 수직 에지 필터링된 현재 매크로 블록의 데이터를 일시 저장한 후 수평 에지 필터링하기 위해 제2 서브 블록 단위로 출력하거나, 수직과 수평 에지가 모두 디블로킹 필터링된 데이터를 일시 저장한 후 제1 서브 블록 단위로 상기 외부 메모리로 출력하는 제3 버퍼;
    상기 제1 내지 제3 버퍼에서 수직이나 수평 에지 필터링할 데이터와 필터링에 이용할 데이터를 입력받아 수직이나 수평 에지 필터링을 수행하는 필터부; 및
    상기 제1 내지 제3 버퍼의 데이터 입/출력을 제어하며, 현재 매크로 블록의 디블로킹 필터링이 끝난 가장 오른쪽 제1 서브 블록 단위의 데이터는 다음 매크로 블록의 디블로킹 필터링에 이용된 후 상기 외부 메모리로 출력되도록 상기 제3 버 퍼를 제어하는 제어부를 포함하여 구성되는 것을 특징으로 하는 이동형 방송 수신기의 디블로킹 필터.
  2. 제 1 항에 있어서,
    상기 디블로킹 필터링할 데이터가 휘도 신호이면 제1 서브 블록은 4x16 단위이고 제2 서브 블록은 4x4 단위이며,
    색차 신호이면 제1 서브 블록은 2x8 단위이고 제2 서브 블록은 2x2 단위인 것을 특징으로 하는 이동형 방송 수신기의 디블로킹 필터.
  3. 제 1 항에 있어서,
    상기 제1 내지 제3 버퍼의 입/출력단 모두에 제어부의 제어에 의해 복수개 이상의 입력 중 하나를 선택 출력하는 선택부가 더 포함되는 것을 특징으로 하는 이동형 방송 수신기의 디블로킹 필터.
  4. 제 1 항에 있어서, 상기 제1 버퍼는
    상기 외부 메모리로부터 수직 에지 필터링할 현재 매크로 블록의 데이터를 제1 서브 블록 단위로 입력받아 일시 저장한 후 상기 필터부로 출력하고, 상기 필터부에서 수직이나 수평 에지 필터링된 데이터를 입력받아 일시 저장한 후 제 3 버퍼로 출력하는 것을 특징으로 하는 이동형 방송 수신기의 디블로킹 필터.
  5. 제 1 항에 있어서, 상기 제2 버퍼는
    수평 에지 필터링에 이용할 데이터 중 현재 매크로 블록의 제1 서브 블록 중 가장 위쪽 제2 서브 블록에 이용할 데이터로 외부 메모리의 이전 위쪽 매크로 블록의 데이터를 제2 서브 블록 단위로 입력받고, 나머지 데이터로 상기 필터부에서 수직 필터링된 바로 전 서브 블록의 데이터를 입력받아 일시 저장한 후 상기 필터부로 출력하는 것을 특징으로 하는 이동형 방송 수신기의 디블로킹 필터.
  6. 제 1 항에 있어서,
    상기 제어부는 디블로킹 필터링할 데이터가 휘도 신호이면
    현재 매크로 블록 중 첫 번째, 두 번째 서브 블록에 대한 수직 에지 필터링을 수행하고,
    첫 번째 서브 블록에 대한 수평 에지 필터링을 수행하고,
    세 번째 서브 블록에 대한 수직 에지 필터링을 수행하고,
    두 번째 서브 블록에 대한 수평 에지 필터링을 수행하고,
    네 번째 서브 블록에 대한 수직 에지 필터링을 수행하고,
    세 번째, 네 번째 서브 블록에 대한 수평 에지 필터링을 수행하도록 제어하는 것을 특징으로 하는 이동형 방송 수신기의 디블로킹 필터.
  7. 수직과 수평 방향으로 디블로킹 필터링할 데이터를 출력하거나, 디블로킹 필터링된 데이터를 입력받아 저장하는 외부 메모리, 내부 버퍼, 디블로킹 필터를 구 비한 이동형 방송 수신기의 디블로킹 필터링 방법에 있어서,
    (a) 수직 에지 필터링할 현재 매크로 블록의 데이터와 수평 에지 필터링에 이용할 이전 매크로 블록의 데이터는 상기 외부 메모리로부터 입력받는 단계;
    (b) 필터링할 데이터의 종류 및 필터링에 이용할 데이터의 종류에 따라 수직이나 수평 에지 필터링을 수행하는 단계;
    (c) 상기 (b) 단계에서 수직, 수평 에지 필터링이 모두 끝난 현재 매크로 블록의 데이터 중 가장 오른쪽 서브 블록의 데이터를 제외한 나머지 데이터는 상기 외부 메모리로 출력하는 단계; 및
    (d) 상기 (c) 단계의 가장 오른쪽 서브 블록의 데이터는 내부 버퍼에 저장하고 있다가 다음 매크로 블록의 디블로킹 필터링에 이용된 후에 상기 외부 메모리로 출력하는 단계를 포함하여 이루어지는 것을 특징으로 하는 이동형 방송 수신기의 디블로킹 필터링 방법.
  8. 제 7 항에 있어서, 상기 (a) 단계는
    현재 매크로 블록의 수직 에지 필터링에 이용할 이전 매크로 블록의 데이터는 입력받지 않는 것을 특징으로 하는 이동형 방송 수신기의 디블로킹 필터링 방법.
  9. 제 7 항에 있어서, 상기 (b) 단계는
    상기 디블로킹 필터링할 데이터가 휘도 신호이면
    현재 매크로 블록 중 첫 번째, 두 번째 서브 블록에 대한 수직 에지 필터링을 수행하는 단계와,
    첫 번째 서브 블록에 대한 수평 에지 필터링을 수행하는 단계와,
    세 번째 서브 블록에 대한 수직 에지 필터링을 수행하는 단계와,
    두 번째 서브 블록에 대한 수평 에지 필터링을 수행하는 단계와,
    네 번째 서브 블록에 대한 수직 에지 필터링을 수행하는 단계와,
    세 번째, 네 번째 서브 블록에 대한 수평 에지 필터링을 수행하는 단계의 순으로 디블로킹 필터링을 수행하는 것을 특징으로 하는 이동형 방송 수신기의 디블로킹 필터링 방법.
KR1020050005734A 2005-01-21 2005-01-21 이동형 방송 수신기의 디블로킹 필터 및 필터링 방법 KR100686141B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050005734A KR100686141B1 (ko) 2005-01-21 2005-01-21 이동형 방송 수신기의 디블로킹 필터 및 필터링 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050005734A KR100686141B1 (ko) 2005-01-21 2005-01-21 이동형 방송 수신기의 디블로킹 필터 및 필터링 방법

Publications (2)

Publication Number Publication Date
KR20060084960A KR20060084960A (ko) 2006-07-26
KR100686141B1 true KR100686141B1 (ko) 2007-02-23

Family

ID=37174823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050005734A KR100686141B1 (ko) 2005-01-21 2005-01-21 이동형 방송 수신기의 디블로킹 필터 및 필터링 방법

Country Status (1)

Country Link
KR (1) KR100686141B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100903863B1 (ko) * 2007-01-25 2009-06-24 주식회사 씬멀티미디어 Ｗｍｖ 디코더의 오버랩 변환부와 디블록킹 필터 사이의인터페이스 방법
KR100824287B1 (ko) * 2007-02-13 2008-04-24 한국과학기술원 저전력 고속 디블록킹 필터
KR100856551B1 (ko) * 2007-05-31 2008-09-04 한국과학기술원 Ｈ．２６４／ａｖｃ에서의 디블록 필터 및 필터링 방법
KR101496418B1 (ko) * 2008-09-26 2015-02-26 삼성전자 주식회사 영상 디블로킹을 위한 멀티 프로세싱 연산량 조절 장치 및 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950034238A (ko) * 1994-03-29 1995-12-26 오오가 노리오 불법 더빙을 방지하며, 디지탈 비디오 및 오디오 신호를 재생하는 장치
KR960002278A (ko) * 1994-06-14 1996-01-26 모리시따 요오이찌 비디오 신호의 고속 코팅, 기록 및 재생 및, 전송장치
KR970019558A (ko) * 1995-09-19 1997-04-30 모리시따 요오이찌 화상 부호화 및 기록/재생 장치 및 방법
KR19980064553A (ko) * 1996-12-24 1998-10-07 이데이노부유키 화상 기록 재생 장치 및 화상 기록 재생 방법
KR20020084712A (ko) * 2001-05-02 2002-11-11 주식회사 하이닉스반도체 디블로킹 필터용 16비트 단위 어드레스 구조를 가지는메모리 맵
KR20040054606A (ko) * 2001-11-29 2004-06-25 마츠시타 덴끼 산교 가부시키가이샤 코딩 왜곡 제거 방법, 비디오 인코딩 방법, 비디오 디코딩방법, 및 그것을 실현하는 장치 및 프로그램

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950034238A (ko) * 1994-03-29 1995-12-26 오오가 노리오 불법 더빙을 방지하며, 디지탈 비디오 및 오디오 신호를 재생하는 장치
KR960002278A (ko) * 1994-06-14 1996-01-26 모리시따 요오이찌 비디오 신호의 고속 코팅, 기록 및 재생 및, 전송장치
KR970019558A (ko) * 1995-09-19 1997-04-30 모리시따 요오이찌 화상 부호화 및 기록/재생 장치 및 방법
KR19980064553A (ko) * 1996-12-24 1998-10-07 이데이노부유키 화상 기록 재생 장치 및 화상 기록 재생 방법
KR20020084712A (ko) * 2001-05-02 2002-11-11 주식회사 하이닉스반도체 디블로킹 필터용 16비트 단위 어드레스 구조를 가지는메모리 맵
KR20040054606A (ko) * 2001-11-29 2004-06-25 마츠시타 덴끼 산교 가부시키가이샤 코딩 왜곡 제거 방법, 비디오 인코딩 방법, 비디오 디코딩방법, 및 그것을 실현하는 장치 및 프로그램

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
1019950034238
1019960002278
1019970019558
1019980064553
1020020084712
1020040054606

Also Published As

Publication number Publication date
KR20060084960A (ko) 2006-07-26

Similar Documents

Publication Publication Date Title
Huang et al. Architecture design for deblocking filter in H. 264/JVT/AVC
Liu et al. A memory-efficient deblocking filter for H. 264/AVC video coding
CN105898335B (zh) 提升硬件效率的环路滤波方法以及环路滤波装置
TWI295140B (en) A dual-mode high throughput de-blocking filter
Ozcan et al. A high performance deblocking filter hardware for high efficiency video coding
KR20060060919A (ko) Ｈ.264/ｍｐｅｇ-4 에서의 블록킹 효과를 제거하기 위한디블록 필터 및 필터링 방법
US20060133504A1 (en) Deblocking filters for performing horizontal and vertical filtering of video data simultaneously and methods of operating the same
Khurana et al. A pipelined hardware implementation of in-loop deblocking filter in H. 264/AVC
Cheng et al. An in-place architecture for the deblocking filter in H. 264/AVC
CN103947208A (zh) 减少解块滤波器的方法及装置
KR100686141B1 (ko) 이동형 방송 수신기의 디블로킹 필터 및 필터링 방법
Liu et al. An in/post-loop deblocking filter with hybrid filtering schedule
Li et al. De-blocking filter design for HEVC and H. 264/AVC
Lin et al. Efficient deblocking filter architecture for H. 264 video coders
KR100856551B1 (ko) Ｈ．２６４／ａｖｃ에서의 디블록 필터 및 필터링 방법
Chen et al. A memory efficient architecture for deblocking filter in H. 264 using vertical processing order
GB2459567A (en) Video signal edge filtering
KR101031493B1 (ko) 에이치 닷 264 표준에 근거한 디코더용 움직임 보상기 및 그 보간 연산 방법
Chen et al. An Efficient Architecture for Deblocking Filter in H. 264/AVC Video Coding.
KR100672327B1 (ko) 동영상 디코더 및 인트라 예측 방법
Kthiri et al. A parallel hardware architecture of deblocking filter in H264/AVC
KR100617086B1 (ko) 비디오 디코더의 인트라 예측 장치
Chao et al. A high throughput and data reuse architecture for H. 264/AVC deblocking filter
Chien et al. A high throughput in-loop de-blocking filter supporting H. 264/AVC BP/MP/HP video coding
Lai et al. A memory interleaving and interlacing architecture for deblocking filter in H. 264/AVC

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091230

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee