CN108988615B - 一种并联均流电路拓扑结构 - Google Patents

Abstract

本发明涉及一种并联均流电路拓扑结构，其包括直流母线、两端分别连接到直流母线的N个并联的功率模块以及并联均流电路，所述N个并联的功率模块的N个输出端通过所述并联均流电路连接在一起；所述并联均流电路包括N个环形磁芯和N个附加绕组，每个附加绕组分别缠绕在每个环形磁芯上。本发明不依赖于传感器和反馈控制，电路结构简单易行，同时扩展性好，可以很容易地扩展适用于任何数量的并联功率器件，能够应用于各种需要并联功率器件的场合，特别是高功率多器件并联的场合，并且均流效果好，能够很好地实现各并联功率器件的瞬态电流平衡，具有很高的应用价值。

Description

一种并联均流电路拓扑结构

技术领域

本发明属于电力电子变换器技术领域，尤其涉及一种用于功率转换器等的多个并联SiC-MOSFET模块的均流电路。

背景技术

SiC半导体功率器件由于其卓越的性能而非常适合于高频率、高效率和高温应用场合。然而，目前市场上可买到的SiC-MOSFET功率模块的最大电流额定值仅为几百安培(约300A)，这对于高功率应用是不够的。为了提高功率转换器的电流额定值，可以并联多个SiC-MOSFET模块。当SiC-MOSFET并联时，必须保证并联SiC-MOSFET之间的瞬态电流平衡，否则将会引起局部的过流和过热，并联的SiC-MOSFET的可靠性将受到影响。引起并联SiC-MOSFET瞬态电流不平衡的主要原因是栅极阈值电压的变化。由于栅极门槛电压不匹配，各并联的SiC-MOSFET的瞬态电流间可能存在巨大的差异，导致并联的SiC-MOSFET之间不均匀的开关损耗分布。

为了实现瞬态电流平衡，目前大多采用“主动”方法和“被动”方法。“主动”方法根据流过SiC-MOSFET的电流的差别，通过模拟闭环控制电路主动的调节两个并联器件的门极开通延时和关断延时，从而实现瞬态电流的平衡。“被动”方法通过在SiC-MOSFET的源极串接电感、门极回路中串入电阻，从而缓解并联SiC-MOSFET器件开启电压不一致导致的开关瞬态电流的不平衡。然而，这些方法是针对并联的低电流额定值SiC-MOSFET而提出的。在这些方法中，差分电流互感器或附加电感直接插入功率回路，并不适用于高功率的应用场合。此外，这些方法仅针对两个并联SiC-MOSFET的情况，而很难延伸到多个并联SiC-MOSFET的情况。

对于大功率场合，实现并联功率器件的电流均衡常用的方法是在两个并联输出端之间采用一个反向耦合的电感。这个耦合电感可以用一个共模磁芯，然后两根输出导线反向穿过共模磁芯再并联在一起来实现，如附图1所示。然而，这种磁环对穿的均流方法一般只适用于两个器件并联的情况，且需要特殊设计的出线端子或出线方式从而实现磁环的对穿。当需要进行多个器件并联时，会导致出线端子或出线方式非常复杂，使应用价值大打折扣。

发明内容

本发明提供一种并联功率器件的均流电路拓扑结构，其能够解决上述技术问题，其不依赖于传感器和反馈控制，电路结构简单易行，同时扩展性好，可以很容易地扩展适用于任何数量的并联功率器件，能够应用于各种需要并联功率器件的场合，特别是高功率多器件并联的场合，并且均流效果好，能够很好地实现各并联功率器件的瞬态电流平衡，具有很高的应用价值。

一种并联均流电路拓扑结构，其特征在于：包括直流母线、两端分别连接到直流母线的N个并联的功率模块以及并联均流电路，所述N个并联的功率模块的N个输出端通过所述并联均流电路连接在一起；其特征在于，所述并联均流电路包括N个环形磁芯和N个附加绕组，每个附加绕组分别缠绕在每个环形磁芯上。

通过所述并联均流电路，在并联功率模块的输出端和并联连接点之间加入额外的阻抗，从而实现并联器件的瞬态电流平衡。每一个器件的输出端和并联连接点之间都需要一个磁芯，从而引入额外的阻抗，N个功率模块并联需要N个环形磁芯。

进一步的，所述N个并联的功率模块的N个输出端直接穿过环形磁芯，形成单匝电感。所述N个环形磁芯各自的附加绕组的匝数相同，且N个附加绕组相互串联连接形成回路。每个磁芯上都设置附加绕组，并将附加绕组串联起来，从而实现N个环形磁芯之间的反向耦合，构造出一个N相反向耦合的电感。当N个并联功率模块的电流定额相同时，磁环上附加绕组的匝数也相同。当N个并联器件的电流定额不相同时，磁环上附加绕组匝数的比值需与器件电流定额的比值保持一致。

进一步的，所述N个并联的功率模块的N个输出端进一步分别设置隔直电容。

本发明可适用于多个直接并联器件之间需要进行电流均衡的场合，所述N个并联的功率模块是N个SiC-MOSFET半桥模块或N个高频逆变器。

对于电路拓扑中的参数，所述单匝电感的电感值为L₀，所述N个附加绕组的匝数为n匝，则每个附加绕组的电感值L_s＝n²L₀。

实际应用中，单匝电感L₀大于等于最小电感值L_0min，

其中V_max是其中一个并联的功率模块导通而其余的并联功率模块关断时电感L₀两端电压的最大值，ΔT_max是V_max的最大允许持续时间，ΔI_b是最大允许瞬态不平衡电流。

本发明的有益效果是可以很容易地扩展到任何数量的并联SiC-MOSFET半桥模块，非常适用于采用并联SiC-MOSFET半桥模块的高功率应用场合。且此方法不依赖于传感器和反馈控制，因此简单易行。

附图说明

图1是已有的磁环对穿均流方法示意图；图2是本发明所提出的带有并联均流电路的多个并联SiC-MOSFET半桥模块的拓扑图；

图3是并联均流电路的分析模型；

图4是共模等效电路(4-1)和差模等效电路(4-2)；

图5是本发明一个实施例的结构图；

图6是三个并联SiC-MOSFET半桥模块不带并联均流电路，关断时的开关器件电流、电压的波形；

图7是三个并联SiC-MOSFET半桥模块不带并联均流电路，开通时的开关器件电流、电压的波形；

图8是三个并联SiC-MOSFET半桥模块带并联均流电路，关断时的开关器件电流、电压的波形；

图9是三个并联SiC-MOSFET半桥模块带并联均流电路，开通时的开关器件电流、电压的波形；

图10是本发明的另一实施例的结构图；

图11是本发明的又一实施例的结构图。

具体实施方式

下面结合附图和具体实施例，对本发明进行详细说明。

本发明采用的技术方案如图2所示，一种并联均流电路拓扑结构包括Ⅰ直流母线电压V_dc、Ⅱ直流回路电容器C_dc、ⅢN个并联SiC-MOSFET半桥模块HBM₁～HBM_N、Ⅳ并联均流电路。ⅢN个并联的SiC-MOSFET半桥模块的输出端通过所提出的Ⅳ并联均流电路连接在一起，Ⅳ并联均流电路由N个环形磁芯和N个附加绕组组成，每个环形磁芯上缠绕一个附加绕组。磁芯上的这些附加绕组是相同的，由w₁～w_N表示。N个附加绕组w₁～w_N串联连接。

图3示出了图2中IV并联均流电路的分析模型SiC-MOSFET半桥模块的输出端直接穿过环形磁芯，形成单匝电感，这个单匝电感的电感值为L₀。同时，在同一个环形磁芯上还有一个n匝的附加绕组，这个附加绕组的电感值是L_s。环形磁芯上的这些附加绕组是相同的，附加绕组串联连接。L₀和L_s之间的关系为：

L_s＝n²L₀ (1)

优选在并联均流电路中采用高磁导率环形磁芯，此时，可以认为L₀和L_s是完全耦合的，L₀和L_s之间的互感表示为：

进一步的，如图3所示，v_1O,v_2O,…,v_NO为初级电压，i₁,i₂,…,i_N为初级电流，i_s为串联附加绕组电流，它们之间的关系可以表示为：

其中

i₁+i₂+…+i_N＝i_O (4)

由于L₀和L_s是完全耦合的，并且N个附加绕组连接形成一个短路环路，故存在以下关系：

v_1O+v_2O+…+v_NO＝0 (5)

将(5)式带入(3)式可得

将(6)式带入(3)式可得

进一步的，为分析图3的电路，将初级电流i₁,i₂,…,i_N分解为共模(CM)电流i_CM和差模(DM)电流i_DM1,i_DM2,…,i_DMN。共模(CM)电流和差模(DM)电流的定义如下:

则(7)式可被改写为

进一步的，可以获得如图4所示的共模(CM)和差模(DM)等效电路。由图4和(10)式可知并联均流电路对共模(CM)电流没有影响，但为差模(DM)电流提供了L₀。这意味着并联均流电路对并联的SiC-MOSFET输出电流没有影响，但是为它们之间的不平衡电流提供了L₀。

进一步的，L₀在并联连接中引入了额外的阻抗，将并联的SiC-MOSFET半桥模块解耦。因此，通过适当设计并联均流电路，可以实现并联SiC-MOSFET半桥模块的瞬态电流平衡。

输出点的电压v_OG可以表示为：

进一步的，将(5)式带入(11)式，可通过下列式子得出v_OG：

因此，输出点O处的电压是并联节点的平均电压。

进一步的，当一个SiC-MOSFET导通，剩余的SiC-MOSFET断开时，电感L₀两端的电压达到最大值V_max，由下式给出

假设V_max的最大允许持续时间是ΔT_max，并且最大允许瞬态不平衡电流是ΔI_b。那么L₀的最小电感值可以计算为

从式(13)和式(14)可以看出，随着并联的SiC-MOSFET半桥模块个数增加，最小电感L_0min将会增加。

本发明的具体实施方式如图5所示，图5是除了本发明的一个实施例。本实施例中直流输入V_dc为900V。总输出电流i_O＝600A，并联器件数N＝3，采用1700V/300A SiC-MOSFET半桥模块，SiC-MOSFET模块输出电流i₁＝i₂＝i₃＝200A。单匝电感器上的最大电压为600V,为了实现瞬态不平衡电流小于SiC-MOSFET模块输出电流的2％，选择ΔI_b＝4A，则单匝电感L₀的最小电感值为7.5uH。选用DMEGC的Mn-Zn高磁导率材料R10KZ构建电感，选择环形铁心H42*26*18P，对于单匝电感，匝数N₀＝1，所以其电感为13.69uH，选择附加绕组的匝数为100匝，因此短路回路中的电流为2A。

图6显示了图5中三个并联SiC-MOSFET半桥模块不带并联均流电路，关断时的开关器件电流、电压的波形。图7显示了图5中三个并联SiC-MOSFET半桥模块不带并联均流电路，开通时的开关器件电流、电压的波形。图8显示了图5中三个并联SiC-MOSFET半桥模块带并联均流电路，关断时的开关器件电流、电压的波形。图9显示了图5中三个并联SiC-MOSFET半桥模块带并联均流电路，开通时的开关器件电流、电压的波形。对比四个图可知，本发明所提出的均流电路达到了很好的动态均流效果。

虽然本实施例中示出了3个半桥模块的示例，但是需要说明的是，本发明可适用于N个直接并联器件之间需要进行电流均衡的场合，只需增加环形磁芯和串联的附加绕组即可。即，本发明具有很强的扩展性，且简单易行。

此外，图10示出了本发明的另一实施例。在该实施例中，不同的是加入了电容值固定的谐振电容，N个并联的SiC-MOSFET半桥模块的输出端通过所提出的并联均流电路连接在一起，并联均流电路由N个环形磁芯和N个附加绕组组成。磁芯上的这些附加绕组是相同的，由w₁～w_N表示。附加绕组w₁～w_N串联连接。并联均流电路的N条支路分别与N个隔直电容串联，隔直电容的电容值固定，N条支路经过隔直电容后汇形成拓扑结构的输出端。

图11示出了本发明的又一实施例。在该实施例中，不同的是N个并联的高频逆变器。N个直流电压V_dc作为N个高频逆变器的电源，N个并联的高频逆变器输出的正极性端分别通过所提出的并联均流电路的N条支路连接在一起，并联均流电路由N个环形磁芯和N个附加绕组组成。磁芯上的这些附加绕组是相同的，由w₁～w_N表示。附加绕组w₁～w_N串联连接。并联均流电路的N条支路汇集形成输出端，输出端串接负载，之后再分别回到N个高频逆变器输出的负极性端。此外，本发明还可以应用于其它需要并联功率模块的场合。

以上所述，仅为本发明较佳的具体实施方式而非对其限制，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

Claims (8)

1.一种并联均流电路拓扑结构，其特征在于：包括直流母线、两端分别连接到直流母线的N个并联的功率模块以及并联均流电路，所述N个并联的功率模块的N个输出端通过所述并联均流电路连接在一起；其特征在于，所述并联均流电路包括N个环形磁芯和N个附加绕组，每个附加绕组分别缠绕在每个环形磁芯上，且N个附加绕组相互串联连接形成回路。

2.根据权利要求1所述的并联均流电路拓扑结构，所述N个并联的功率模块的N个输出端直接穿过环形磁芯，形成单匝电感。

3.根据权利要求2所述的并联均流电路拓扑结构，所述N个并联的功率模块的电流额定值相同，所述N个环形磁芯各自的附加绕组的匝数相同。

4.根据权利要求2所述的并联均流电路拓扑结构，所述N个并联的功率模块的电流额定值不同，所述N个环形磁芯各自的附加绕组的匝数与所述N个并联的功率模块的电流额定值成正比。

5.根据权利要求2所述的并联均流电路拓扑结构，所述N个并联的功率模块的N个输出端进一步分别设置隔直电容。

6.根据权利要求1所述的并联均流电路拓扑结构，所述N个并联的功率模块是N个SiC-MOSFET半桥模块或N个高频逆变器。

7.根据权利要求3所述的并联均流电路拓扑结构，所述单匝电感的电感值为L₀，所述N个附加绕组的匝数为n匝，则每个附加绕组的电感值L_s＝n²L₀。

8.根据权利要求6所述的并联均流电路拓扑结构，单匝电感L₀大于等于最小电感值L_0min，

其中V_max是其中一个并联的功率模块导通而其余的并联功率模块关断时电感L₀两端电压的最大值，ΔT_max是V_max的最大允许持续时间，ΔI_b是最大允许瞬态不平衡电流。

Images