CN108987571B - 半导体装置及其形成方法 - Google Patents

半导体装置及其形成方法 Download PDF

Info

Publication number
CN108987571B
CN108987571B CN201711289177.8A CN201711289177A CN108987571B CN 108987571 B CN108987571 B CN 108987571B CN 201711289177 A CN201711289177 A CN 201711289177A CN 108987571 B CN108987571 B CN 108987571B
Authority
CN
China
Prior art keywords
layer
dielectric layer
etch stop
tantalum
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711289177.8A
Other languages
English (en)
Other versions
CN108987571A (zh
Inventor
黄宏麟
陈承先
古进誉
黄冠智
黄伟立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN108987571A publication Critical patent/CN108987571A/zh
Application granted granted Critical
Publication of CN108987571B publication Critical patent/CN108987571B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明实施例公开了一种半导体装置及其形成方法。半导体装置包括导电层、第一介电层、磁性层、及蚀刻终止堆叠。所述第一介电层设置在所述导电层之上。所述磁性层设置在所述第一介电层之上。所述蚀刻终止堆叠设置在所述磁性层与所述第一介电层之间。所述蚀刻终止堆叠包括第二介电层及位于所述第二介电层与所述磁性层之间的多个单元层，且所述多个单元层中的每一者包括钽层及位于所述钽层上的氧化钽层。

Description

半导体装置及其形成方法
[相关申请的交叉参考]
本申请主张在2017年5月31日提出申请的序列号为62/512,735的美国临时申请的优先权。上述专利申请全文并入本文供参考且构成本说明书的一部分。
技术领域
本发明实施例涉及一种半导体装置及其形成方法。
背景技术
半导体装置被用于例如个人计算机、手机、数字相机、及其他电子装备等各种电子应用中。半导体装置通常是通过以下方式来制作：在半导体衬底之上依序沉积绝缘层或介电层、导电层、以及半导体层；以及利用光刻对所述各种材料层进行图案化以在所述各种材料层上形成电路组件及元件。
一般来说，电感器是可在由通过电感器的电流形成的磁场中存储能量的无源电子组件。电感器可用于各种各样的应用。然而，存在许多与电感器相关的挑战。
发明内容
本发明实施例的一种半导体装置包括导电层、第一介电层、磁性层、以及蚀刻终止堆叠。所述第一介电层设置在所述导电层之上。所述磁性层设置在所述第一介电层之上。所述蚀刻终止堆叠设置在所述磁性层与所述第一介电层之间且包括多个钽层及多个氧化钽层。
本发明实施例的另一种半导体装置包括导电层、第一介电层、磁性层、以及蚀刻终止堆叠。所述第一介电层设置在所述导电层之上。所述磁性层设置在所述第一介电层之上。所述蚀刻终止堆叠设置在所述磁性层与所述第一介电层之间。所述蚀刻终止堆叠包括第二介电层及位于所述第二介电层与所述磁性层之间的多个单元层，且所述多个单元层中的每一单元层包括钽层及位于所述钽层上的氧化钽层。
本发明实施例的一种形成半导体装置的方法包括至少以下步骤。在导电层之上形成第一介电层。在所述第一介电层之上形成蚀刻终止堆叠，且所述蚀刻终止堆叠包括多个钽层及多个氧化钽层。在所述蚀刻终止堆叠之上形成磁性层。在所述蚀刻终止堆叠覆盖所述第一介电层及所述导电层的同时，移除所述磁性层的一部分。移除所述蚀刻终止堆叠的一部分。
附图说明
结合附图阅读以下详细说明，会最好地理解本公开内容的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的临界尺寸(critical dimension)。
图1A是根据一些实施例的半导体装置的示意性剖视图，且图1B是图1A的所标示部分B的放大图。
图2A至图2H是根据一些实施例的形成半导体结构的方法的示意性剖视图。
图3是示出根据本公开内容一些实施例的形成半导体装置的方法的流程图。
具体实施方式
以下公开内容提供用于实作所提供主题的不同特征的许多不同的实施例或实例。以下阐述组件及排列的具体实例以简化本公开内容。当然，这些仅为实例且不旨在进行限制。举例来说，以下说明中将第二特征形成在第一特征“之上(over)”或第一特征“上(on)”可包括其中第二特征及第一特征被形成为直接接触的实施例，且也可包括其中第二特征与第一特征之间可形成有附加特征、从而使得所述第二特征与所述第一特征可能不直接接触的实施例。另外，本公开内容可能在各种实例中重复使用参考编号及/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身表示所论述的各种实施例及/或配置之间的关系。
此外，为易于说明，本文中可能使用例如“位于…之下(beneath)”、“位于…下面(below)”、“下部的(lower)”、“位于…上(on)”、“位于…之上(over)”、“上覆的(overlying)”、“位于…上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或处于其他取向)且本文中所用的空间相对性描述语可同样相应地进行解释。
也可包括其他特征及工艺。举例来说，可包括测试结构，以帮助对三维(threedimensional，3D)封装或三维集成电路(three dimensional integrated circuit，3DIC)装置进行验证测试。所述测试结构可例如包括在重布线层中或在衬底上形成的测试接垫(test pad)，以便能够对三维封装或三维集成电路进行测试、对探针及/或探针卡(probecard)进行使用等。可对中间结构以及最终结构执行验证测试。另外，可将本文中所公开的结构及方法与包括对已知良好管芯进行中间验证的测试方法结合使用，以提高良率并降低成本。
图1A是根据一些实施例的半导体装置的示意性剖视图，且图1B是图1A的所标示部分B的放大图。
参照图1A，提供衬底100。在一些实施例中，衬底100是半导体衬底，例如硅衬底、绝缘体上硅(silicon-on-insulator，SOI)衬底、硅锗衬底(silicon germanium substrate)、或由其他合适的半导体材料形成的衬底。根据设计要求而定，衬底100可为P型衬底或N型衬底且在衬底100中可具有掺杂区。
衬底100可具有第一区域10及与第一区域10相邻的第二区域20。在一些实施例中，第一区域10是形成半导体结构的区域，且第二区域20是被配置成将半导体结构结合到应用专用集成电路(application specific integrated circuit，ASIC)的封装区域。在一些实施例中，第二区域20提供可放置电连接件(例如，球/凸块)的电连接。
在第一区域10中在衬底100上形成有电路102。在一些实施例中，电路102包括由介电层与电极层形成的栅极堆叠。介电层可包括界面层(interfacial layer，IL)以及介电常数大于约4、大于约8或甚至大于约10的高介电常数层(high-k layer)。介电层是通过例如以下合适的技术来沉积：化学气相沉积(chemical vapor deposition，CVD)、原子层沉积(atomic layer deposition，ALD)、物理气相沉积(physical vapor deposition，PVD)、热氧化、其组合、或类似技术。电极层可包括单个层或多个层(例如，金属层、衬垫层、润湿层(wetting layer)、粘合层、其组合、或类似层)，且可通过原子层沉积、物理气相沉积、化学气相沉积等形成。
在第一区域10及第二区域20中在衬底100之上形成有层间介电(inter-layerdielectric，ILD)层104。在一些实施例中，层间介电层104覆盖电路102。在一些实施例中，层间介电层104包含介电常数小于约4、小于约3.5、或甚至小于约3的低介电常数介电材料。低介电常数材料包括磷硅酸盐玻璃(phosphosilicate glass，PSG)、硼磷硅酸盐玻璃(borophosphosilicate glass，BPSG)、氟化硅玻璃(fluorinated silicate glass，FSG)、碳氧化硅(SiOxCy)、旋涂玻璃(Spin-On-Glass，SOG)、旋涂聚合物(Spin-On-Polymer，SOP)、其组合、或类似材料。层间介电层104可通过例如旋压(spinning)、化学气相沉积或等离子体增强型化学气相沉积(plasma-enhanced CVD，PECVD)等合适的方法形成。层间介电层104可具有单层式结构或多层式结构。
穿过层间介电层104形成有接点105以提供与电路102的电接触。在一些实施例中，通过光刻工艺及蚀刻工艺在层间介电层104中形成开口。开口可由扩散障壁层及/或粘合层(图中未示出)衬里，并由导电材料填充。在一些实施例中，扩散障壁层包含TaN、Ta、TiN、Ti、CoW、其组合、或类似材料，且导电材料包括铜、钨、铝、银、其组合、或类似材料。
在第一区域10及第二区域20中在衬底100之上形成有内连线结构107。在一些实施例中，内连线结构107形成在层间介电层104上。在一些实施例中，内连线结构107包括一个或多个金属间介电(inter-metal dielectric，IMD)层106以及嵌置在金属间介电层106中的相关联的金属化特征108(例如，金属层及通孔)。一般来说，所述一个或多个金属间介电层106以及相关联的金属化特征108用于将电路102内连到彼此且用于提供外部电连接。金属间介电层106包含介电常数小于约4、小于约3.5、或甚至小于约3的低介电常数介电材料。低介电常数材料包括磷硅酸盐玻璃、硼磷硅酸盐玻璃、氟化硅玻璃、SiOxCy、旋涂玻璃、旋涂聚合物、其组合、或类似材料。在一些实施例中，金属间介电层106是通过例如旋压、化学气相沉积或等离子体增强化学气相沉积等合适的方法形成。
在一些实施例中，在介电层中的相邻的介电层(例如，层间介电层104与金属间介电层106)之间可安置有一个或多个绝缘蚀刻终止层(图中未示出)。绝缘蚀刻终止层是由蚀刻选择性与相邻的层不同的介电材料形成。在一些实施例中，绝缘蚀刻终止层可由SiN、SiCN、SiCO、其组合、或类似材料形成，且可通过例如化学气相沉积或等离子体增强型化学气相沉积等合适的方法形成。
在第一区域10及第二区域20中在衬底100之上形成有保护层110。在一些实施例中，保护层110形成在金属间介电层106上。在一些实施例中，保护层110可由例如以下介电材料形成：SiN、等离子体增强型氧化物(plasma-enhanced oxide，PEOX)、等离子体增强型SiN(plasma-enhanced SiN，PE-SiN)、等离子体增强型未经掺杂的硅酸盐玻璃(plasma-enhanced undoped silicate glass，PE-USG)、高密度等离子体(high density plasma，HDP)化学气相沉积(CVD)氧化物、其组合、或类似材料。形成保护层110是为了保护下伏层不受各种环境污染的影响。
接着在第一区域10中在衬底100上形成半导体结构1。在一些实施例中，举例来说，半导体结构1可为电感器结构，且在衬底100及磁性层128之上包括后保护内连线(post-passivation interconnect，PPI)结构112。在一些实施例中，举例来说，后保护内连线结构112是螺旋体，且在螺旋体的中心区中设置有磁性层128。
在一些实施例中，后保护内连线结构112包含铝、铜、或铜合金。在一些实施例中，后保护内连线结构112可通过电镀工艺形成。在替代实施例中，后保护内连线结构112可包括涂布以无电镀镍钯浸金(electro-less nickel electro-less palladium immersiongold，ENEPIG)的铜层，所述无电镀镍钯浸金包括镍层、位于镍层上的钯层、以及位于钯层上的金层。所述金层可利用浸镀(immersion plating)形成。在又一些替代实施例中，可使用其他导电材料形成后保护内连线结构112。
在一些实施例中，后保护内连线结构112包括第一导电层113、第二导电层132、及位于第一导电层113与第二导电层132之间的通孔131。具体来说，第二导电层132通过通孔131电连接到第一导电层113，且第一导电层113、通孔131、及第二导电层132构成螺旋结构(图中未示出)。
在一些实施例中，半导体结构1包括第一导电层113、介电层115、蚀刻终止堆叠120、磁性层128、介电层130、及第二导电层132。第一导电层113位于保护层110之上。介电层115形成在第一导电层113之上。磁性层128位于介电层115之上。蚀刻终止堆叠120位于介电层115与磁性层128之间。介电层130位于第一导电层113之上且包封磁性层128、蚀刻终止堆叠120、及介电层115。第二导电层132位于介电层130之上。
在一些实施例中，蚀刻终止堆叠120包括多个钽层(Ta层)124-1以及多个氧化钽层(TaO层)124-2。在一些实施例中，蚀刻终止堆叠120包括介电层122以及位于介电层122与磁性层128之间的多个单元层124，且单元层124中的每一者包括Ta层124-1以及位于Ta层124-1上的TaO层124-2。在一些实施例中，Ta层124-1与TaO层124-2从底部到顶部交替地设置。在一些实施例中，蚀刻终止堆叠120的最底部Ta层124-1与介电层122相邻并实体地接触介电层122。蚀刻终止堆叠120的最顶部TaO层124-2与磁性层128相邻并实体地接触磁性层128。然而，本公开内容并非仅限于此。在替代实施例中，Ta层124-1及TaO层124-2可具有其他排列方式，举例来说，蚀刻终止堆叠120的最底层可为TaO层124-2，或者蚀刻终止堆叠120的最顶层可为Ta层124-1。另外，Ta层124-1及TaO层124-2的总数目可为奇数。另外，在替代实施例中，蚀刻终止堆叠120可由Ta层124-1与TaO层124-2组成，即，省略介电层122。
在一些实施例中，单元层124是通过例如以下合适的方法形成：执行多个循环，且每一个循环包括形成Ta层124-1以及对Ta层124-1执行氧化工艺以形成TaO层124-2。举例来说，三个单元层124是通过执行三个以下循环形成：形成Ta层124-1以及对Ta层124-1执行氧化工艺以形成TaO层124-2。换句话说，Ta层124-1的顶部部分被氧化以形成TaO层124-2。在一些实施例中，Ta层124-1可通过例如化学气相沉积或等离子体增强型化学气相沉积等合适的方法形成，且氧化工艺是热氧化工艺。在一些替代实施例中，Ta层124-1可通过例如化学气相沉积或等离子体增强型化学气相沉积等沉积工艺形成。在一些实施例中，介电层122包含SiN、SiC、SiCN、SiCO、SiON、SiOx、氮-氧-氮(nitrogen-oxide-nitrogen，NON)、氧-氮-氧(oxide-nitrogen-oxide，ONO)、或其组合、或类似材料，且可通过例如化学气相沉积或等离子体增强型化学气相沉积等合适的方法形成。在一些实施例中，磁性层128对于蚀刻终止堆叠120的蚀刻选择性介于约1:10到1:300范围内。
在一些实施例中，Ta层124-1与TaO层124-2的厚度比率为1:1到4:1。在一些实施例中，单元层124与介电层122的厚度比率介于约50:1到1.67:1范围内。在一些实施例中，所有单元层124的总厚度介于约100埃到600埃范围内。如果TaO层124-2过厚(即，前述的厚度比率小于1:1)，则可能会发生蚀刻终止堆叠120裂缝或者蚀刻终止堆叠120从下伏层层离。如果TaO层124-2过薄(即，前述的厚度比率大于4:1)，则TaO层124-2不能用作蚀刻终止层。在一些实施例中，介电层122的厚度介于约1000埃到5000埃范围内。如果介电层122的厚度处于上述范围之外，则可能会发生蚀刻终止堆叠120从下伏层层离。在一些实施例中，蚀刻终止堆叠120的尺寸(诸如宽度)大于磁性层128，如图1A所示。然而，本公开内容并非仅限于此。在替代实施例中，蚀刻终止堆叠120的尺寸可等于或小于磁性层128。
为简洁及清晰起见，图1A中的蚀刻终止堆叠120被示出为具有三个单元层124。包括三个单元层124的这种蚀刻终止堆叠120仅为蚀刻终止堆叠120的实例。换句话说，蚀刻终止堆叠120的单元层124的数目不受本公开内容的实施例限制。所属领域中的技术人员应理解，可基于工艺要求对单元层124的数目进行调整。
参照图1A及图1B，在一些实施例中，蚀刻终止堆叠120包括中心区段120a以及连接到中心区段120a并环绕中心区段120a的边缘区段120b。中心区段120a与磁性层128交叠，且边缘区段120b从磁性层128突出并具有倾斜侧壁126。在一些实施例中，中心区段120a接触磁性层128且实质上具有均匀的厚度。在一些实施例中，边缘区段120b如同厚度逐渐减小的尾部一样。在一些实施例中，单元层124的底表面与和单元层124的倾斜侧壁126-1相切的线之间的夹角θ1介于约10度到60度范围内。介电层122的底表面与和介电层122的倾斜侧壁126-2相切的线之间的夹角θ2介于约20度到90度范围内。在一些实施例中，夹角θ1实质上小于夹角θ2，如图1B所示。然而，本公开内容并非仅限于此。在替代实施例中，夹角θ1可等于或大于夹角θ2。另外，尽管图1B中的夹角θ1是由最底部Ta层124-1的底表面与侧壁形成，然而，夹角θ1实质上是由最底部Ta层124-1的底表面与Ta层124-1的侧壁以及设置在最底部Ta层124-1上的TaO层124-2的侧壁中的至少一者形成。
在一些实施例中，磁性层128包含磁性金属材料，所述磁性金属材料含有钴(Co)、锆(Zr)、钽(Ta)、铌(Nb)、铼(Re)、钕(Nd)、镨(Pr)、镝(Dy)、或其组合。在一些实施例中，磁性层128包含非晶钴(Co)合金，非晶钴合金包含钴(Co)及锆(Zr)。锆(Zr)有助于使钴(Co)为非晶的。在一些实施例中，磁性层128包含具有一种或多种额外元素(例如，钽(Ta)及铌(Nb))的钴锆(CoZr)合金。在一些其他实施例中，磁性层128包含具有一种或多种额外元素(例如，有助于增强钴锆(CoZr)合金的铁磁共振的稀土元素)的钴锆(CoZr)合金。稀土元素包括铼(Re)、钕(Nd)、镨(Pr)、或镝(Dy)。在一些实施例中，磁性层128包含CoZrTa、CoZr、CoZrRe、NiFe、或其组合。磁性层128可通过例如物理气相沉积、化学气相沉积等合适的方法形成。
磁性层128通过介电层130、介电层115、及蚀刻终止堆叠120来与后保护内连线结构112绝缘。在一些实施例中，介电层115设置在蚀刻终止堆叠120的底部与第一导电层113之间。在一些实施例中，介电层115包含氧化硅、氮化硅、氮氧化硅、或其组合。介电层115可通过例如化学气相沉积、原子层沉积、物理气相沉积、热氧化等合适的方法形成。在一些实施例中，介电层130包封磁性层128的侧壁及顶部。在一些实施例中，介电层130还包封蚀刻终止堆叠120的侧壁。在一些实施例中，介电层130可由例如环氧树脂、聚酰亚胺(polyimide)、苯并环丁烯(benzocyclobutene，BCB)、聚苯并恶唑(polybenzoxazole，PBO)等聚合物形成。介电层130可通过例如旋转涂布、叠层、沉积等合适的方法形成。
在一些实施例中，在半导体结构1中还包括另一个介电层134。介电层134形成在介电层130上且包封第二导电层132。在一些实施例中，介电层134可由例如环氧树脂、聚酰亚胺、苯并环丁烯(BCB)、聚苯并恶唑(PBO)等聚合物形成。介电层134的材料可相同于或不同于介电层130的材料。介电层134可通过例如旋转涂布、叠层、沉积等合适的方法形成。
在一些实施例中，在第一区域10中形成半导体结构1之后，在第二区域20中在衬底100之上形成凸块下金属(under bump metallization，UBM)层138及凸块140。
在一些实施例中，介电层130还形成在第二区域20中衬底100上。在一些实施例中，举例来说，在第一区域10中在介电层130上形成第二导电层132的同时，可在第二区域20中在螺旋结构的端部处形成第二导电层132作为连接接垫。另外，介电层134还形成在第二区域20中第二导电层132上。
凸块下金属层138形成在连接接垫之上且电连接到连接接垫。在一些实施例中，凸块下金属层138包含铜、镍、钛、其组合、或类似材料，并通过电镀工艺形成。凸块140形成在凸块下金属层138之上且电连接到凸块下金属层138。在一些实施例中，凸块140包含具有低电阻率的导电材料(例如，Sn、Pb、Ag、Cu、Ni、Bi、或其合金)，且可通过例如蒸镀、镀覆、球滴、或网版印刷(screen printing)等合适的工艺形成。由此完成包括半导体结构1及凸块140的半导体装置。
以下将参照图2A至图2H详细阐述形成包括蚀刻终止堆叠的半导体结构的方法。图2A至图2H是根据一些实施例的形成半导体结构的方法的示意性剖视图。图3是示出根据本公开内容一些实施例的形成半导体装置的方法的流程图。
参照图2A及图3，在步骤S10中，在第一导电层113之上形成介电层115。在一些实施例中，在衬底100上设置电路102、接点105、内连线结构107、及保护层110。之后，在保护层110上形成第一导电层113，且在第一导电层113上形成介电层115。以上已阐述了这些元件的材料、设置形式以及形成方法，且在本文中不再复述这些细节。
然后，在步骤S20中，在介电层115之上形成蚀刻终止堆叠120，其中蚀刻终止堆叠120包括多个钽层124-1及多个氧化钽层124-2。详细来说，在第一导电层113及介电层115上毯覆形成介电层122，且接着在介电层122上毯覆形成多个单元层124。在一些实施例中，每一个单元层124从底部到顶部包括Ta层124-1及TaO层124-2。以上已阐述了介电层122及单元层124的材料及形成方法，且在本文中不再复述这些细节。
接着，在步骤S30中，在蚀刻终止堆叠120之上形成磁性层128。在一些实施例中，磁性层128毯覆形成在介电层115上且在磁性层128与介电层115之间夹置有单元层124。以上已阐述了磁性层128的材料及形成方法，且在本文中不再复述这些细节。
继续参照图2A，执行第一光刻步骤以在磁性层128上形成第一光刻胶层152。在一些实施例中，形成第一光刻胶层152的方法包括：在磁性层128上涂布光刻胶材料；利用光刻掩模(或被称为光掩模)对光刻胶材料进行曝光；以及对被曝光的光刻胶材料进行显影。在一些实施例中，第一光刻胶层152包含在暴露到光时会发生光溶解的正性光刻胶材料。在替代实施例中，第一光刻胶层152包含负性光刻胶材料。
参照图2B、图2C、及图3，在步骤S40中，在蚀刻终止堆叠120覆盖介电层115及第一导电层113的同时移除磁性层128的一部分。在一些实施例中，通过使用第一光刻胶层152作为蚀刻掩模来对磁性层128执行第一蚀刻步骤，从而对磁性层128进行图案化。在一些实施例中，第一蚀刻步骤是用于局部地移除磁性层128的湿式蚀刻工艺。在一些实施例中，在第一蚀刻步骤中使用的蚀刻溶液包括含有HNO3、HCl、H2O2、HF、或其组合的酸溶液。在一些实施例中，蚀刻溶液包含HNO3、HCl、及H2O2。在替代实施例中，蚀刻溶液包含HF、HNO3、及水。
在一些实施例中，如图2B所示，通过提供第一光刻胶层152，磁性层128被图案化，同时介电层115保持实质上完整。在对磁性层128进行图案化之后，移除第一光刻胶层152，如图2C所示。
参照图2D，执行第二光刻步骤以形成第二光刻胶层154，第二光刻胶层154覆盖磁性层128且暴露出蚀刻终止堆叠120。在一些实施例中，形成第二光刻胶层154的方法包括：在磁性层128上涂布光刻胶材料；利用光刻掩模对光刻胶材料进行曝光；以及对被曝光的光刻胶材料进行显影。在一些实施例中，第二光刻胶层154包含在暴露到光时会发生光解的正性光刻胶材料。在替代实施例中，第二光刻胶层154包含负性光刻胶材料。
在一些实施例中，利用相同的光刻掩模来图案化第一光刻胶层152及第二光刻胶层154。在一些实施例中，第二光刻步骤的光刻方法(photolithography recipe)与第一光刻步骤的光刻方法相同。即，第一光刻步骤与第二光刻步骤是使用相同的工艺参数执行。举例来说，第一光刻步骤与第二光刻步骤是使用相同的光刻胶材料、相同的光刻掩模、相同的曝光能量、以及相同的显影时间执行。在替代实施例中，所述工艺参数中的至少一个工艺参数在第一光刻步骤与第二光刻步骤中是不同的。
参照图2E、图2F、及图3，在步骤S50中，移除蚀刻终止堆叠120的一部分。在一些实施例中，通过使用第二光刻胶层154及磁性层128作为蚀刻掩模来对蚀刻终止堆叠120执行第二蚀刻步骤，从而对蚀刻终止堆叠120进行图案化。在一些实施例中，第二蚀刻步骤是干式蚀刻步骤。在一些实施例中，在第二蚀刻步骤中使用的蚀刻剂包含氟化碳CxFy(例如，CF4)或其他合适的蚀刻剂。在一些实施例中，举例来说，蚀刻终止堆叠120的尺寸(诸如宽度)大于磁性层128。在对蚀刻终止堆叠120进行图案化之后，移除第二光刻胶层154，如图2F所示。
参照图2G，在衬底100之上形成介电层130且介电层130覆盖磁性层128及蚀刻终止堆叠120。
参照图2H，在介电层130之上形成第二导电层132。在一些实施例中，通过光刻工艺及蚀刻工艺在第二导电层132中形成开口。将导电材料填充到开口中以形成通孔131及第二导电层132。通过通孔131将第二导电层132电连接到第一导电层113。在一些实施例中，在介电层130上形成另一个介电层134且另一个介电层134包封第二导电层132。由此完成半导体结构1。
在一些实施例中，第一导电层113、通孔131、及第二导电层132构成螺旋结构。由图2A至图2F中阐述的工艺形成的磁性层128及蚀刻终止堆叠120设置在半导体结构1的中心部分中且被螺旋结构环绕。
在一些实施例中，蚀刻终止层至少包括多个Ta层及多个TaO层。蚀刻终止层形成在磁性层与介电层(例如，介电层115)之间以覆盖第一导电层的一部分，且因此蚀刻终止层保护介电层不被在磁性层的蚀刻工艺中使用的蚀刻剂损坏。因此，介电层从第一导电层层离、介电层裂缝、覆盖磁性层的另一个介电层(例如，介电层130)回撤(pull back)、以及气泡缺陷得到减少，且半导体装置的可靠性得到提高。
根据本公开内容的一些实施例，一种半导体装置包括导电层、第一介电层、磁性层、以及蚀刻终止堆叠。所述第一介电层设置在所述导电层之上。所述磁性层设置在所述第一介电层之上。所述蚀刻终止堆叠设置在所述磁性层与所述第一介电层之间且包括多个钽层及多个氧化钽层。
根据本公开内容的一些实施例，所述多个钽层中的一者接触所述第二介电层，且所述多个氧化钽层中的一者接触所述磁性层。
根据本公开内容的替代实施例，一种半导体装置包括导电层、第一介电层、磁性层、以及蚀刻终止堆叠。所述第一介电层设置在所述导电层之上。所述磁性层设置在所述第一介电层之上。所述蚀刻终止堆叠设置在所述磁性层与所述第一介电层之间。所述蚀刻终止堆叠包括第二介电层及位于所述第二介电层与所述磁性层之间的多个单元层，且所述多个单元层中的每一单元层包括钽层及位于所述钽层上的氧化钽层。
根据本公开内容的一些实施例，所述磁性层包含磁性金属材料，所述磁性金属材料含有Co、Zr、Ta、Nb、Re、Nd、Pr、Dy、或其组合。
根据本公开内容的一些实施例，所述第二介电层包含氮化硅、碳化硅、掺杂有氮的碳化硅、氮氧化硅、掺杂有氧的碳化硅、氧化硅、氮-氧-氮、氧-氮-氧、或其组合。
根据本公开内容的一些实施例，所述多个单元层的总厚度介于约100埃到600埃范围内。
根据本公开内容的一些实施例，所述第二介电层的厚度介于约1000埃到5000埃范围内。
根据本公开内容的一些实施例，还包括第三介电层，所述第三介电层覆盖所述第一介电层、所述磁性层及所述蚀刻终止堆叠，其中所述第一介电层及所述第三介电层局部地暴露出所述导电层。
根据本公开内容的又一些替代实施例，一种形成半导体装置的方法包括至少以下步骤。在导电层之上形成第一介电层。在所述第一介电层之上形成蚀刻终止堆叠，且所述蚀刻终止堆叠包括多个钽层及多个氧化钽层。在所述蚀刻终止堆叠之上形成磁性层。在所述蚀刻终止堆叠覆盖所述第一介电层及所述导电层的同时，移除所述磁性层的一部分。移除所述蚀刻终止堆叠的一部分。
根据本公开内容的一些实施例，所述蚀刻终止堆叠通过干式蚀刻工艺被局部地移除。
根据本公开内容的一些实施例，形成所述多个单元层包括执行多个循环，且所述多个循环中的每一循环包括形成所述钽层并对所述钽层执行氧化工艺以形成所述氧化钽层。
根据本公开内容的一些实施例，还包括在所述第一介电层之上形成第三介电层，以覆盖所述磁性层及所述蚀刻终止堆叠并暴露出所述导电层的一部分。
根据本公开内容的一些实施例，所述蚀刻终止堆叠通过使用所述磁性层作为掩模而被局部地移除。
以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本公开内容的各个方面。所属领域中的技术人员应知，他们可容易地使用本公开内容作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的及/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，这些等效构造并不背离本公开内容的精神及范围，而且他们可在不背离本公开内容的精神及范围的条件下对其作出各种改变、代替、及变更。

Claims (20)

1.一种半导体装置，其特征在于，包括：
导电层；
第一介电层，设置在所述导电层之上；
磁性层，设置在所述第一介电层之上；以及
蚀刻终止堆叠，设置在所述磁性层与所述第一介电层之间，所述蚀刻终止堆叠包括多个钽层及多个氧化钽层。
2.根据权利要求1所述的半导体装置，其特征在于，所述多个钽层与所述多个氧化钽层交替地排列。
3.根据权利要求1所述的半导体装置，其特征在于，所述蚀刻终止堆叠还包括位于所述第一介电层与所述多个钽层及所述多个氧化钽层之间的第二介电层。
4.根据权利要求3所述的半导体装置，其特征在于，所述多个钽层中的一者接触所述第二介电层，且所述多个氧化钽层中的一者接触所述磁性层。
5.一种半导体装置，其特征在于，包括：
导电层；
第一介电层，设置在所述导电层之上；
磁性层，设置在所述第一介电层之上；以及
蚀刻终止堆叠，设置在所述磁性层与所述第一介电层之间，所述蚀刻终止堆叠包括第二介电层及位于所述第二介电层与所述磁性层之间的多个单元层，且所述多个单元层中的每一单元层包括钽层及位于所述钽层上的氧化钽层。
6.根据权利要求5所述的半导体装置，其特征在于，所述磁性层包含磁性金属材料，所述磁性金属材料含有Co、Zr、Ta、Nb、Re、Nd、Pr、Dy、或其组合。
7.根据权利要求5所述的半导体装置，其特征在于，所述第二介电层包含氮化硅、碳化硅、掺杂有氮的碳化硅、氮氧化硅、掺杂有氧的碳化硅、氧化硅、氮化物-氧化物-氮化物、氧化物-氮化物-氧化物、或其组合。
8.根据权利要求5所述的半导体装置，其特征在于，所述钽层与所述氧化钽层的厚度比率介于1:1到4:1范围内。
9.根据权利要求5所述的半导体装置，其特征在于，所述多个单元层的总厚度介于100埃到600埃范围内。
10.根据权利要求5所述的半导体装置，其特征在于，所述第二介电层的厚度介于1000埃到5000埃范围内。
11.根据权利要求5所述的半导体装置，其特征在于，还包括第三介电层，所述第三介电层覆盖所述第一介电层、所述磁性层及所述蚀刻终止堆叠，其中所述第一介电层及所述第三介电层局部地暴露出所述导电层。
12.根据权利要求5所述的半导体装置，其特征在于，所述多个单元层的底表面与侧壁之间的夹角介于10度到60度范围内。
13.根据权利要求5所述的半导体装置，其特征在于，所述第二介电层的底表面与侧壁之间的夹角介于20度到90度范围内。
14.一种形成半导体装置的方法，其特征在于，包括：
在导电层之上形成第一介电层；
在所述第一介电层之上形成蚀刻终止堆叠，且所述蚀刻终止堆叠包括多个钽层及多个氧化钽层；
在所述蚀刻终止堆叠之上形成磁性层；
在所述蚀刻终止堆叠覆盖所述第一介电层及所述导电层的同时，移除所述磁性层的一部分；以及
移除所述蚀刻终止堆叠的一部分。
15.根据权利要求14所述的方法，其特征在于，所述磁性层通过湿式蚀刻工艺被局部地移除。
16.根据权利要求14所述的方法，其特征在于，所述蚀刻终止堆叠通过干式蚀刻工艺被局部地移除。
17.根据权利要求14所述的方法，其特征在于，所述蚀刻终止堆叠是通过形成第二介电层及多个单元层来形成，其中所述多个单元层中的每一单元层包括所述钽层及位于所述钽层上的所述氧化钽层。
18.根据权利要求17所述的方法，其特征在于，形成所述多个单元层包括执行多个循环，且所述多个循环中的每一循环包括形成所述钽层并对所述钽层执行氧化工艺以形成所述氧化钽层。
19.根据权利要求14所述的方法，其特征在于，还包括在所述第一介电层之上形成第三介电层，以覆盖所述磁性层及所述蚀刻终止堆叠并暴露出所述导电层的一部分。
20.根据权利要求14所述的方法，其特征在于，所述蚀刻终止堆叠通过使用所述磁性层作为掩模而被局部地移除。
CN201711289177.8A 2017-05-31 2017-12-07 半导体装置及其形成方法 Active CN108987571B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762512735P 2017-05-31 2017-05-31
US62/512,735 2017-05-31
US15/798,422 US10163781B1 (en) 2017-05-31 2017-10-31 Semiconductor devices and methods of forming the same
US15/798,422 2017-10-31

Publications (2)

Publication Number Publication Date
CN108987571A CN108987571A (zh) 2018-12-11
CN108987571B true CN108987571B (zh) 2021-11-02

Family

ID=64460088

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711289177.8A Active CN108987571B (zh) 2017-05-31 2017-12-07 半导体装置及其形成方法

Country Status (3)

Country Link
US (2) US10163781B1 (zh)
CN (1) CN108987571B (zh)
TW (1) TWI655713B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10163781B1 (en) * 2017-05-31 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of forming the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1717799A (zh) * 2002-11-27 2006-01-04 飞思卡尔半导体公司 磁电子器件及其制造方法
CN102203282A (zh) * 2008-06-25 2011-09-28 生命技术公司 使用大规模fet阵列测量分析物的方法和装置
CN102272964A (zh) * 2008-11-11 2011-12-07 希捷科技有限公司 具有放射状阻挡体的磁存储器单元
US8223611B2 (en) * 2008-12-04 2012-07-17 Tdk Corporation Near-field light generating element and method for forming the element

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391713B1 (en) 2001-05-14 2002-05-21 Silicon Integrated Systems Corp. Method for forming a dual damascene structure having capacitors
US6984529B2 (en) * 2003-09-10 2006-01-10 Infineon Technologies Ag Fabrication process for a magnetic tunnel junction device
US7381658B2 (en) 2005-07-05 2008-06-03 Hewlett-Packard Development Company, L.P. Encapsulation of nano-dimensional structures by oxidation
EP2063467B1 (en) 2007-06-05 2011-05-04 Panasonic Corporation Nonvolatile storage element, its manufacturing method, and nonvolatile semiconductor device using the nonvolatile storage element
JP5382001B2 (ja) 2009-01-09 2014-01-08 日本電気株式会社 半導体装置及びその製造方法
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8673757B2 (en) * 2010-10-28 2014-03-18 International Business Machines Corporation Structure and method for using high-k material as an etch stop layer in dual stress layer process
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US9111949B2 (en) 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
US20130307153A1 (en) 2012-05-18 2013-11-21 International Business Machines Corporation Interconnect with titanium-oxide diffusion barrier
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
US9620706B2 (en) * 2014-12-02 2017-04-11 Qualcomm Incorporated Magnetic etch stop layer for spin-transfer torque magnetoresistive random access memory magnetic tunnel junction device
US10163781B1 (en) * 2017-05-31 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of forming the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1717799A (zh) * 2002-11-27 2006-01-04 飞思卡尔半导体公司 磁电子器件及其制造方法
CN102203282A (zh) * 2008-06-25 2011-09-28 生命技术公司 使用大规模fet阵列测量分析物的方法和装置
CN102272964A (zh) * 2008-11-11 2011-12-07 希捷科技有限公司 具有放射状阻挡体的磁存储器单元
US8223611B2 (en) * 2008-12-04 2012-07-17 Tdk Corporation Near-field light generating element and method for forming the element

Also Published As

Publication number Publication date
US20180350739A1 (en) 2018-12-06
CN108987571A (zh) 2018-12-11
US10510661B2 (en) 2019-12-17
US10163781B1 (en) 2018-12-25
TWI655713B (zh) 2019-04-01
US20190096804A1 (en) 2019-03-28
TW201903959A (zh) 2019-01-16

Similar Documents

Publication Publication Date Title
US10128209B2 (en) Wafer bonding process and structure
TWI552297B (zh) 半導體裝置及其製造方法
US10263064B2 (en) Semiconductor devices and methods of forming the same
US10163862B2 (en) Package structure and method for forming same
US20060091536A1 (en) Bond pad structure with stress-buffering layer capping interconnection metal layer
CN111261584B (zh) 形成半导体器件的方法及半导体器件
US11670608B2 (en) Prevention of metal pad corrosion due to exposure to halogen
TW201118997A (en) Pad structure for semiconductor devices
TW201349415A (zh) 半導體元件與其形成方法
US20220302060A1 (en) Semiconductor device having a redistribution line
US20220293494A1 (en) Method of forming semiconductor device
CN111081683B (zh) 形成集成电路结构的方法以及集成电路结构
US9754905B1 (en) Final passivation for wafer level warpage and ULK stress reduction
CN108987571B (zh) 半导体装置及其形成方法
TWI460820B (zh) 積體電路（ｉｃ）晶片及其製程
US11955423B2 (en) Semiconductor device and method
US11513287B2 (en) Waveguide structure and manufacturing method of the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant