CN108987393A - 用于功率集成电路输出ldmos器件保护的双向esd结构 - Google Patents
用于功率集成电路输出ldmos器件保护的双向esd结构 Download PDFInfo
- Publication number
- CN108987393A CN108987393A CN201811066327.3A CN201811066327A CN108987393A CN 108987393 A CN108987393 A CN 108987393A CN 201811066327 A CN201811066327 A CN 201811066327A CN 108987393 A CN108987393 A CN 108987393A
- Authority
- CN
- China
- Prior art keywords
- trap
- injection region
- well
- upper layer
- deep
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002347 injection Methods 0.000 claims abstract description 47
- 239000007924 injection Substances 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000002184 metal Substances 0.000 claims abstract description 5
- 238000013461 design Methods 0.000 abstract description 7
- 238000012423 maintenance Methods 0.000 abstract description 7
- 101100365087 Arabidopsis thaliana SCRA gene Proteins 0.000 description 3
- 101000668165 Homo sapiens RNA-binding motif, single-stranded-interacting protein 1 Proteins 0.000 description 3
- 102100039692 RNA-binding motif, single-stranded-interacting protein 1 Human genes 0.000 description 3
- 101150105073 SCR1 gene Proteins 0.000 description 3
- 101100134054 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) NTG1 gene Proteins 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 210000001367 artery Anatomy 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 230000001012 protector Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 210000003462 vein Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了集成电路领域内一种用于功率集成电路输出LDMOS器件保护的双向ESD结构，包括P型衬底，P型衬底上层两侧对称设置有两个深N阱，深N阱上层由外侧至内侧依次设有第一N阱、第一P阱和第二N阱，第一N阱上层设有相对独立的第一N+注入区和第一P+注入区，第一N+注入区和第一P+注入区通过金属相连构成主电极，两个深N阱的第二N阱之间设有第二P阱，第二P阱上层设有第二N+注入区，第二N+注入区两侧部分位于第二N阱上层。本发明的用于功率集成电路输出LDMOS器件保护的双向ESD结构，通过采用对称性的结构设计，使ESD电流泄放更均匀，并延长了电流泄放路径，提高了维持电压。
Description
技术领域
本发明涉及集成电路技术领域，特别涉及集成电路的静电保护。
背景技术
静电放电（Electrostatic Discharge，ESD）是集成电路可靠性的一项重要分支，随着集成电路制造工艺的发展与电路复杂度的提升，ESD 保护面临重大问题与挑战，相应的 ESD 保护变得更加复杂和困难。单个器件是 ESD 保护设计中的最小单元，单个器件的选择与设计直接关系到整个芯片 ESD 保护设计的成败。
ESD 现象的模型主要有四种：人体放电模型（HBM）、机械放电模型（MM）、器件充电模型（CDM）以及电场感应模型（FIM）。对一般集成电路产品来说，一般要经过人体放电模型，机械放电模型以及器件充电模型的测试。为了能够承受如此高的静电放电电压，集成电路产品通常必须使用具有高性能、高耐受力的静电放电保护器件。为了达到保护芯片抵御静电打击的目的，目前已有多种静电防护器件被提出。在集成电路中，二极管、GGNMOS、SCR等都可以用来充当ESD 保护器件，其中可控硅器件（SCR）是最具有效率的 ESD 保护器件之一。
随着功率集成电路技术的快速进展，功率集成电路的ESD保护已成为一个主要的可靠性设计问题。SCR被经常用在功率集成电路VDD和VSS之间进行ESD保护。
对于高压端口ESD保护，难点在于LDMOS ESD保护器件的设计。对于40 V LDMOS，当有异常大的ESD脉冲时，LDMOS可以工作在一次雪崩击穿后的大电流区，此时LDMOS自身属于自保护器件，但是由于横向寄生NPN晶体管Q1在ESD脉冲下有时很难开启，所以容易受ESD脉冲的冲击而损坏，为提高ESD保护能力可采取多种方法。
可控硅 （Silicon controlled rectifier – SCR）也叫晶闸管在功率器件中广泛应用，因为它可以在高阻态与低阻态之间切换，可用作电源开关，然而它同时也是十分有效的 ESD 保护器件，由于其维持电压很低，所以能够承受很高的ESD 电流，因此，SCR 天然具有高的ESD 鲁棒性。相较其他 ESD 保护器件，SCR 器件的单位面积 ESD 保护能力最强。一般SCR器件为单方向ESD 保护器件，结构如图1所示，在另外一个方向的ESD保护由寄生二极管或者并联一个二极管来完成。采用额外的二极管来进行另外一个方向的ESD保护，会增大版图面积。在一些有负电压的电路中，如果IO电压低于-0.7V，GND电压为0V，采用二极管进行反方向保护时，二极管在正常工作时就会导通，产生漏电，不能满足使用要求，必须采用双向SCR结构进行保护。
发明内容
本发明的目的是提供一种用于功率集成电路输出LDMOS器件保护的双向ESD结构，满足使用需求、节省版图面积。
本发明的目的是这样实现的：一种用于功率集成电路输出LDMOS器件保护的双向ESD结构，包括P型衬底，P型衬底上层两侧对称设置有两个深N阱，深N阱上层由外侧至内侧依次设有第一N阱、第一P阱和第二N阱，第一N阱上层设有相对独立的第一N+注入区和第一P+注入区，第一N+注入区和第一P+注入区通过金属相连构成主电极，两个深N阱的第二N阱之间设有第二P阱，第二P阱上层设有第二N+注入区，第二N+注入区两侧部分位于第二N阱上层。
本发明的用于功率集成电路输出LDMOS器件保护的双向ESD结构，通过采用对称性的结构设计，使ESD电流泄放更均匀，并延长了电流泄放路径，提高了维持电压。
作为本发明的进一步改进，从一个主电级到另个主电级的ESD电流泄放路径依次为：第一P+注入区、第一N阱、深N阱、第二N阱、第二N+注入区、第二N阱、深N阱、第一N阱、第一N+注入区，保证双向的泄放通路长度一致，并有相同的触发电压和维持电压。
附图说明
图1为现有技术的单向SCR ESD保护结构示意图。
图2为本发明的用于功率集成电路输出LDMOS器件保护的双向ESD结构的示意图。
其中，1 P型衬底，2、2’深N阱，3、3’第一N阱，4、4’第一P阱，5、5’第二N阱，6、6’第一N+注入区，7、7’第一P+注入区，8第二P阱，9第二N+注入区。
具体实施方式
如图2所示的用于功率集成电路输出LDMOS器件保护的双向ESD结构，包括P型衬底1，P型衬底1上层两侧对称设置有深N阱2和深N阱2’，深N阱2上层由外侧至内侧依次设有第一N阱3、第一P阱4和第二N阱5，第一N阱3上层设有相对独立的第一N+注入区6和第一P+注入区7，第一N+注入区6和第一P+注入区7通过金属相连构成主电极T1。对称地，深N阱2’上层由外侧至内侧依次设有第一N阱3’、第一P阱4’和第二N阱5’，第一N阱3’上层设有相对独立的第一N+注入区6’和第一P+注入区7’，第一N+注入区6’和第一P+注入区7’通过金属相连构成主电极T2。也就是说，深N阱2和深N阱2’及其上层结构完全对称。第二N阱5和第二N阱5’之间设有第二P阱8，第二P阱8上层设有第二N+注入区9，第二N+注入区9两侧部分位于第二N阱5和第二N阱5’的上层。
本实施例的用于功率集成电路输出LDMOS器件保护的双向ESD结构，从T1主电级到T2主电级，第一P+注入区7、第一N阱3、深N阱2、第二N阱5、第二N+注入区9、第二N阱5’、深N阱2’、第一N阱3’、第一N+注入区6’构成正向ESD电流泄放路径SCR1（如图2上虚曲线所示）。从T2主电级到T1主电级，第一P+注入区7’、第一N阱3、深N阱2’、第二N阱5’、第二N+注入区9、第二N阱5、深N阱2、第一N阱3、第一N+注入区6构成反方向ESD电流泄放路径SCR2（如图2上实曲线所示）。ESD电流泄放路径中经过第二N阱5、第二N+注入区9、第二N阱5’延长了电流路径，提高了维持电压。
此外，由于第一N+注入区6、第一P+注入区7和第一N+注入区6’和第一P+注入区7’在第二N+注入区9两侧对称布局，保证左边和右边的SCR1通路长度一致，同时也保证左边和右边的SCR2通路长度一致。一致的通道长度保证左边和右边的SCR1特性一样，有相同的触发电压和维持电压。一致的通道长度保证左边和右边的SCR2特性一样，有相同的触发电压和维持电压。采用对称性的结构设计，使ESD电流泄放更均匀。
本发明并不局限于上述实施例，在本发明公开的技术方案的基础上，本领域的技术人员根据所公开的技术内容，不需要创造性的劳动就可以对其中的一些技术特征作出一些替换和变形，这些替换和变形均在本发明的保护范围内。
Claims (2)
1.一种用于功率集成电路输出LDMOS器件保护的双向ESD结构，包括P型衬底，其特征在于：所述P型衬底上层两侧对称设置有两个深N阱，所述深N阱上层由外侧至内侧依次设有第一N阱、第一P阱和第二N阱，所述第一N阱上层设有相对独立的第一N+注入区和第一P+注入区，所述第一N+注入区和第一P+注入区通过金属相连构成主电极，两个所述深N阱的第二N阱之间设有第二P阱，所述第二P阱上层设有第二N+注入区，所述第二N+注入区两侧部分位于所述第二N阱上层。
2.根据权利要求1所述的用于功率集成电路输出LDMOS器件保护的双向ESD结构，其特征在于：从一个主电级到另个主电级的ESD电流泄放路径依次为：第一P+注入区、第一N阱、深N阱、第二N阱、第二N+注入区、第二N阱、深N阱、第一N阱、第一N+注入区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811066327.3A CN108987393B (zh) | 2018-09-13 | 2018-09-13 | 用于功率集成电路输出ldmos器件保护的双向esd结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811066327.3A CN108987393B (zh) | 2018-09-13 | 2018-09-13 | 用于功率集成电路输出ldmos器件保护的双向esd结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108987393A true CN108987393A (zh) | 2018-12-11 |
| CN108987393B CN108987393B (zh) | 2024-03-15 |
Family
ID=64545172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811066327.3A Active CN108987393B (zh) | 2018-09-13 | 2018-09-13 | 用于功率集成电路输出ldmos器件保护的双向esd结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108987393B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109742071A (zh) * | 2019-01-07 | 2019-05-10 | 中国科学院微电子研究所 | 一种soi功率开关的esd保护器件 |
| CN111725204A (zh) * | 2019-07-18 | 2020-09-29 | 中国科学院上海微系统与信息技术研究所 | 一种具有双向scr结构的esd保护器件 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030007301A1 (en) * | 2001-07-09 | 2003-01-09 | Ming-Dou Ker | Low-voltage-triggered SOI-SCR device and associated ESD protection circuit |
| US20110068365A1 (en) * | 2009-09-22 | 2011-03-24 | Richtek Technology Corporation | Isolated SCR ESD device |
| CN102054860A (zh) * | 2009-11-05 | 2011-05-11 | 上海宏力半导体制造有限公司 | 双向晶闸管以及静电保护电路 |
| US20130105904A1 (en) * | 2011-11-01 | 2013-05-02 | Texas Instruments Incorporated | Radiation hardened integrated circuit |
| CN103681660A (zh) * | 2013-12-13 | 2014-03-26 | 江南大学 | 一种双重抗闩锁的环形ldmos-scr结构的高压esd保护器件 |
| CN103985710A (zh) * | 2014-05-13 | 2014-08-13 | 西安电子科技大学 | 一种双向scr结构的esd防护器件 |
| CN105810679A (zh) * | 2014-12-31 | 2016-07-27 | 湘潭大学 | 一种npnpn型双向可控硅静电防护器件及其版图 |
| CN106783992A (zh) * | 2016-11-30 | 2017-05-31 | 辽宁大学 | 一种nmos低压触发的双向scr结构 |
| CN107658295A (zh) * | 2017-11-10 | 2018-02-02 | 江南大学 | 一种全对称双栅控二极管触发scr结构的双向esd保护抗闩锁器件 |
-
2018
- 2018-09-13 CN CN201811066327.3A patent/CN108987393B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030007301A1 (en) * | 2001-07-09 | 2003-01-09 | Ming-Dou Ker | Low-voltage-triggered SOI-SCR device and associated ESD protection circuit |
| US20110068365A1 (en) * | 2009-09-22 | 2011-03-24 | Richtek Technology Corporation | Isolated SCR ESD device |
| CN102054860A (zh) * | 2009-11-05 | 2011-05-11 | 上海宏力半导体制造有限公司 | 双向晶闸管以及静电保护电路 |
| US20130105904A1 (en) * | 2011-11-01 | 2013-05-02 | Texas Instruments Incorporated | Radiation hardened integrated circuit |
| CN103681660A (zh) * | 2013-12-13 | 2014-03-26 | 江南大学 | 一种双重抗闩锁的环形ldmos-scr结构的高压esd保护器件 |
| CN103985710A (zh) * | 2014-05-13 | 2014-08-13 | 西安电子科技大学 | 一种双向scr结构的esd防护器件 |
| CN105810679A (zh) * | 2014-12-31 | 2016-07-27 | 湘潭大学 | 一种npnpn型双向可控硅静电防护器件及其版图 |
| CN106783992A (zh) * | 2016-11-30 | 2017-05-31 | 辽宁大学 | 一种nmos低压触发的双向scr结构 |
| CN107658295A (zh) * | 2017-11-10 | 2018-02-02 | 江南大学 | 一种全对称双栅控二极管触发scr结构的双向esd保护抗闩锁器件 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109742071A (zh) * | 2019-01-07 | 2019-05-10 | 中国科学院微电子研究所 | 一种soi功率开关的esd保护器件 |
| CN111725204A (zh) * | 2019-07-18 | 2020-09-29 | 中国科学院上海微系统与信息技术研究所 | 一种具有双向scr结构的esd保护器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108987393B (zh) | 2024-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103795026B (zh) | 输入级esd保护电路 | |
| CN101834433B (zh) | 一种基于互补型scr的静电放电防护电路 | |
| CN102034811A (zh) | 一种用于集成电路芯片esd保护的低压scr结构 | |
| CN109742071A (zh) | 一种soi功率开关的esd保护器件 | |
| CN104392989A (zh) | 一种基于可控硅的静电放电保护电路 | |
| CN104600068B (zh) | 一种基于纵向npn结构的高压双向esd保护器件 | |
| CN109166850A (zh) | 集成电路静电防护的二极管触发可控硅 | |
| CN108987393A (zh) | 用于功率集成电路输出ldmos器件保护的双向esd结构 | |
| CN101771040B (zh) | 二极管串辅助触发的互补型scr结构 | |
| CN104269401A (zh) | 一种基于scr结构的新型esd保护器件 | |
| CN103390618A (zh) | 内嵌栅接地nmos触发的可控硅瞬态电压抑制器 | |
| CN100563007C (zh) | 静电放电防护电路及集成电路 | |
| CN102544068B (zh) | 一种基于pnp型三极管辅助触发的双向可控硅器件 | |
| CN102270658B (zh) | 一种低触发电压低寄生电容的可控硅结构 | |
| CN101771045B (zh) | Pnp双极型晶体管辅助触发的互补型scr结构 | |
| CN208637423U (zh) | 一种具有高维持电压的ldmos结构的esd保护器件 | |
| CN208923129U (zh) | 一种双向触发的ldmos结构的esd保护器件 | |
| CN101771043B (zh) | 齐纳二极管辅助触发的互补型scr结构 | |
| CN101777555B (zh) | Nmos场效应晶体管辅助触发的互补型scr结构 | |
| CN104241276B (zh) | 一种堆叠stscr‑ldmos的高压esd保护电路 | |
| CN102938403B (zh) | 一种用于esd保护的低压触发scr器件 | |
| CN102222669B (zh) | 一种用于静电防护的可控硅 | |
| CN109256378A (zh) | 用于功率集成电路输出ldmos器件保护的高维持电压scr结构 | |
| CN109786374A (zh) | 一种soi功率开关的esd保护器件 | |
| CN101752372B (zh) | Npn双极型晶体管辅助触发的互补型scr结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |