CN108987267A - 在基板上制造结构的方法 - Google Patents

在基板上制造结构的方法 Download PDF

Info

Publication number
CN108987267A
CN108987267A CN201711194111.0A CN201711194111A CN108987267A CN 108987267 A CN108987267 A CN 108987267A CN 201711194111 A CN201711194111 A CN 201711194111A CN 108987267 A CN108987267 A CN 108987267A
Authority
CN
China
Prior art keywords
substrate
defect
processing procedure
diffusion region
plough groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711194111.0A
Other languages
English (en)
Inventor
廖汉文
刘俊秀
林群智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN108987267A publication Critical patent/CN108987267A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Element Separation (AREA)
  • Weting (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本揭露提供了用于增强形成在基板上的结构的表面形貌的方法。在一实施例中，此在基板上制造结构的方法包括：在具有浅沟槽隔离结构和扩散区的基板上执行研磨制程，执行表面形貌增强制程以扩大存于浅沟槽隔离结构和扩散区中至少一者的缺陷，检测浅沟槽隔离结构和扩散区的至少一个以侦测扩大的缺陷，以及对于侦测到扩大的缺陷做出反应来调整抛光制程的参数。

Description

在基板上制造结构的方法
技术领域
本发明实施例是关于一种基板上结构的制造方法，特别是一种用于检测的基板上结构的制造方法。
背景技术
可靠地生产亚半微米和更小的特征件是半导体元件的下一代超大型集成电路(very large scale integration,VLSI)和超大规模集成电路(ultra large-scaleintegration,ULSI)的关键技术挑战之一。然而，随着电路技术极限的推进，VLSI和ULSI技术的不断缩小的尺寸，已经对处理能力提出了额外的要求。在基板上可靠地形成栅极结构对于VLSI和ULSI的成功以及对于增加单独基板和晶粒的电路密度和质量的持续努力而言是重要的。
由于用于形成半导体元件的结构的几何形状极限受制于技术的极限，所以用不同材料形成具有小临界尺寸和高纵横比的结构的需求已经变得越来越难以实现。化学机械平面化或化学机械研磨(CMP)是常用的技术，可用于移除不需要的表面形貌，或通过移除用于填充特征件并提供平坦或水平的表面以供后续沉积和处理的多余的沉积材料来在基板上形成特征件。在CMP制程期间，在基板与抛光垫的抛光表面之间提供相对运动，以经由化学、机械或电化学制程中的一种或组合来平坦化与衬垫接触的基板的表面。然而，在CMP制程期间的机械磨蚀亦可能导致基板结构上的不必要的微划痕、凹陷、残余物或其它不必要的缺陷。
因此，需要解决与上述缺陷有关的问题。
发明内容
本揭露的一实施态样是为一种在基板上制造结构的方法包括在具有浅沟槽隔离结构及扩散区的基板上进行研磨制程。执行表面形貌增强制程以扩大在浅沟槽隔离结构及扩散区中至少一者的缺陷。检测浅沟槽隔离结构及扩散区中至少一者以侦测扩大的缺陷。对于侦测到扩大的缺陷做出反应，调整研磨制程的参数。
附图说明
当结合附图阅读时，从以下详细描述将更好地理解本揭露内容的态样。须注意的是，根据本产中的标准做法，各种特征并未按比例所绘制。事实上，为了论述上的清楚，可以任意地增大或缩小各个特征的尺寸。
图1是根据一些实施例，为用于制造基板结构的示例性制程的流程图；
图2A至图2D3是根据一些实施例，绘示如在图1中所示的制造制程在不同阶段时的具有复合结构的基板的剖面图；
图3是根据一些实施例，绘示如图1所示的制造制程在不同阶段时此结构的一个实施例的俯视图；
图4是根据一些实施例，绘示根据图1所示的制造制程在基板上形成的结构的一个实施例；以及
图5是根据一些实施例，绘示如图1所示的制造制程在不同阶段时具有复合结构的基板的另一实施例的透视图。
具体实施方式
以下揭示内容提供了用于实施所提供标的的不同特征的许多不同实施例或实例。下文描述了部件和布置的特定实例以简化本揭示案。这些当然仅仅是实例，而并非意欲为限制性的。例如，在接下来的描述中在第二特征件上方或之上形成第一特征件可以包括其中第一和第二特征件形成为直接接触的实施例，并且亦可以包括其中可以在第一和第二特征件之间形成有额外特征件，使得第一和第二特征件可以不是直接接触的实施例。此外，本揭示案可以重复各种实例中的参考元件和/或字母。此重复是为了简单和清楚的目的，并且本身并不规定所论述的各种实施例和/或配置之间的关系。
此外，在本文中可以出于描述目的使用诸如“在……下方”、“在……下面”、“低于……”、“在……上方”、“在……上面”等之类的空间相对术语，从而描述一个元件或特征件与另一元件或特征件的关系，如图所示。空间相对术语意欲涵盖除了附图所绘示的取向之外，设备在使用或操作中的不同取向。此装置可以以其他方式取向(旋转90度或在其他取向上)，并且本文中所使用的空间相对描述词同样可以相应被解释。
图1是根据一些实施例用以增强形成在基板上的结构的表面形貌，使得可以通过随后的检测过程侦测到增强的表面形貌而进行的制程100的流程图。形成在基板上的结构可为形成在半导体基板上任何合适的结构，诸如具有扩散区(例如，主动主动区)形成于其间的浅沟槽隔离(STI)结构、具有导电和不导电区域的互连结构、形成在浅沟槽隔离结构周围的鳍状结构(例如，FINFET结构)、栅极结构、接触结构、前端结构、后端结构、或半导体应用中使用的任何其他合适的结构。
图2A至图2D3是根据一些实施例的对应于制程100的各个阶段的基板的一部分的示意性剖面图。制程100在操作102处开始为在基板(诸如图2A所示的基板200)上形成结构250。在一实施例中，结构250是用于前端隔离结构，并于后续可在其上形成栅极结构。在图2A所示的实例中，结构250包括在扩散区205(例如，主动区域)之间形成的浅沟槽隔离结构202。保护层208形成在扩散区205上。扩散区205具有宽度204，此宽度足够宽以允许在基板200中至少有一栅极结构其掺杂不同类型的有效掺杂剂。
用于基板200的示例性材料包括选自结晶硅(例如Si<100>或Si<111>)、氧化硅、应变硅、硅锗、掺杂或未掺杂的多晶硅、掺杂或未掺杂的硅晶圆、以及图案化或非图案化晶圆、绝缘体上硅(SOI)、碳掺杂的硅氧化物、氮化硅、掺杂硅、锗、砷化镓、玻璃和蓝宝石中的至少一种。在基板200中使用SOI结构的实施例中，基板200可以包括设置在硅结晶基板上的埋入式介电层。在本文描述的实施例中，基板200是含硅材料，诸如结晶硅基板。此外，基板200不限于任何特定的尺寸、形状或材料。基板200可以是具有200mm直径、300mm直径或其他直径(例诸如450mm等)的圆形/环形基板。基板200亦可以是任何多边形、正方形、矩形、弯曲或以其他方式非圆形的工件，例如依需求可为多边形玻璃基板。
在一实施例中，保护层208由与浅沟槽隔离结构202的材料不同的材料制成。在蚀刻制程或化学机械研磨(CMP)制程期间，对选用于浅沟槽隔离结构202的材料进行蚀刻或研磨，而选用于保护层208的材料具高蚀刻或研磨选择性。在蚀刻制程或化学机械研磨(CMP)制程期间的高蚀刻或研磨选择性提供了制程期间的良好蚀刻或研磨停止点，以便具有更好的终点控制来防止基板200的结构250在处理期间被损伤。保护层208亦有助于保护设置在其下方的结构或材料免于在蚀刻制程或化学机械研磨(CMP)制程期间被损伤。首先将保护层208形成为跨基板200的毯覆层，并于稍后图案化以在基板200上形成期望的特征。保护层208可以通过合适的沉积制程形成，诸如等离子增强化学气相沉积、可流动化学气相沉积、高密度等离子化学气相沉积制程、原子层沉积或循环层沉积。用于保护层208的合适材料包括氮化硅、氧氮化硅、氧碳化硅、以及其他合适的经掺杂的含氮或碳的材料。
在一实施例中，通过蚀刻基板200和保护层208中的预定位置以形成沟槽，来在基板200中形成浅沟槽隔离结构202。随后，绝缘材料或介电材料填充此沟槽以形成浅沟槽隔离结构202。在一实施例中，将绝缘材料或介电材料使用合适的沉积制程沉积在浅沟槽隔离结构202中，此沉积制程为诸如等离子增强化学气相沉积、可流动的化学气相沉积、高密度等离子化学气相沉积制程、原子层沉积或循环层沉积。浅沟槽隔离结构202由绝缘材料或介电材料形成，诸如含氧化物材料、氧化硅材料、氮化硅材料或氮碳化硅材料。用于浅沟槽隔离结构202的材料可以是一个或多个层。在一实施例中，浅沟槽隔离结构202由介电材料形成。在一个特定实例中，浅沟槽隔离结构202由一层或更多层介电材料如氧化硅(SiO2)形成，并且保护层208由一层或多层介电材料如氮化硅(SiN)形成。
在制造期间，执行化学机械研磨(CMP)制程以移除浅沟槽隔离结构202上的多余材料，从而形成与保护层208的顶表面210基本上共平面的顶表面206，如图2A所示。在化学机械研磨(CMP)制程之后，一些缺陷212(在图2A至图2D3中亦显示为212a、212a’、212a”、212b、212c)可能形成在浅沟槽隔离结构202中以及在保护层208和扩散区205中或上。应当注意，在此所提到的缺陷212可以是微结构，诸如微刮痕、凸区域、凹陷区域、凹陷或侵蚀。例如，缺陷212具有暴露在基板200上的上部部分217和向下突出到扩散区205中的第一末端部分215。
随后，在从基板200移除保护层208之后，可以移除保护层208中的缺陷212a、212c的上部部分217，使缺陷212c的第一末端部分215留在扩散区205中或使缺陷212a的第一末端部分215留在浅沟槽隔离结构202与扩散区205之间的界面处，如图2B所示。在此实例中，缺陷212a、212c的第一末端部分215具有保留在扩散区205中的第一高度221。
在此制造阶段处，残留在基板200上的缺陷212，例如主要是在扩散区205中，可能太细微或太浅而不能被缺陷检测工具侦测到。合适的缺陷检测工具包括光学或电子束显微镜等。未侦测到的缺陷可能在后续制造步骤中导致结构塌陷或结构剥落。结构塌陷、变形、或剥落会导致缺陷点的漏电，从而最终导致电击穿和设备故障、不可操作和低产品产量。
在操作104，在基板200中的STI结构202和扩散区205的表面206、201上执行表面形貌增强制程，如图2C所示。表面形貌增强制程是表面处理制程，此表面处理制程全域地或局部地改变基板上的结构的表面轮廓。此表面处理制程提供反应性物质以与来自STI结构202、扩散区205或两者的材料反应，以便增强一个或更多个缺陷212的可侦测性。增强缺陷212的实例包括扩大或加深此缺陷。因此，具有增强的条件的缺陷212变得可侦测，并且在一些情况下更可由缺陷检测工具量测。在图2C所示的实例中，基板200上的缺陷212被扩大而具有具有第二高度223的末端部分220。第二高度223大于第一末端部分215的第一高度221。在一实施例中，第二高度223比第一末端部分215的第一高度221大于约20％与约60％之间。扩大缺陷212的第二高度223具有介于约与约之间的深度。在另一个实例中，缺陷212通过加宽缺陷的上部部分而扩大，无论是否延长或加深此缺陷。类似地，缺陷212的宽度被扩大为比其原始宽度大约20％与约60％。
在一实施例中，表面处理制程是通过用处理溶液浸渍或浸泡基板200或将基板200浸渍或浸泡在处理溶液中而进行的湿式制程。在另一个实例中，使用干式制程(诸如蒸气或等离子制程)与基板200中的STI结构202和扩散区205的表面206、201反应。在另一个实例中，使用湿式制程和干式制程的组合来与基板200中的STI结构202和扩散区205的表面206、201反应。在一个特定实施例中，在操作104进行的表面处理制程是通过用液体储罐中的处理溶液浸入、浸渍或浸泡基板或在液体储罐中的处理溶液中浸入、浸渍或浸泡基板进行的湿式制程。处理溶液可以是pH值在预定范围内的碱性、中性或酸性溶液。处理溶液的选择基于材料类型和位置以及缺陷212形成或将被增强的位置的周围材料。
在另一个特定实例中，在操作104进行的表面处理制程是干式制程。此干式制程涉及将基板定位在处理腔室中并使用等离子处理基板的表面。等离子由蚀刻气体混合物形成。在一实施例中，蚀刻气体混合物包含至少一种含卤素气体。含卤素气体的合适实例包括HBr、CF4、CHF3、HCl、Cl2、CH2F2、C2F6、C2F8、C4F6、SF6、NF3等等。在一实施例中，HBr(含有或不含Cl2)被包含在蚀刻气体混合物中。一些具有碳元素的含卤素气体亦可用于蚀刻气体混合物。具有碳元素的示例性含卤素气体(例如含碳和卤素的气体)包括CF4、CHF3、CH2F2、C2F6、C2F8、C4F6等等。
例如，在由一种或多种绝缘材料或介电材料制成的STI结构202上形成缺陷212b的实施例中，处理溶液可以是与来自STI区域202的材料反应的酸溶液。酸溶液蚀刻STI区域202的绝缘材料，例如氧化硅材料。此酸溶液可以包含溶解在去离子水中的具有氟基化学物(例如HF、缓冲HF(BOE)、氟化铵或氟化氢铵)的蚀刻剂。可以加入缓冲化合物以针对给定浓度提供不同的pH水平。可以利用一些缓冲化合物，诸如一种或更多种pH调节剂、界面活性剂、添加剂或溶剂，来保持所需的pH值水平和/或帮助解离溶解在处理溶液中的化学化合物。溶剂的合适实例包括乙二醇、甲苯、吡啶等。在一些实例中，使用氧化剂如HNO3、H2O2等来辅助酸溶液中的化学反应。
在一个特定实例中，用于表面处理制程的酸溶液含有在去离子水中的浓度在约0.1体积百分比(％)与约35体积百分比(％)之间的至少一种含氟化学物。含氟化学物的合适实例包括HF、缓冲HF(BOE)、氟化铵(NH4F)、氟化氢铵，及其组合。在一实施例中，酸溶液包含在去离子水中的HF和NH4F。可以根据需求添加一种或多种缓冲化合物，诸如界面活性剂。去离子水中的HF浓度可以在约0.05体积百分比与5体积百分比之间。去离子水中NH4F的浓度在约10体积百分比与50体积百分比之间。在一些实施例中，去离子水中HF与NH4F的比率(HF:NH4F)为约0.18体积百分比:24体积百分比。将酸溶液的pH值控制在小于或约为6，诸如在约2与约6之间，例如在约3与5之间。
包含在酸溶液中的含氟化学物被配置用于例如以期望的预定浓度提供适当量的氟离子(F-)，以与来自STI区域202的介电材料反应。在一实施例中，介电材料包括氧化硅元素。氟离子与氧化硅元素反应以形成某些氨盐，诸如(NH4)2SiF6。用于将STI区域202中的氧化硅绝缘材料溶解成液体的反应机制由下式描述：
SiO2+4HF+2NH4F→(NH4)2SiF6+2H2O
酸溶液的溶液温度可以在10℃与100℃之间，诸如约22.5℃。可以将基板200浸渍在酸溶液中达在约5秒与约500秒之间的时间区段，诸如在约10秒至60秒之间的时间区段。
可以将处理溶液提供在罐、池、浴槽或其他合适的容器中。在操作104的表面处理制程中，可以根据需要搅动、搅拌或循环处理溶液，以改善跨基板200的制程条件均匀性。此外，可以根据需要将兆频超音波或超声功率施加到处理溶液以提高处理效率。
在由含硅材料制造的扩散区域205上形成缺陷212a、212c的实施例中，处理溶液可以是与来自扩散区域205的材料反应的碱性溶液。碱性溶液可以包含具有碳基化学物如四甲基氢氧化铵(TMAH；或(CH3)4NOH)、氢氧化钾水溶液(KOH)、氢氧化钠(NaOH)、氨水(NH4OH)的蚀刻剂，或溶解在去离子水中的其他类似的碱性蚀刻剂。类似地，如上文所论述，一些缓冲化合物，诸如一种或更多种pH调节剂、界面活性剂、添加剂或溶剂，可以用来维持预定水平的pH值并有助于解离溶解在如在此所述的碱性溶液中的化学化合物。
在一个特定实例中，碱溶液包含溶解在去离子水中的四甲基氢氧化铵(TMAH；或(CH3)4NOH)，并用于在扩散区205中蚀刻硅基材料，例如结晶硅材料或掺杂硅材料。包含在碱性溶液中的TMAH可以在去离子水中具有在约0.1体积百分比(％)与约15体积百分比(％)之间，诸如约2.38％的浓度。碱性溶液的溶液温度可以在10℃与100℃之间，诸如约25℃。可以将基板200浸渍在碱性溶液中达在约5秒与约500秒之间的时间区段。将碱性溶液的pH值控制在大于9，诸如在约10与约13.5之间，例如在约11与约13之间。
用于将扩散区205中的硅基材料(例如结晶硅材料或掺杂硅材料)溶解成液体的反应机制由下式描述：
6(CH3)4NOH+Si→6(CH4)4N+Si(OH)6 2-+12H2
在图2D1所示的放大视图中示出的实例中，通过湿式制程将放大的缺陷212a的尺寸扩大，使得第二高度223在约与约之间并具有切口形状。
在图2D2的放大图中所示的另一实例中，使用干蚀刻制程和湿蚀刻制程的组合来蚀刻基板200。执行干蚀刻和湿蚀刻制程的顺序可以是任何顺序。如图2D2所示，干式制程各向异性地蚀刻基板200以在缺陷212a'的第二末端220a'上形成基本上垂直的侧壁265。使用碱性溶液的湿式制程以随机尺寸和方向各向同性地加宽和/或加深缺陷212a'。来自干式蚀刻制程的各向异性蚀刻允许缺陷212a'具有基本上垂直的侧壁265，从而在基板200中形成基本上立方或圆柱形的微结构。来自湿蚀刻制程的各向同性蚀刻允许缺陷212a'具有更宽的尺寸，以便促进通过缺陷检测工具捕获和侦测缺陷212a'。
在图2D3所示的又一实例中，碱性溶液在基板200中的某些平面处蚀刻基板200以形成具有不同几何构型的所需形状的金字塔形、多边形或带纹理表面。由于来自基板200的硅基材料通常主要包含<111>或<100>取向的结晶平面，所以蚀刻剂可以沿着具有特定取向的此等结晶平面蚀刻，从而形成自锐化末端，诸如具有呈特定角度的侧壁平面264的第二末端220a”，如图2D3所示。因此，如图2D3所示，在操作104执行表面处理制程之后，可以发现多边形形状的缺陷212a”。尽管图2D3中描绘的缺陷212a”为五边形形状，但应注意的是，缺陷212可以是具有平面、凸起或凹陷角，底部和侧壁为二维和三维构型的多边形、金字塔形、立方体、椭圆形、有切口的、正方形的、矩形的或其他微结构。
图3进一步描绘图2C中基板200的俯视图，其具有形成在基板200上的缺陷212。图3中所示的缺陷212是由CMP制程引起的微划痕的形状。缺陷212形成在扩散区205(诸如缺陷212c)和STI结构202(诸如缺陷212b)两者中，或形成在扩散区205与STI结构202之间的界面处(诸如缺陷212a)。图3中描绘的浅的或细微的缺陷212可被放大以允许由缺陷检测工具进行侦测和观察。然而，在某些情况下，缺陷212在此制造阶段处可能是不可侦测的或不可见的。下面将参考图4来描述和论述在稍后制造阶段中，通过缺陷检测工具侦测到的缺陷212的更多实例。
在选择性的操作105，可以在操作104的表面处理制程之后和在操作106的检测过程之前执行若干制程。因此，操作106的检测过程可以立即执行或在操作104的表面处理制程之后的一个或多个处理步骤之后执行。可以在操作104的表面处理制程和操作106的检测过程之间执行的合适的制程包括栅极材料沉积、离子注入制程、光刻和蚀刻制程。
在操作106，在操作104的表面处理制程及/或操作105的选择性制程完成之后，执行检测过程以检测基板200的状况。检测过程可以包括将基板200定位在用于检测的侦测器下方。在一实施例中，侦测器包括光源以形成用于观察形成在基板200中的个别元件晶片图案或特征的光学显微镜(opticalmicroscope,OM)的一部分。在另一个实例中，侦测器是电子显微镜，诸如扫描电子显微镜(scanning electron microscope,SEM)、透射电子显微镜(transmission electron microscope,TEM)等，或者能够侦测基板200上的局部表面粗糙度、表面形貌、表面缺陷或表面形态的感测器。在又一实例中，侦测器包括相机，此相机能够捕获基板200的图像，以便基于图像颜色对比度、图像亮度对比度或图像比较来分析基板200。
在一实施例中，侦测器使用跨基板200的线性区域的光学辐射线来线性地扫描基板表面，以辨识基板200的坐标、对准或取向。侦测器利用来自扫描的数据来生成表面形貌图、晶粒图案图或基板表面缺陷分布图。在一实施例中，侦测器扫描基板200上每个元件单元(或称为元件晶粒)中形成扩散区205和STI结构202的位置，以生成晶粒图案的制图。视需求而定，其他位置亦可以在操作106进行扫描，以作为比较之用的参考数据。生成的表面形貌图、晶粒图形或基板表面缺陷分布图被传送到包括在侦测器中的数据计算系统如控制器，以进行分析。
在操作108，数据计算系统分析从操作106的基板检测过程获得的数据，例如表面形貌图或基板表面缺陷分布图。在一实施例中，数据计算系统将数据与储存在数据计算系统中的数据库或演算法进行比较以生成指令，从而确定基板200上的表面形貌或缺陷水平是否在如编程或储存在数据库中的期望极限内(例如，工程规格内)。例如，数据计算系统可以确定基板200的缺陷水平是否在工程规格内。
因此，若数据计算系统确定基板200的缺陷水平在工程规格内，则制程100随后被指示进行到操作112以继续处理和制造基板200上的结构。基板200的额外处理和制造阶段可包括离子注入制程、光刻制程、沉积制程或蚀刻制程。
相比之下，当数据计算系统确定侦测到的表面缺陷分布图或晶粒图案图超出所需极限(例如，在工程规格之外)或者不符合储存或编程在数据库中的期望晶粒图案图，制程则被导向至操作114。例如，若缺陷分布图或晶粒图案图显示缺陷计数大于储存或编程在数据库中的极限的缺陷计数的5％，则数据计算系统随后导向此制程进行至操作114。亦可以利用其他标准，例如图案轮廓，晶粒图像或图案图像对比度来确定表面缺陷分布图或晶粒图案图是在期望极限之内还是之外。
在操作114中，工程师、操作员、使用者或数据计算系统将基于基板200上的缺陷水平在所期望的极限以外的程度来决定基板200是否需要重新加工或被报废。或者，工程师、操作员、使用者或数据计算系统亦可决定是否可通过调整或改变CMP制程或其他相关制程的制程参数以减少在基板200上形成缺陷的可能性。例如，当在基板上存在微划痕缺陷时，可于CMP制程中调整的制程参数包括研磨头下压力、基板平台旋转速度或研磨流体的流动速率。
因此，通过利用制程100，特别是在操作104执行的表面处理制程，基板的缺陷得以增强以用于检测过程的侦测。早期侦测使得能够对具有缺陷和/或结构问题的基板200进行即时动作。过晚侦测或发现基板上的缺陷可能会导致在最终将报废或废弃的基板上执行不必要和/或冗余的制程步骤。因此，对基板上形成的缺陷进行早期侦测可消除或减少在有问题的基板上所花费的制造时间/周期，由此节省制造成本并提高产品产量。
此外，在一些实例中，在增强基板200上的缺陷212之后，增强的缺陷212可能仍然是细微的，并且不能被操作106处的表面检测过程有效地侦测到。如图4所示，随后在增强的缺陷212上形成的膜堆迭402可能倾向于或更可能由于扩大的缺陷尺寸而剥离、塌陷或变得有缺陷。在图4所示的一个实例中，来自图2D3的缺陷212a”可以导致栅极介电层408、高介电常数层406和闸电极层404的一部分在缺陷212a”内塌陷，从而导致在膜堆迭402的表面412上形成增强的缺陷410，例如凹陷的结构，此增强的缺陷能够由缺陷检测工具容易地侦测到。
尽管以平面配置图示了在图2A至图2D3和图3中的结构中描述的实例，但是应注意，过程100亦可以在具有三维配置的结构中执行。例如，制程100亦可以在其上形成有FINFET结构550的基板500上执行，如图5所示。FINFET结构550可以包括在STI结构502之间形成的鳍结构504。STI结构502的表面508以及STI结构502与鳍结构504之间的界面511可以具有微小的缺陷510，诸如在界面上形成的微划痕(例如，类似于图2A至图2D3)。如上所述，缺陷510可由CMP制程所造成，其是执行用于从基板500移除多余材料以在基板500上形成STI结构502。在CMP制程之后，鳍结构504在基板500上类似于图2A至图2D3中描述的扩散区205的位置处形成，具有或不具有来自CMP制程的缺陷510。在形成鳍结构504之后，由于表面508、506从鳍结构504和STI结构502的阶梯高度引起的不平坦的形貌可能导致缺陷510具有中断或不连续的形式。侦测或检测此种类型的缺陷510可能难以即时执行。例如，在化学机械研磨(CMP)制程之后，检测可能无法侦测在STI结构502上形成的缺陷510。如上所述，此种缺陷的延迟侦测可能导致制造成本增加和时间损失。因此，可以对FINFET结构550执行处理制程100，特别是在操作104处的表面形貌增强制程，以扩大缺陷510。因此，可以在制造制程中提早侦测到具有此等有问题的缺陷的基板，以便能够及早采取行动并作出决定以解决基板上所不期望的表面状态。
因此，提供了用于增强形成在基板上的结构的表面形貌的方法。基板的增强的表面形貌可以使来自基板的缺陷/微结构更准确地被侦测和检测到。通过以下方式来增强基板的表面形貌：执行表面处理制程，以扩大在基板上形成的缺陷，使缺陷能够由缺陷检测工具侦测。表面处理制程包括干式蚀刻、湿式蚀刻或其组合，以蚀刻具有不同材料的基板，从而扩大缺陷的尺寸，以促进对缺陷的准确和即时侦测。干式蚀刻制程包括等离子制程，而湿式蚀刻制程包括使用酸溶液来增强位于介电材料或碱性溶液中的缺陷以增强位于基板中含硅材料中的缺陷。通过扩大缺陷以进行早期侦测，可以对有问题或有缺陷的基板采取及早行动或决定。此外，可以调整配方，诸如来自CMP制程或可能引起缺陷的其他制程的制程参数，以改良制程条件并最小化缺陷形成的可能性。因此，节省了制造周期时间和成本，因为不对有问题或有缺陷的基板进行不必要的处理，从而提高了产品产量。
在一个实施例中，此方法包括：在具有浅沟槽隔离结构和扩散区的基板上执行研磨制程，执行表面形貌增强制程以扩大在浅沟槽隔离结构及扩散区中至少一者的缺陷，检测浅沟槽隔离结构及扩散区中至少一者以侦测扩大的缺陷，以及对于侦测到扩大的缺陷做出反应来调整抛光制程的参数。在一实施例中，执行表面形貌增强制程进一步包含将基板浸渍在液体溶液中。在一实施例中，当缺陷形成在扩散区中的含硅材料上时，液体溶液是碱性溶液。在一实施例中，含硅材料是结晶硅材料或掺杂的硅材料。在一实施例中，液体溶液包含在去离子水中的四甲基氢氧化铵、氢氧化钾水溶液、氢氧化钠及氨水的至少一种。在一实施例中，当缺陷形成在浅沟槽隔离结构中的介电材料上时，液体溶液是酸性溶液。在一实施例中，介电材料是含氧化硅或含氧化物的材料。在一实施例中，液体溶液包含在去离子水中的HF、NH4F、缓冲的HF、氟化铵和氟化氢铵的至少一种。在一实施例中，执行表面形貌增强制程的步骤是将表面上的缺陷尺寸扩大约20％与60％之间。在一实施例中，缺陷包含来自研磨制程的微划痕、凹陷及残留物的至少一种。在一实施例中，缺陷被扩大为选自由多边形、金字塔、圆柱体、切口、立方体及倾斜的侧壁所组成的群组中的形状。在一实施例中，方法进一步包含在基板的扩散区上形成栅极结构或鳍结构。在一实施例中，扩大的缺陷的深度在约与约之间。
在另一个实施例中，在基板上制造结构的方法包括处理基板的表面，湿式处理此基板以扩大因处理此表面引起的缺陷，其中此缺陷从其原始尺寸被扩大约20％与60％之间，并检测此结构以侦测扩大的缺陷。在一实施例中，当缺陷位于由含硅材料制成的扩散区中时，湿式处理则是使用碱性溶液。在一实施例中，含硅材料是结晶硅材料或掺杂的硅材料。在一实施例中，当缺陷位于由介电材料制造的浅沟槽隔离结构中时，湿法处理则是使用酸性溶液。在一实施例中，方法进一步包含在以湿式处理基板之前或之后，干式蚀刻基板的表面。在一实施例中，缺陷被扩大为选自由多边形、金字塔、圆柱体、切口、立方体和倾斜的侧壁组成的群组中的形状。
在另一个实施例中，一种用于在基板上制造结构的方法包括：在具有浅沟槽隔离结构和扩散区的基板的表面执行CMP制程，湿式处理此基板的表面以扩大在浅沟槽隔离结构和扩散区中至少一者的微结构，其中此微结构从其原始尺寸被扩大约20％与60％之间，以及检测浅沟槽隔离结构和扩散区中至少一者以侦测扩大的微结构，此扩大的微结构具有一形状选自由多边形、金字塔、圆柱体、切口、立方体及具角度的侧壁所组成的群组。
上文概述了若干实施例的特征，使得本领域的技艺人士可以更好地理解本揭示内容的各态样。本领域的技艺人士应当理解，他们可以容易地将本揭示内容用作设计或修改用于执行本文介绍的实施例的相同目的和/或实现相同优点的其他制程和结构的基础。本领域的技艺人士亦应此意识到，此类等效的结构不脱离本揭示案的精神和范畴，并且在不脱离本揭示案的精神和范畴的情况下，本领域的技艺人士可以在此进行各种改变、替换和变更。

Claims (1)

1.一种在一基板上制造一结构的方法，其特征在于，包含：
在具有一浅沟槽隔离结构及一扩散区的一基板上进行一研磨制程；
执行一表面形貌增强制程以扩大在该浅沟槽隔离结构及该扩散区中至少一者的一缺陷；
检测该浅沟槽隔离结构及该扩散区中至少一者以侦测该扩大的缺陷；以及
对于侦测到该扩大的缺陷做出反应，调整该研磨制程的一参数。
CN201711194111.0A 2017-05-30 2017-11-24 在基板上制造结构的方法 Pending CN108987267A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762512572P 2017-05-30 2017-05-30
US62/512,572 2017-05-30
US15/686,995 2017-08-25
US15/686,995 US10504737B2 (en) 2017-05-30 2017-08-25 Methods of enhancing surface topography on a substrate for inspection

Publications (1)

Publication Number Publication Date
CN108987267A true CN108987267A (zh) 2018-12-11

Family

ID=64460850

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711194111.0A Pending CN108987267A (zh) 2017-05-30 2017-11-24 在基板上制造结构的方法

Country Status (3)

Country Link
US (3) US10504737B2 (zh)
CN (1) CN108987267A (zh)
TW (1) TW201901827A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114364313A (zh) * 2019-09-18 2022-04-15 普和希控股公司 电极基板及其制造方法以及使用了这种电极基板的生物传感器

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10504737B2 (en) * 2017-05-30 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of enhancing surface topography on a substrate for inspection
KR102255421B1 (ko) * 2020-08-11 2021-05-24 충남대학교산학협력단 단결정 산화갈륨의 결함 평가방법
CN114782701B (zh) * 2022-03-15 2023-01-03 广东科学技术职业学院 时序地标图像特征匹配方法、装置、电子设备及介质

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3417515B2 (ja) * 1996-03-22 2003-06-16 信越半導体株式会社 シリコン単結晶基板の結晶欠陥評価方法
JP2002118083A (ja) * 2000-10-05 2002-04-19 Hitachi Ltd 半導体集積回路装置の製造方法
US8829642B2 (en) * 2012-03-29 2014-09-09 The Institute of Microelectronics, Chinese Academy of Science Semiconductor device and method for manufacturing the same
US9882009B2 (en) * 2013-08-23 2018-01-30 Intel Corporation High resistance layer for III-V channel deposited on group IV substrates for MOS transistors
US10504737B2 (en) * 2017-05-30 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of enhancing surface topography on a substrate for inspection

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114364313A (zh) * 2019-09-18 2022-04-15 普和希控股公司 电极基板及其制造方法以及使用了这种电极基板的生物传感器

Also Published As

Publication number Publication date
US20200395220A1 (en) 2020-12-17
US20200066538A1 (en) 2020-02-27
US20180350614A1 (en) 2018-12-06
TW201901827A (zh) 2019-01-01
US10784114B2 (en) 2020-09-22
US11222788B2 (en) 2022-01-11
US10504737B2 (en) 2019-12-10

Similar Documents

Publication Publication Date Title
US10784114B2 (en) Methods of enhancing surface topography on a substrate for inspection
US6149828A (en) Supercritical etching compositions and method of using same
KR20210142118A (ko) 이방성 화학 식각을 위한 대면적 계측 및 공정 제어
CN103956321A (zh) 单晶硅蚀刻方法及所获得的半导体结构
CN104620364A (zh) 用于沟槽侧壁平坦化的硅蚀刻的方法
KR20040014112A (ko) 반도체 집적회로장치의 제조방법
JP2003077900A (ja) 半導体装置の製造方法
CN111524795B (zh) 自对准双重图形化方法及其形成的半导体结构
US20070148979A1 (en) Method for fabricating semiconductor device having top round recess pattern
TWI471904B (zh) 在製造一半導體裝置期間使用之方法、用於形成非對稱半導體裝置特徵之方法及包括該半導體裝置之結構
CN110473799B (zh) 浅沟道隔离结构中的孔洞缺陷的检测方法
CN1077332C (zh) 用于半导体器件缺陷调查的试验片的制造方法
US7745236B2 (en) Floating gate process methodology
US7541255B2 (en) Method for manufacturing semiconductor device
US8927424B1 (en) Self-aligned patterning technique for semiconductor device features
CN109166812A (zh) 控片及其制造方法和化学机械研磨缺陷的监测方法
Alvis et al. Junction metrology by cross‐sectional atomic force microscopy
KR100554834B1 (ko) 플래쉬 메모리 소자의 제조 방법
CN101996877B (zh) 刻蚀方法以及形成浅沟槽隔离结构的方法
CN109003901B (zh) 半导体器件的制造方法
CN111295742A (zh) 用于减少浅沟槽隔离中的锥体形成的选择性蚀刻
Trenkler et al. Two-dimensional profiling in silicon using conventional and electrochemical selective etching
CN102119117A (zh) 具有增强均匀性的微柱体及其制造方法
CN101866844B (zh) 多晶硅刻蚀方法
US20050221620A1 (en) Process for etching a substrate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20181211

WD01 Invention patent application deemed withdrawn after publication