CN108962877A - 测试结构及凹槽刻蚀检测方法 - Google Patents

测试结构及凹槽刻蚀检测方法 Download PDF

Info

Publication number
CN108962877A
CN108962877A CN201710386700.2A CN201710386700A CN108962877A CN 108962877 A CN108962877 A CN 108962877A CN 201710386700 A CN201710386700 A CN 201710386700A CN 108962877 A CN108962877 A CN 108962877A
Authority
CN
China
Prior art keywords
metal layer
metal
layer
groove
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710386700.2A
Other languages
English (en)
Other versions
CN108962877B (zh
Inventor
宋春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710386700.2A priority Critical patent/CN108962877B/zh
Publication of CN108962877A publication Critical patent/CN108962877A/zh
Application granted granted Critical
Publication of CN108962877B publication Critical patent/CN108962877B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Abstract

本发明揭示了一种测试结构及凹槽刻蚀检测方法,测试结构包括:前端结构;位于所述前端结构上的第一金属层;位于所述第一金属层上的层间介质层,所述层间介质层具有凹槽;位于所述凹槽中的第二金属层;以及分别自第一金属层和第二金属层引出的测试端,以检测第一金属层和第二金属层之间的击穿电压;其中,所述第一金属层和第二金属层在层叠方向具有重叠的拐角。于是通过测量第一金属层和第二金属层之间的击穿电压,就可以知晓在刻蚀层间介质层形成凹槽时,刻蚀过程是否异常。由此可以及时发现异常,提高良率。

Description

测试结构及凹槽刻蚀检测方法
技术领域
本发明涉及半导体技术领域,特别是涉及一种测试结构及凹槽刻蚀检测方法。
背景技术
由于各种电子部件(例如,晶体管、二极管、电阻器、电容器等)的集成密度的持续改进,半导体产业已经经历了快速发展。大多数情况下,集成密度的这种改进来自于最小部件尺寸的持续减小(例如,朝着亚20nm节点缩小半导体工艺节点),其允许更多的组件集成至给定面积内。
随着最近对小型化、更高的速度、更大的带宽、以及更低的功率消耗和延迟的需求的增长,对半导体制程工艺质量需求更为严苛。
在这种需求下,金属层间的隔离也就成为一个需要重点关注的内容。
发明内容
本发明的目的在于提供一种测试结构及凹槽刻蚀检测方法,以检测凹槽刻蚀时是否异常。
为解决上述技术问题,本发明提供一种测试结构,包括:
前端结构;
位于所述前端结构上的第一金属层;
位于所述第一金属层上的层间介质层,所述层间介质层具有凹槽;
位于所述凹槽中的第二金属层;以及
分别自所述第一金属层和所述第二金属层引出的测试端,以检测所述第一金属层和所述第二金属层之间的击穿电压;
其中,所述第一金属层和第二金属层在层叠方向具有重叠的拐角。
可选的,对于所述的测试结构,所述第一金属层包括多个第一金属块和多个第一连接线,多个所述第一金属块呈阵列状排布,相邻所述第一金属块之间由所述第一连接线连通。
可选的,对于所述的测试结构,所述第一金属块呈长方体。
可选的,对于所述的测试结构,所述第二金属层包括多个第二金属块和多个第二连接线,多个所述第二金属块呈阵列状排布,相邻所述第二金属块之间由所述第二连接线连通。
可选的,对于所述的测试结构,所述第二金属块呈长方体。
本发明还提供一种凹槽刻蚀检测方法,包括:
提供前端结构;
在所述前端结构上形成第一金属层;
在所述第一金属层上形成层间介质层;
刻蚀所述层间介质层形成凹槽;
在所述凹槽中形成第二金属层,所述第一金属层和所述第二金属层在层叠方向具有重叠的拐角;
自所述第一金属层和所述第二金属层引出测试端;以及
通过所述测试端测量所述第一金属层和所述第二金属层之间的击穿电压,以判断所述凹槽的刻蚀是否异常。
可选的,对于所述的凹槽刻蚀检测方法,所述前端结构具有一前端介质层;在所述前端结构上形成第一金属层的步骤包括:
采用光刻刻蚀工艺在所述前端介质层中形成多个第一开口和连接相邻第一开口的多个第一连接槽,所述多个第一开口呈阵列状排布;
在所述多个第一开口和多个第一连接槽中形成第一金属材料层;以及
平坦化所述第一金属材料层与所述前端介质层齐平,获得所述第一金属层。
可选的,对于所述的凹槽刻蚀检测方法,所述多个第一开口呈长方体。
可选的,对于所述的凹槽刻蚀检测方法,采用氧等离子体刻蚀所述层间介质层形成凹槽。
可选的,对于所述的凹槽刻蚀检测方法,所述凹槽包括多个第二开口和连接相邻第二开口的多个第二连接槽,所述多个第二开口呈阵列状排布。
可选的,对于所述的凹槽刻蚀检测方法,所述多个第二开口呈长方体。
可选的,对于所述的凹槽刻蚀检测方法,测量第一金属层和第二金属层之间的击穿电压,以判断所述凹槽的刻蚀是否异常的步骤包括:
若所述击穿电压在标准击穿电压的许可范围内,则判断所述凹槽的刻蚀正常;
若所述击穿电压小于标准击穿电压的许可范围的最小值,则判断所述凹槽过刻蚀。
本发明提供的测试结构及凹槽刻蚀检测方法中,测试结构包括:前端结构;位于所述前端结构上的第一金属层;位于所述第一金属层上的层间介质层,所述层间介质层具有凹槽;位于所述凹槽中的第二金属层;以及分别自第一金属层和第二金属层引出的测试端,以检测第一金属层和第二金属层之间的击穿电压;其中,所述第一金属层和第二金属层在层叠方向具有重叠的拐角。于是通过测量第一金属层和第二金属层之间的击穿电压,就可以知晓在刻蚀层间介质层形成凹槽时,刻蚀过程是否异常。由此可以及时发现异常,提高良率。
附图说明
图1-图3为一种顶层金属形成过程示意图;
图4为本发明一实施例中凹槽刻蚀检测方法的流程图;
图5为本发明一实施例中提供前端结构的前端介质层的示意图;
图6a为本发明一实施例中刻蚀前端介质层的俯视示意图;
图6b为沿图6a中A-A'处的剖面图;
图7为本发明一实施例中形成第一金属层的示意图;
图8为本发明一实施例中形成层间介质层的示意图;
图9a为本发明一实施例中刻蚀层间介质层形成凹槽的俯视示意图;
图9b为沿图9a中B-B'处的剖面图;
图10为本发明一实施例中形成第二金属层的示意图;
图11为本发明一实施例中形成的测试结构的俯视示意图;
图12为本发明一实施例中刻蚀形成凹槽出现异常时的示意图;
图13为本发明一实施例中刻蚀形成凹槽出现异常后形成第二金属层的示意图。
具体实施方式
下面将结合示意图对本发明的测试结构及凹槽刻蚀检测方法进行更详细的描述,其中表示了本发明的优选实施例,应该理解本领域技术人员可以修改在此描述的本发明,而仍然实现本发明的有利效果。因此,下列描述应当被理解为对于本领域技术人员的广泛知道,而并不作为对本发明的限制。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
发明人在研究中发现,在最终检测(final test)中,容易发现短路异常,从而导致良率受到影响。
进一步分析发现,例如是在顶层金属形成时,对介质层的刻蚀产生异常,从而导致顶层金属与下层金属导通。
请参考图1-图3,在前端结构1上形成有下层金属5,前端结构1上形成有介质层2和介质层3,正常情况是在涂覆光刻胶4并光刻后,通过刻蚀在介质层3中形成凹槽6,并在凹槽6中形成顶层金属8。然而,如图2所示,在刻蚀介质层3形成凹槽6时,会在凹槽6的底角处(即2个相邻侧壁与底壁相交处)产生过刻蚀,使得介质层2也被刻蚀甚至刻蚀穿透形成缝隙7,暴露出下层金属5。于是,在顶层金属8形成时,必然会进入缝隙7中,从而使得顶层金属和下层金属5之间连通。
经过实验和分析后发现,刻蚀时在侧壁处会聚集较多的等离子体,尤其是在侧壁和底壁的交界的底角处,等离子体浓度最高,因此刻蚀速率更快。此外,在干法刻蚀时,例如对于氧等离子体进行的刻蚀,若氧等离子体浓度异常(高于标准),更会促进底角处的快速反应,使得这一底角处被更多的消耗掉,从而发生如图2中的情况,产生缝隙。
因此,本发明的主要思想是,提供一种测试结构及凹槽刻蚀检测方法,以便能够在线上就实现检测,及时发现异常,降低损失。
于是,本发明提供的一种测试结构包括:
前端结构;
位于所述前端结构上的第一金属层;
位于所述第一金属层上的层间介质层,所述层间介质层具有凹槽;
位于所述凹槽中的第二金属层;以及
分别自第一金属层和第二金属层引出的测试端,以检测第一金属层和第二金属层之间的击穿电压;
其中,所述第一金属层和第二金属层在层叠方向具有重叠的拐角。
此外,请参考图4,本发明提供一种凹槽刻蚀检测方法,包括:
步骤S11,提供前端结构;
步骤S12,在所述前端结构上形成第一金属层;
步骤S13,在所述第一金属层上形成层间介质层;
步骤S14,刻蚀所述层间介质层形成凹槽;
步骤S15,在所述凹槽中形成第二金属层,所述第一金属层和第二金属层在层叠方向具有重叠的拐角;
步骤S16,自所述第一金属层和第二金属层引出测试端;以及
步骤S17,测量第一金属层和第二金属层之间的击穿电压,以判断所述凹槽的刻蚀是否异常。
下面结合图4-图13对本发明的测试结构及凹槽刻蚀检测方法进行详细说明。
对于步骤S11,请参考图5,提供前端结构。具体在图5中,示出的是所述前端结构最上层的前端介质层100。在一个实施例中,所述前端结构可以包括半导体衬底,其构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)等;所述半导体衬底上可以形成有有源器件,例如NMOS和/或PMOS,可以形成有无源器件,例如电阻、电容等,此外,在有源器件和/或无源器件上,还可以形成有金属连线。在本发明一个实施例中,所述前端介质层100的材质例如可以为氧化硅、氮化硅、氮氧化硅等。
对于步骤S12,请参考图6-图7,在所述前端结构上形成第一金属层10。所述第一金属层可以是挖槽后形成,也可以是直接形成,可以依据实际需求灵活选择。具体的,在一个实施例中,本步骤包括:
首先,采用光刻刻蚀工艺在所述前端介质层100中形成多个第一开口110和连接相邻第一开口110的多个第一连接槽120,所述多个第一开口110呈阵列状排布;所述多个第一开口110例如可以是长方体,其俯视图可以是矩形,当然还可以是其他形状,以俯视图而言,例如是三角形,六边形等;所述连接槽120可以为细长条状结构,比第一开口110要窄。由于所述第一开口110及第一连接槽120处是为了形成第一金属层,因此所述第一开口110及第一连接槽120的尺寸并无特别限定,可以依据实际生产工艺中涉及到的产品而灵活设置各个第一开口110和第一连接槽120的尺寸大小。
对所述前端介质层100的刻蚀可以采用现有过程进行,例如干法刻蚀或湿法刻蚀。
在一个实施例中,每个第一开口110大小形状一致,且均匀排布,从而便于制备。
在一个实施例中,各个所述第一开口110可以有着不同的大小,从而配合之后形成的不同大小的第二开口,并在形成第二金属层后,可以进一步检测出不同的第二开口对刻蚀过程产生的影响。
接着,在所述多个第一开口110和多个第一连接槽120中形成第一金属材料层;例如,可以采用沉积工艺形成所述第一金属材料层,举例而言,所述第一金属材料层例如可以是铜、银、钛等。
之后,平坦化所述第一金属材料层与所述前端介质层100齐平,获得所述第一金属层10。在此,所述第一金属层10包括多个第一金属块和多个第一连接线,相邻第一金属块由第一连接线连通。具体的,所述一个第一金属块位于一个所述第一开口110中,一个第一连接线位于所述一个第一连接槽120中。
对于步骤S13,请参考图8,在所述第一金属层10上形成层间介质层200;在一个实施例中,所述层间介质层200完全覆盖所述第一金属层10和所述前端介质层100。例如,所述层间介质层200的材质可以为氧化硅、氮化硅、氮氧化硅等。
对于步骤S14,请参考图9a和图9b,刻蚀所述层间介质层200形成凹槽;在一个实施例中,可以采用氧等离子体刻蚀所述层间介质层200形成所述凹槽。具体的,所述凹槽包括多个第二开口210和连接相邻第二开口210的多个第二连接槽220,所述多个第二开口呈阵列状排布。
所述第二开口210与所述第一开口110在层叠方向具有相对设置的拐角,从而在第二开口210中形成第二金属层后,第二金属层与第一金属层的拐角重叠,这将在下文中具体描述。
所述多个第二开口210例如可以是长方体,其俯视图可以是矩形,当然还可以是其他形状,以俯视图而言,例如是三角形,六边形等;所述连接槽220可以为细长条状结构,比第二开口210要窄。由于所述第二开口210及第二连接槽220处是为了形成第二金属层,因此所述第二开口210及第二连接槽220的尺寸并无特别限定,可以依据实际生产工艺中涉及到的产品而灵活设置各个第二开口210和第二连接槽220的尺寸大小。
在一个实施例中,每个第二开口210大小形状一致,且均匀排布,从而便于制备。
在一个实施例中,各个所述第二开口210可以有着不同的大小,从而配合之前形成的具有不同大小的第一开口,并在形成第二金属层后,可以进一步检测出不同的第二开口对刻蚀过程产生的影响。
请参考图10,对于步骤S15,在所述凹槽中形成第二金属层20,所述第一金属层10和第二金属层20在层叠方向具有重叠的拐角,如图中虚线框30所示;具体的,本步骤可以是:
首先,在所述多个二开口210和多个第二连接槽220中形成第二金属材料层;例如,可以采用沉积工艺形成所述第二金属材料层,所述第二金属材料层可以与所述第一金属材料层相同,也可以不同,举例而言,所述第二金属材料层例如可以是铜、银、钛等。
之后,平坦化所述第二金属材料层与所述层间介质层200齐平,获得所述第二金属层20。在此,所述第二金属层20包括多个第二金属块和多个第二连接线,相邻第二金属块由第二连接线连通。具体的,所述一个第二金属块位于一个所述第二开口210中,一个第二连接线位于所述一个第二连接槽220中。
可进一步参考图11,能够更具体的理解本发明上述步骤的具体表现。
在第二金属层20形成后,进行步骤S16,自所述第一金属层10和第二金属层20引出测试端(未图示);本步骤可以按照现有技术完成,本发明对此不进行详述。
对于步骤S17,测量第一金属层和第二金属层之间的击穿电压,以判断所述凹槽的刻蚀是否异常。可结合图10-图11,如图11可知,第一金属层10具有第一金属块101,第二金属层20具有第二金属块201,第一金属块101和第二金属块201在层叠方向具有重叠的拐角,正常情况下,二者之间被层间介质层200隔离。因此,若所述击穿电压在标准击穿电压的许可范围内,则判断所述凹槽的刻蚀正常;若所述击穿电压小于标准击穿电压的许可范围的最小值,则判断所述凹槽过刻蚀。可以理解的是,标准击穿电压的许可范围可以依据实际生产工艺和产品需求的不同而不同,本领域技术人员能够灵活设定。
具体的,请参考图12-图13,若所述凹槽过刻蚀,则在第二开口210的底角处容易产生缝隙230,甚至发生穿透。那么当第二金属层20形成后,很容易进入缝隙230中,则第一金属层10和第二金属层20之间的介质层厚度变薄,会使得击穿变得更容易,甚至当缝隙230穿透层间介质层200时,第一金属层10和第二金属层20产生桥接22,从而使得层间介质层200的隔离作用失效,严重影响产品良率。
请进一步结合图4-图11,可知本发明获得一种测试结构,包括:
前端结构;
位于所述前端结构上的第一金属层10;
位于所述第一金属层10上的层间介质层200,所述层间介质层200具有凹槽;
位于所述凹槽中的第二金属层20;以及
分别自第一金属层10和第二金属层20引出的测试端,以检测第一金属层10和第二金属层20之间的击穿电压;
其中,所述第一金属层10和第二金属层20在层叠方向具有重叠的拐角30。
在一个实施例中,所述第一金属层10包括多个第一金属块101,所述多个第一金属块101呈阵列状排布,相邻第一金属块101之间由第一连接线102连通。
在一个实施例中,所述第一金属块101呈长方体。
在一个实施例中,所述第二金属层20包括多个第二金属块201,所述多个第二金属块201呈阵列状排布,相邻第二金属块201之间由第二连接线202连通。
在一个实施例中,所述第二金属块201呈长方体。
在一个实施例中,所述测试结构位于切割道中。
综上所述,本发明提供的测试结构及凹槽刻蚀检测方法中,通过测量第一金属层和第二金属层之间的击穿电压,就可以知晓在刻蚀层间介质层形成凹槽时,刻蚀过程是否异常。由此可以及时发现异常,提高良率。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (12)

1.一种测试结构,其特征在于,包括:
前端结构;
位于所述前端结构上的第一金属层;
位于所述第一金属层上的层间介质层,所述层间介质层具有凹槽;
位于所述凹槽中的第二金属层;以及
分别自所述第一金属层和所述第二金属层引出的测试端,以检测所述第一金属层和所述第二金属层之间的击穿电压;
其中,所述第一金属层和第二金属层在层叠方向具有重叠的拐角。
2.如权利要求1所述的测试结构,其特征在于,所述第一金属层包括多个第一金属块和多个第一连接线,多个所述第一金属块呈阵列状排布,相邻所述第一金属块之间由所述第一连接线连通。
3.如权利要求2所述的测试结构,其特征在于,所述第一金属块呈长方体。
4.如权利要求1所述的测试结构,其特征在于,所述第二金属层包括多个第二金属块和多个第二连接线,多个所述第二金属块呈阵列状排布,相邻所述第二金属块之间由所述第二连接线连通。
5.如权利要求4所述的测试结构,其特征在于,所述第二金属块呈长方体。
6.一种凹槽刻蚀检测方法,其特征在于,包括:
提供前端结构;
在所述前端结构上形成第一金属层;
在所述第一金属层上形成层间介质层;
刻蚀所述层间介质层形成凹槽;
在所述凹槽中形成第二金属层,所述第一金属层和所述第二金属层在层叠方向具有重叠的拐角;
自所述第一金属层和所述第二金属层引出测试端;以及
通过所述测试端测量所述第一金属层和所述第二金属层之间的击穿电压,以判断所述凹槽的刻蚀是否异常。
7.如权利要求6所述的凹槽刻蚀检测方法,其特征在于,所述前端结构具有一前端介质层;在所述前端结构上形成第一金属层的步骤包括:
采用光刻刻蚀工艺在所述前端介质层中形成多个第一开口和连接相邻第一开口的多个第一连接槽,所述多个第一开口呈阵列状排布;
在所述多个第一开口和多个第一连接槽中形成第一金属材料层;以及
平坦化所述第一金属材料层与所述前端介质层齐平,获得所述第一金属层。
8.如权利要求7所述的凹槽刻蚀检测方法,其特征在于,所述多个第一开口呈长方体。
9.如权利要求6所述的凹槽刻蚀检测方法,其特征在于,采用氧等离子体刻蚀所述层间介质层形成凹槽。
10.如权利要求9所述的凹槽刻蚀检测方法,其特征在于,所述凹槽包括多个第二开口和连接相邻第二开口的多个第二连接槽,所述多个第二开口呈阵列状排布。
11.如权利要求10所述的凹槽刻蚀检测方法,其特征在于,所述多个第二开口呈长方体。
12.如权利要求6所述的凹槽刻蚀检测方法,其特征在于,测量第一金属层和第二金属层之间的击穿电压,以判断所述凹槽的刻蚀是否异常的步骤包括:
若所述击穿电压在标准击穿电压的许可范围内,则判断所述凹槽的刻蚀正常;
若所述击穿电压小于标准击穿电压的许可范围的最小值,则判断所述凹槽过刻蚀。
CN201710386700.2A 2017-05-26 2017-05-26 测试结构及凹槽刻蚀检测方法 Active CN108962877B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710386700.2A CN108962877B (zh) 2017-05-26 2017-05-26 测试结构及凹槽刻蚀检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710386700.2A CN108962877B (zh) 2017-05-26 2017-05-26 测试结构及凹槽刻蚀检测方法

Publications (2)

Publication Number Publication Date
CN108962877A true CN108962877A (zh) 2018-12-07
CN108962877B CN108962877B (zh) 2020-09-29

Family

ID=64494865

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710386700.2A Active CN108962877B (zh) 2017-05-26 2017-05-26 测试结构及凹槽刻蚀检测方法

Country Status (1)

Country Link
CN (1) CN108962877B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57187945A (en) * 1981-05-13 1982-11-18 Nec Home Electronics Ltd Manufacture of semiconductor device
JPH08204006A (ja) * 1995-01-27 1996-08-09 Mitsubishi Electric Corp 多層配線装置
JP2000260842A (ja) * 1999-03-08 2000-09-22 Oki Electric Ind Co Ltd 配線間ショート検出用テストエレメントグループ、その製造方法及び配線間ショート検出方法
JP2002176098A (ja) * 2000-12-07 2002-06-21 Sony Corp 多層配線構造を有する半導体装置の製造方法
JP2011091146A (ja) * 2009-10-21 2011-05-06 Sanyo Electric Co Ltd 半導体装置の製造方法
CN203826347U (zh) * 2014-04-23 2014-09-10 中芯国际集成电路制造(北京)有限公司 一种监测金属层过刻蚀的wat测试结构
CN204257633U (zh) * 2014-12-16 2015-04-08 中芯国际集成电路制造(北京)有限公司 一种层间金属可靠性测试结构
CN104617004A (zh) * 2013-11-01 2015-05-13 北大方正集团有限公司 一种监测金属间介质层的装置和方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57187945A (en) * 1981-05-13 1982-11-18 Nec Home Electronics Ltd Manufacture of semiconductor device
JPH08204006A (ja) * 1995-01-27 1996-08-09 Mitsubishi Electric Corp 多層配線装置
JP2000260842A (ja) * 1999-03-08 2000-09-22 Oki Electric Ind Co Ltd 配線間ショート検出用テストエレメントグループ、その製造方法及び配線間ショート検出方法
JP2002176098A (ja) * 2000-12-07 2002-06-21 Sony Corp 多層配線構造を有する半導体装置の製造方法
JP2011091146A (ja) * 2009-10-21 2011-05-06 Sanyo Electric Co Ltd 半導体装置の製造方法
CN104617004A (zh) * 2013-11-01 2015-05-13 北大方正集团有限公司 一种监测金属间介质层的装置和方法
CN203826347U (zh) * 2014-04-23 2014-09-10 中芯国际集成电路制造(北京)有限公司 一种监测金属层过刻蚀的wat测试结构
CN204257633U (zh) * 2014-12-16 2015-04-08 中芯国际集成电路制造(北京)有限公司 一种层间金属可靠性测试结构

Also Published As

Publication number Publication date
CN108962877B (zh) 2020-09-29

Similar Documents

Publication Publication Date Title
US8232115B2 (en) Test structure for determination of TSV depth
US20060043535A1 (en) Pass through via technology for use during the manufacture of a semiconductor device
US7904273B2 (en) In-line depth measurement for thru silicon via
TWI401780B (zh) 可測試直通矽晶穿孔的結構及方法
JPWO2009011164A1 (ja) 半導体装置およびその製造方法
CN103969296A (zh) 基于膜的传感器设备及其制造方法
CN106101975B (zh) 在mems组件的层结构中制造麦克风和压力传感器结构的方法
US20160244326A1 (en) Semiconductor element and methods for manufacturing the same
US20140319600A1 (en) TSV Structure With A Built-In U-Shaped FET Transistor For Improved Characterization
US6066561A (en) Apparatus and method for electrical determination of delamination at one or more interfaces within a semiconductor wafer
CN101819077B (zh) 半导体压力传感器及其制造方法
TW201436123A (zh) 半導體晶圓、半導體製程及半導體封裝
US10475919B2 (en) Method of producing an integrated power transistor circuit having a current-measuring cell
US6465320B1 (en) Electronic component and method of manufacturing
US11721586B2 (en) Method and system for regulating plasma dicing rates
CN110335861B (zh) 一种半导体器件及其制作方法
US11067459B1 (en) Stress sensor structure and a manufacturing method thereof
SG176391A1 (en) A semiconductor device comprising a die seal with graded pattern density
CN108962877A (zh) 测试结构及凹槽刻蚀检测方法
KR100362024B1 (ko) 특성평가용 반도체장치 및 특성평가방법
TWI549207B (zh) 晶圓及其測試方法
US6677608B2 (en) Semiconductor device for detecting gate defects
US9431373B2 (en) Method for estimating the diffusion length of metallic species within a three-dimensional integrated structure, and corresponding three-dimensional integrated structure
CN117727738A (zh) 半导体测试结构及半导体测试方法
US7528468B2 (en) Capacitor assembly with shielded connections and method for forming the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant