JPH08204006A - 多層配線装置 - Google Patents

多層配線装置

Info

Publication number
JPH08204006A
JPH08204006A JP7011599A JP1159995A JPH08204006A JP H08204006 A JPH08204006 A JP H08204006A JP 7011599 A JP7011599 A JP 7011599A JP 1159995 A JP1159995 A JP 1159995A JP H08204006 A JPH08204006 A JP H08204006A
Authority
JP
Japan
Prior art keywords
insulating layer
wiring
layer
etching
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7011599A
Other languages
English (en)
Inventor
Yoshihiko Toyoda
吉彦 豊田
Tetsuo Fukada
哲生 深田
Takeshi Mori
剛 森
Makiko Hasegawa
万希子 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP7011599A priority Critical patent/JPH08204006A/ja
Publication of JPH08204006A publication Critical patent/JPH08204006A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 絶縁層上下の配線を結ぶ接続柱を形成するた
めのスルーホールエッチング時にスルーホールの径と下
層の配線幅の端とに多少の位置ずれが生じても接続柱が
形成される配線とその下層に形成されている配線間との
間の耐圧低下を生じない多層配線装置を得る。 【構成】 スルーホールのエッチングを停止したい絶縁
層の深さ位置にエッチングレートの小さい絶縁層のエッ
チングストッパを設けた。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、集積回路の多層配線
に関するものである。
【0002】
【従来の技術】図12は例えば「月刊セミコンダクター
ワールド」1993年6月号に示された従来の集積回路
の配線の断面構造図である。1は第1の絶縁層で酸化シ
リコン等で形成されている。2は第1の絶縁層上に形成
された第1の電極または配線でAlにSi、Cuを添加
した材料等で形成されている。以後、この明細書中にお
いては電極または配線を単に配線と記載する。3は第2
の絶縁層で第1の配線2を覆って第1の絶縁層上に酸化
シリコン等で形成されている。4は第2の配線で第2の
絶縁層3上に形成されている。5は第3の絶縁層で第2
の配線4を覆って第2の絶縁層上に形成されている。6
は第3の絶縁層上に形成された第3の配線である。7は
下層の配線例えば第2の配線2と上層の配線例えば第3
の配線とを接続するためのスルーホールで、8は接続柱
でスルーホール7にタングステン等の金属等を充填して
形成されている。
【0003】従来の多層配線装置における異なる層の配
線間の接続部分の製造方法を示すと、図12においてま
ずCVD法により第2の絶縁層3として酸化シリコン層
を形成した後、スパッタ法によりCuを添加したAl層
を成膜し、これをパターニングして第2の配線4を形成
する。次に第3の絶縁層5をCVD法により酸化シリコ
ン層を成膜することにより形成する。次に反応性イオン
エッチング法RIEにより第3の絶縁層5の表面から第
2の配線4上までスルーホール7を形成する。つぎに第
3の絶縁層5上とスルーホール7内にタングステン層を
成膜しこれをパターニングして接続柱8と第3の配線6
を形成すると共に第2の配線4と第3の配線6とを電気
的に接続する。
【0004】集積回路の微細化に伴い配線幅も小さくな
っている。このためスルーホールと配線の位置合わせ
(アラインメント)が困難となってきた。従って配線の
幅の余裕度内にスルーホールを形成するためにはスルー
ホールの径がきわめて小さくなる。これを防ぐために例
えば配線4とスルーホール8の位置合わせを厳密にせ
ず、図12に示すように接続柱8が配線4からはずれて
も上層の配線6と下層の配線4が接続できていれば良い
という構造が提案されている。
【0005】
【発明が解決しようとする課題】しかしながら、配線4
とスルーホール8の位置にズレがあると以下に述べる問
題点がある。スルーホール8と配線4との位置が極わず
か外れた場合、電極の端から外れた部分が電極4の表面
から下方にさらにエッチングが進み図12の左側に示し
たように電極の厚みの途中で止まったとすると、このズ
レ部分は非常に狭いのでスパッタ等による金属充填がさ
れず空洞部(ボイド)9が残ることが多い。この場合ボ
イド部分9に第3の絶縁層5等に含まれている水分によ
り第2の配線4の側壁が腐食されたり、また第2の配線
の側壁がボイドの空間に面している部分は保護(パッシ
ベーション)されていないのでエレクトロマイグレーシ
ョンが生じ易いという問題があった。
【0006】さらにまた図12右側に示すように、スル
ーホール7が配線4の厚みを超えて第2の絶縁層3まで
エッチングされ且つスルーホール7の配線4の端からの
ズレ部分がスパッタ等により金属層が充填できる程度の
幅があり接続柱8が形成された場合は接続柱8の第2の
絶縁層3内に延びた部分10と第1の配線2との距離が
短くあるいは短絡するため耐圧低下、あるいはショート
を生ずるという問題があった。またズレ部分が狭くボイ
ドが生ずる場合は上に述べたような問題を生ずる。
【0007】ここで配線4上部の絶縁層のエッチングレ
ートと配線4の端からはずれたズレ部分のエッチングレ
ートも同程度であると、スルーホール7のエッチングが
配線表面に達した後もエッチングがどんどん進み下層に
容易に達して上記のボイドや短絡あるいは絶縁不良等を
生ずるという問題があった。
【0008】さらに、多層配線構造に用いる絶縁層の誘
電率が大きいと、またこの誘電率の大きな絶縁層の膜厚
が大きいと上下層の配線に挟まれて形成される配線容量
が増加し信号の電送遅延や波形の変形等によりSNが低
下する等の問題があった。
【0009】この発明は上記のような問題点を解消する
ためになされたもので、スルーホールの位置が接続柱を
形成するための配線位置から位置合わせが少し外れても
短絡のない確実な接続を可能とすることを第1の目的と
する。また第1の目的を達成するとともに、ボイドが発
生することによる配線のエレクトロマイグレーションや
腐食を防止することを第2の目的とする。更に多層配線
間の配線容量を著しく増加することなく上記第1、第2
の目的を達成することを付加的な目的とするものであ
る。
【0010】
【課題を解決するための手段】請求項1に係わる発明
は、配線が形成されている第1の絶縁層を、配線を覆っ
て形成された第2の絶縁層のエッチングレートより小さ
なエッチングレートを有する絶縁層(エッチングストッ
パ)とするようにしたものである。
【0011】請求項2に係わる発明は、第1の発明にお
いて、配線が形成されている第1の絶縁層のスルーホー
ル真下近傍領域のみをスルーホールの形成される第2の
絶縁層のエッチングレートより小さなエッチングレート
を有する絶縁層(エッチングストッパ)とし、それ以外
の第1の絶縁層が上記スルーホール真下近傍の第1の絶
縁層の誘電率より小さい誘電率の絶縁層であるようにし
たものである。
【0012】請求項3に係わる発明は、第1の発明にお
いて、配線が形成されている第1の絶縁層が複数の絶縁
層による積層膜で、その積層膜の最上層にスルーホール
が形成される第2の絶縁層のエッチングレートより小さ
なエッチングレートを有する絶縁層(エッチングストッ
パ)を備えるようにしたものである。
【0013】請求項4に係わる発明は、第1の絶縁層上
に形成された配線の配線間を埋めて形成された第2の絶
縁層が、配線上に形成された第3の絶縁層のエッチング
レートより小さなエッチングレートを有する絶縁層(エ
ッチングストッパ)であるようにしたものである。
【0014】請求項5に係わる発明は、第4の発明にお
いて、第1の絶縁層上に形成された配線の配線間を埋め
て形成された第2の絶縁層のうち、上記配線上に形成さ
れた第3の絶縁層に形成されるスルーホール真下近傍領
域の第2の絶縁層のみが上記スルーホールのエッチング
に対し上記第3の絶縁層のものより小さなエッチングレ
ートの絶縁層(エッチングストッパ)であり、それ以外
の第2の絶縁層が上記スルーホール真下近傍の第2の絶
縁層の誘電率より小さい誘電率の絶縁層であるようにし
たものである。
【0015】請求項6に係わる発明は、第4の発明にお
いて、第1の絶縁層上に形成された配線の配線間を埋め
て形成された第2の絶縁層が複数の絶縁層による積層膜
で、その積層膜の最上層を配線上に形成された第3の絶
縁層のエッチングレートより小さなエッチングレートを
有する絶縁層(エッチングストッパ)とするようにした
ものである。
【0016】請求項7に係わる発明は、配線の上側に形
成された絶縁層が複数の絶縁層の積層膜でその最下層が
上記スルーホールのエッチングに対し上層の絶縁層に対
するエッチングレートより小さなエッチングレートの絶
縁層で、上記積層膜の2層以上が上記最下層のものより
大きなエッチングレートの絶縁層であるようにしたもの
である。
【0017】請求項8に係わる発明は、第1の発明から
第7の発明において、配線の側面に、或いは配線の側面
及び上面、下面のうち少なくとも1つの面に高融点金属
或いは高融点金属の窒化物あるいは高融点金属シリサイ
ドを形成するようにしたものである。
【0018】請求項9に係わる発明は、第3または第6
の発明において、スルーホールの形成される絶縁層の下
層に形成される絶縁層を絶縁層の積層膜とし、その第2
層より下層の絶縁層の誘電率が最上層の絶縁層のものよ
り小さいものとするようにしたものである。
【0019】請求項10に係わる発明は、第7の発明に
おいて、配線の上に形成された絶縁層の積層膜の第2層
より上層の絶縁層の誘電率が最下層の絶縁層のものより
小さいものとするようにしたものである。
【0020】請求項11に係わる発明は、第1から第7
の発明において、エッチングレートの大きい絶縁層を酸
化Si、Pドープ酸化Si、B・Pドープ酸化Siと
し、エッチングレートの小さい絶縁層(エッチングスト
ッパ)を窒化Si、酸化窒化Si、窒化Al、窒化Al
Si、酸化Al、酸化AlSi、酸化窒化AlSi、酸
化Cr,酸化Ni、或いは上記絶縁層の化合物とするよ
うにしたものである。
【0021】請求項12に係わる発明は、第1から第7
の発明において、エッチングレートの大きい絶縁層をO
H基、H基を含んだ酸化Si層とし、エッチングレート
の小さい絶縁層をOH基、H基を含まない酸化Si層と
するようにしたものである。
【0022】請求項13に係わる発明は、第1から第7
の発明において、エッチングレートの小さい絶縁層を窒
化Si、酸化窒化Si、窒化Al、窒化AlSi、酸化
Al、酸化AlSi、酸化窒化AlSi、酸化Cr,酸
化Ni、或いは上記絶縁層の化合物にFを添加して形成
されたものとするようにしたものである。
【0023】
【作用】請求項1に係わる発明は、スルーホールが形成
される絶縁層の下側の絶縁層をエッチングストッパとし
たので、スルーホールの位置が配線から外れた場合で
も、スルーホールのエッチングがエッチングストッパの
ところで減速あるいは停止するように働く。
【0024】請求項2に係わる発明は、スルーホールが
形成される第1の絶縁層の下側のスルーホールの真下近
傍の絶縁層のみをエッチングストッパとし、それ以外の
第1の絶縁層が上記スルーホール真下近傍の第1の絶縁
層の誘電率より小さい誘電率の絶縁層であるようにした
ので、スルーホールの位置が配線から外れた場合でも、
配線容量を著しく増加することなくスルーホールのエッ
チングがエッチングストッパのところで減速あるいは停
止するように働く。
【0025】請求項3に係わる発明は、スルーホールが
形成される絶縁層の下側の絶縁層の積層膜の最上層をエ
ッチングストッパとしたので、スルーホールの位置が配
線から外れた場合でも、スルーホールのエッチングがエ
ッチングストッパのところで減速あるいは停止するよう
に働く。
【0026】請求項4に係わる発明は、スルーホールが
形成される絶縁層の下側の配線間に形成された絶縁層を
エッチングストッパとしたので、スルーホールの位置が
配線から外れた場合でも、スルーホールのエッチングが
エッチングストッパのところで減速あるいは停止するよ
うに働くとともに、配線側壁部分にボイドを生じないよ
うに働く。
【0027】請求項5に係わる発明は、スルーホールの
真下近傍の第2の絶縁層の絶縁層のみをエッチングスト
ッパとし、それ以外の第2の絶縁層を上記スルーホール
真下近傍の第2の絶縁層の誘電率より小さい誘電率の絶
縁層であるようにしたので、スルーホールの位置が配線
から外れた場合でも、配線容量を著しく増加することな
く、スルーホールのエッチングがエッチングストッパの
ところで減速あるいは停止するように働くとともに、配
線側壁部分にボイドを生じないように働く。
【0028】請求項6に係わる発明は、スルーホールが
形成される絶縁層の下側の配線間に形成された絶縁層の
積層膜の最上層をエッチングストッパとしたので、スル
ーホールの位置が配線から外れた場合でも、スルーホー
ルのエッチングがエッチングストッパのところで減速あ
るいは停止するように働くとともに、配線側壁部分にボ
イドを生じないように働く。
【0029】請求項7に係わる発明は、配線の上側に形
成された絶縁層の積層膜の最下層をエッチングストッパ
としたので、スルーホールの位置が配線から外れた場合
でも、スルーホールのエッチングがエッチングストッパ
のところで減速あるいは停止するように働く。
【0030】請求項8に係わる発明は、第1〜第7の発
明において配線の側面あるいは上下面に高融点金属ある
いは高融点金属の窒化物あるいは高融点金属シリサイド
を形成するようにしたので、スルーホールのエッチング
がエッチングストッパのところで減速あるいは停止する
ように働くとともに、配線の金属原子が配線の外側に移
動するのを防止するように働く。
【0031】請求項9に係わる発明は、第3または第6
の発明において複数の絶縁層の積層膜の第2層より下層
の絶縁層の誘電率が最上層の絶縁層のものより小さいも
のとしたので、配線容量を著しく増加することなくスル
ーホールのエッチングがエッチングストッパのところで
減速あるいは停止するように働く。
【0032】請求項10に係わる発明は、第7の発明に
おいて、複数の絶縁層の積層膜の第2層より上層の絶縁
層の誘電率が最下層の絶縁層のものより小さいものとし
たので、配線容量を著しく増加することなくスルーホー
ルのエッチングがエッチングストッパのところで減速あ
るいは停止するように働く。
【0033】請求項11に係わる発明は、第1〜第7の
発明において、エッチングレートの大きい絶縁層が酸化
Si、Pドープ酸化Si、B・Pドープ酸化Siで、エ
ッチングレートの小さい絶縁層が窒化Si、酸化窒化S
i、窒化Al、窒化AlSi、酸化Al、酸化AlS
i、酸化窒化AlSi、酸化Cr,酸化Ni、或いは上
記絶縁層の化合物であるようにしたので、スルーホール
形成される絶縁層とスルーホールのエッチングを停止し
たい絶縁層のエッチングレートに差異が生じ、スルーホ
ールのエッチングがエッチングストッパで減速あるいは
停止されるように働く。
【0034】請求項12に係わる発明は、スルーホール
が形成される絶縁層をエッチングレートの大きい絶縁層
がOH基或いはH基を含む酸化Si膜とし、その下層の
絶縁層をOH基或いはH基を含まない酸化Si膜とした
ので、OH基或いはH基を含まない酸化Si膜の結合手
が切れにくいので、エッチングレートが小さくなるよう
に働く。
【0035】請求項13に係わる発明は、第1〜第7の
発明において、エッチングレートの小さい絶縁層にFを
導入するようにしたので、エッチングレートを著しく増
大することなく、絶縁層の誘電率を下げるように働く。
【0036】
【実施例】 実施例1.図1(a)にこの発明の多層配線装置の第1
の実施例の断面図を示す。図において、11は第1の絶
縁層で例えば膜厚0.5μmの窒化Si層である。14
は第1の絶縁層11上に形成された第1の配線で幅1μ
m、間隔1.5μm、膜厚0.5μmのCu,Siを添
加したAl配線である。15は配線14を覆って第1の
絶縁層11上に形成された第2の絶縁層で膜厚1μmの
酸化Si層である。16は第2の絶縁層15の上に形成
された配線である。17は第2の絶縁層15に第2の配
線16から第1の配線14まで形成された直径1μmφ
のスルーホールである。18は第2の配線16と第1の
配線14を接続するための接続柱でスルーホール17に
W等の金属層を充填して形成されている。13は第1の
絶縁層11の下側に形成された絶縁層で、12は第1の
配線14の下方の絶縁層13の上に形成された配線であ
る。
【0037】スルーホール17のエッチングは例えばM
ERIE(有磁界反応性イオンエッチング)法により例
えば表1に示すエッチング条件で行われる。
【0038】
【表1】
【0039】この発明の実施例の多層配線装置において
は、スルーホール17の下側に形成されている第1の絶
縁層11をスルーホール17のエッチングに対し第2の
絶縁層15のものより小さなエッチングレートを有する
絶縁層とするようにしたもので、第1の絶縁層11をエ
ッチングレート3nm/minの窒化Si層とし、第2
の絶縁層15をエッチングレート30nm/minの酸
化Si層とするようにしたものである。その他の絶縁材
料の組み合わせの選択については後述する実施例10で
述べる。
【0040】以上のような構成とすることにより、絶縁
層15の表面から配線14の幅内にスルーホール17の
位置あわせ(アラインメント)をしてMERIE法でス
ルーホール7のエッチングを行う場合、図1(a)のよ
うにスルーホール17の位置が配線14の幅内に納まる
場合はエッチングは配線14の表面で停止するが、図1
(b)のように位置合わせが配線の端から外れた場合
は、エッチングは配線14の横をさらに進むが、スルー
ホール17のエッチングの先端が第2の絶縁層11の表
面に到達すると、エッチングが減速されあるいはほとん
ど停止されるので、このスルーホール17にW等の金属
層を充填して形成された接続柱18と絶縁層11を介し
て形成された下方の絶縁層13上の配線12との間に短
絡或いは絶縁低下が生じないようにすることができる。
この実施例1の構成では、後述する実施例2及び4〜6
等における埋め込み配線形成のための化学機械研磨法を
使う必要がなく、工程が簡略でコストも低いという利点
がある。しかしながら、この構造の多層配線装置では図
12左の図で示したボイドによるエレクトロマイグレー
ションや腐食の問題点は解決できない。この解決法を後
述する実施例3、実施例4及び実施例6において述べ
る。
【0041】実施例2.図1(a)の構成では第2の絶
縁層11がスルーホール17の下側一面に広がった構造
の多層配線装置の例を示したが、この実施例の他の構成
として、図2に示すようにスルーホール形成時のアライ
ンメント誤差よりは充分広い領域であるスルーホール1
7の下側の真下近傍領域にだけ第2の絶縁層11を形成
するようにしてもよい。
【0042】図2の構造の多層配線装置の製造方法の一
実施例としては、第1の絶縁層19をエッチングストッ
パ11より誘電率の小さい例えばCVD法により酸化シ
リコン膜を形成した後、スルーホール17が形成される
真下近傍領域の第1の絶縁層19のみを反応性イオンエ
ッチングRIE法でエッチングしてホールを形成する。
次にCVD法によりこのホールを埋めて窒化シリコン層
等とエッチングストッパ11を形成する。つぎに化学機
械研磨法によりホール以外の余分の膜を除去する。以下
の多層配線の形成工程は実施例1のものと同じものとす
る。
【0043】以上のように、第1の絶縁層19のスルー
ホール17の真下近傍領域のみをエッチングストッパ1
1とし、それ以外の第1の絶縁層19の誘電率をエッチ
ングストッパ11のものより小さなものとしたので、ス
ルーホール17のエッチング位置が接続柱を形成する配
線14の幅の端から少し外れた場合でも、配線容量を著
しく増加することなく配線14の下層の配線12との短
絡や耐圧低下を防止することができる。
【0044】実施例3.図3にこの発明の多層配線装置
の実施例3の断面図を示す。この実施例の装置の構成
は、実施例1で示した多層配線装置における第1の絶縁
層11を積層膜25で構成しその最上層11を第2の絶
縁層15のものより小さなエッチングレートを有する絶
縁層例えば膜厚0.1μmで比誘電率7.4の窒化Si
層によるエッチングストッパとし、それより下層の絶縁
層24をエッチングストッパ11のものより小さな誘電
率の絶縁層例えば膜厚0.4μmで比誘電率3.8の酸
化Siで形成するようにしたものである。図10は図3
の構成において積層膜25の膜厚を0.5μmと一定に
したとき、積層膜25の最上層11の窒化Si層の膜厚
と積層膜25全体による配線容量との関係を示したもの
である。これから誘電率の大きい最上層11の窒化シリ
コン層の膜厚が増加すると配線容量が増加することがわ
かる。従って誘電率の大きい最上層11の膜厚を小さく
することにより配線容量を下げることができる。
【0045】上記の構成とし、特に第2の絶縁層25の
下層に誘電率の小さい絶縁層を用いることにより、第2
の絶縁層23全体を誘電率の大きなエッチングストッパ
で形成するのに比べ、多層配線間の配線容量を著しく増
加することなく実施例1で示した短絡あるいは耐圧低下
を防止することができる。この実施例の構成では実施例
2、および後述する実施例4〜6等に比べ、埋め込み配
線形成の際、化学機械研磨法を使う必要がなく、工程が
簡略でコストも低いという利点がある。しかしながら、
この実施例の構造の多層配線装置では図12左の図で示
したボイドによるエレクトロマイグレーションや腐食の
問題点は解決できない。この解決法については実施例4
〜6及び実施例8において述べる。
【0046】実施例4.図4にこの発明の多層配線装置
の実施例4の断面図を示す。図において13は第1の絶
縁層で酸化Si層で形成されている。14は第1の絶縁
層13上に形成された第1の配線で、幅1μm、間隔
1.5μm、膜厚0.5μmのCu,Siを添加したA
l配線である。11は第1の配線14間を埋めて上記第
1の絶縁層13上に形成された第2の絶縁層で例えば膜
厚0.5μmの窒化Si層である。15は配線14を覆
って第2の絶縁層11上に形成された第3の絶縁層で膜
厚1μmの酸化Si層である。16は第3の絶縁層15
上に形成された第2の配線である。17は第3の絶縁層
15に第2の配線16から第1の配線14まで形成され
た直径1μmφのスルーホールである。18は第2の配
線16と第1の配線12を接続するための接続柱でスル
ーホール17にW等の金属層を充填して形成されてい
る。この実施例の多層配線装置では、第2の絶縁層11
をスルーホールのエッチングに対し第3の絶縁層15の
ものよりエッチングレートの小さい絶縁層(エッチング
ストッパ)で形成するようにしたものである。
【0047】次にこの多層配線装置の製造方法を示す。
図4においてCVD法により酸化Si膜を成膜すること
により第1の絶縁層13を形成する。次にこの上にCV
D法でMERIE法によるエッチングレートが3nm/
minである窒化Si等を成膜して第2の絶縁層11を
形成する。次にこの絶縁層11上に有磁界反応性イオン
エッチング法(MERIE)により形成した溝に前記A
lにSi、Cuを添加した配線材料を埋め込み、更に溝
以外の部分に形成された配線材料を化学機械研磨法によ
り除去して形成した。次にこの上にCVD法により膜厚
約1μmの MERIE法によるエッチングレートが3
0nm/minの酸化Si層による第3の絶縁層15を
形成する。
【0048】次にスルーホール17の位置を配線14の
幅内に位置合わせ(アラインメント)した後、MERI
E法によりCHF3 を用いて絶縁層15をエッチングし
スルーホール17を形成する。このエッチング条件を表
1に示す。図9にエッチングストッパ11のエッチング
量(深さ)と、スルーホール17が形成される絶縁層1
5とエッチングストッパ11とのエッチングレート比と
の関係を示す。この実施例においてはエッチングストッ
パである第2の絶縁層11をエッチングレート3nm/
minの窒化Si層とし、第3の絶縁層15をエッチン
グレート30nm/minの酸化Si層としたのでエッ
チングレート比は0.1で、図9からエッチングストッ
パ11のエッチング量(深さ)は0.022μmとなる
(これは7.3分間のエッチング時間に相当する)。従
って実験あるいは計算で求めたエッチング時間を予め設
定することにより、エッチングストッパのエッチング量
(深さ)を20〜50nm程度に制御することは容易に
できる。
【0049】以上の様な構成とすることによりスルーホ
ール17の配線14の幅の端から外れた部分が第2の絶
縁層(エッチングストッパ)11に到達したとき、その
面でスルーホール17のエッチングが減速されあるいは
停止されるのでエッチングストッパ11のオーバーエッ
チの深さを小さく押さえることができる。従ってスルー
ホール17の径と配線14の幅端との位置合わせがずれ
ても配線14間にエッチングストッパ11があり配線1
4の側壁部分に図12に示したボイド9が生じないので
腐食やエレクトロマイグレーション等が生じない。また
接続柱18が接続される配線14とその下層の配線(例
えば図1の電極12)との間の短絡や耐圧の低下を生じ
ないようにすることができる。
【0050】なお、この実施例では配線或いは電極材料
としてAlにSi、Cuを添加した材料を用いた場合に
ついて説明したが、配線材料としてCu,Ag、Au、
Pt,W当の高融点金属あるいはこれらの金属のシリサ
イド(例えばTiシリサイド、Wシリサイド、Ptシリ
サイド等)或いは窒化Ti等の高融点金属の導電性窒化
物或いは不純物をドープしたSi、酸化Ru等の導電性
酸化物を用いても良く、上記実施例と同様の効果を奏す
る。上記の配線材料に関しては他の実施例における配線
材料の選択にも適用できるものである。
【0051】実施例5.図5(a)に実施例5の装置の
平面図をまた図5(b)に図5(a)のAA断面図を示
す。この装置は、図4に示した実施例4の装置において
第2の絶縁層11のスルーホール17の真下近傍部分の
みを例えば窒化シリコン等のエッチングストッパ11と
し、それ以外の第2の絶縁層28の部分を例えば酸化シ
リコン等のエッチングストッパ11のものより小さな誘
電率の絶縁層で形成したもので、図5(a)はこの第2
の絶縁層の上から下を見た平面図を示したものである。
【0052】このような構成をとることにより、スルー
ホール17のエッチング位置が接続柱を形成する配線1
4の幅の端から少し外れた場合でも、配線容量を著しく
増加することなく上記配線14の下層の配線12との短
絡や耐圧低下を防止することができるとともに、配線1
4の側壁部分にボイドを生じないようにすることができ
るので、配線の腐食やエレクトロマイグレーション等を
防止することができる。
【0053】実施例6.図6にこの発明の多層配線装置
の実施例6の断面図を示す。この実施例の装置の構成
は、実施例4で示した多層配線装置における第2の絶縁
層11を積層膜23で構成しその最上層を第3の絶縁層
15のものよりエッチングレートの小さい絶縁層(エッ
チングストッパ)11例えば膜厚0.1μmの比誘電率
が7.4の窒化Si層とし、それより下層の絶縁層20
をエッチングストッパ11の誘電率より小さな誘電率の
絶縁層で形成するようにしたものである。
【0054】この装置の製造方法も実施例4において第
2の絶縁層としてCVD法により上記積層膜23を形成
した後MERIE法等で配線14を形成する以外は殆ど
同じである。
【0055】上記の構成とし、特に第2の絶縁層23の
下層に誘電率の小さい絶縁層を用いたので、第2の絶縁
層23全体を誘電率の大きなエッチングストッパで形成
するのに比べ、多層配線間の配線容量を著しく増加する
ことなく実施例4で示した短絡あるいは耐圧防止の効果
及びボイドによるエレクトロマイグレーションや配線側
壁の腐食防止をすることができる。
【0056】実施例7.図7にこの発明の多層配線装置
の実施例7の断面図を示す。この実施例の装置の構成
は、第1の絶縁層13の上に第1の配線14が形成され
ている。第1の配線は幅1μm、間隔1.5μm、膜厚
0.5μmのCu,Siを添加したAl配線である。第
1の配線14を覆って第2の絶縁層27の積層膜が形成
されておりその最下層の絶縁層11は例えばエッチング
レート3nm/minの窒化Siで、それより上層の絶
縁層15はエッチングレート30nm/minの酸化S
i層等で最下層の絶縁層11(エッチングストッパ)の
ものよりエッチングレートの大きい絶縁層で形成されて
いる。16は絶縁層15の上に形成された第2の配線で
ある。17は第2の配線16から第1の配線14まで絶
縁層15に形成されたスルーホールで、18はスルーホ
ール17にCVD法によりW等の金属層を充填して形成
された第1の配線14と第2の配線16を接続するため
の接続柱である。
【0057】このような構成とすることによりスルーホ
ール17の形成工程において第2の絶縁層上層のエッチ
ングレートの大きな絶縁層15からエッチングされてき
たスルーホールの底が配線14上に到達しても、エッチ
ングはエッチングストッパ11で減速或いは停止するの
で、配線14の幅の端からはずれた部分のスルーホール
17のエッチングの先端が配線14が形成されている絶
縁層13まで到達しないようにすることができる。例え
ば図7においてスルーホール17のエッチングが第2の
配線16の位置から下方の絶縁層15中を進み第1の配
線14上のエッチングストッパ11の表面に到達したと
き、エッチングレート3nm/min、膜厚0.1μm
の窒化Si層によるエッチングストッパ11の膜(Aの
部分)を約33分でエッチングし終わる。この間、配線
の幅端からはずれた部分は膜厚0.5μm、エッチング
レート30nm/minの酸化Si層による絶縁層15
を約16.7分でエッチングした後さらに残りの16.
3分でエッチングストッパ11(Bの部分)を約0.0
5μm(48.9nm)エッチングする。従ってエッチ
ングストッパ11はまだ膜厚約0.05μm残ることに
なり、予め所定のエッチング時間を設定することにより
エッチングストッパ11を突き抜けることなくエッチン
グを停止させることが容易にできる。このようにして配
線14と絶縁層13の下層の電極(例えば図12の配線
2)との間の短絡あるいは耐圧低下を防止することがで
きる。
【0058】実施例8.図8にこの発明の多層配線装置
の実施例8の断面図を示す。11は例えば膜厚0.1μ
mの窒化Si等で形成されたエッチングレートの小さい
第1の絶縁層(エッチングストッパ)である。14は第
1の配線で例えば膜厚0.5μm、幅1μm、配線間隔
1.5μmのAlにCu,Siを添加した金属層であ
る。26は保護層で配線14の側面に、或いは配線14
の側面と上面、下面の少なくとも1つの面に形成された
Ti等の高融点金属或いは高融点金属の窒化物例えば膜
厚50nmの窒化Tiあるいは高融点金属シリサイド層
である。保護層26及び配線14はDCマグネトロンス
パッタ法で連続的に成膜している。15は配線14の上
方に形成されたエッチングストッパ11のものより大き
いエッチングレートを有する第2の絶縁層(層間絶縁
層)で、膜厚1μmの酸化Si等で形成されている。1
6は第2の絶縁層15上に形成された第2の配線であ
る。17は第2の配線16から配線14まで第2の絶縁
層15に形成された直径1μm、深さ1μmのスルーホ
ールで、18はスルーホール17にW等の金属層を充填
して形成された絶縁層15上の配線と配線14とを接続
する接続柱である。
【0059】実施例4〜6では図12の左の図で示した
ボイド9の形成を防止することによりエレクトロマイグ
レーションを防止するためのものである。この発明の構
造は、配線を構成する原子が配線14の外側に移動する
ことを防止するための構造を提供するもので、実施例4
〜6に比べ第1の電極の周囲に高融点金属層を形成する
プロセスが増加するが、本願はスルーホール17のエッ
チングの位置合わせが配線の端の外側にずれて図12の
ボイド9が生じて、配線側面が直接空間に接してエレク
トロマイグレーションが生じ易い場合は勿論のこと、そ
れ以外に配線が空間と直接接していなくとも、例えば高
密度の電流を流すことにより配線の外に配線中の原子が
移動して配線を断線させる等の場合も、どちらに対して
も確実にエレクトロマイグレーションを防止することが
できるようにすることを目的としたものである。
【0060】
【表2】
【0061】表2にエレクトロマイグレーションの加速
試験を行った際の10%故障時間を示す。加速条件は電
流密度1μA/cm2 、試料温度200℃である。配線
14の上下面に窒化Tiを形成することにより10%故
障時間が大幅に延びることが確認された。このような構
成の多層配線装置とすることによりエレクトロマイグレ
ーション耐性が得られることが確認された。
【0062】実施例9.図11に図3で示す実施例3の
多層配線構造におけるエッチングストッパの比誘電率に
対する配線容量の関係を示す。これからできるだけ誘電
率を小さく押さえる必要があることがわかる。図3、図
6に第9の発明による多層配線装置の実施例の断面図を
示す。
【0063】
【表3】
【0064】表3に示す各種絶縁層の比誘電率からわか
るように、エッチングストッパとして用いられる絶縁層
の誘電率は比較的大きく配線容量が大きくなる。この発
明の構成では図3及び図6に示すようにスルーホールの
エッチングを停止したい絶縁層を積層膜で形成し、その
最上層を例えば窒化Si等による場合、エッチングスト
ッパ11を0.1μm等とスルーホール17のエッチン
グにより突き抜けを生じない程度に薄くし、その下層膜
を誘電率の小さい酸化Si層等で形成するようにした。
図7に第10の発明による多層配線装置の他の実施例を
示す。ここでは配線上に窒化Si等による薄いエッチン
グストッパ層11を設け、その上層膜は誘電率の小さい
酸化Si層等とし、配線容量を低下するようにした。
【0065】配線容量は積層膜の合成容量できまるの
で、積層膜全体を誘電率の大きい絶縁層で形成するのに
比べ、多層配線容量を著しく増加することなく、所定の
位置にスルーホール17のエッチングを停止することが
できる。
【0066】実施例10.
【0067】
【表4】
【0068】表4にこの発明の多層配線装置に用いる絶
縁材料をのエッチングレートを、スルーホールのエッチ
ング方法を有磁界反応性イオンエッチング法(MERI
E)とし、エッチング条件を表1に示したものとした時
の値を示したものである。
【0069】この表から本願発明ではエッチングレート
の大きい第1の絶縁層として酸化Si、Pドープ酸化S
i、B・Pドープ酸化Siを、またエッチングストッパ
として用いるエッチングレートの小さな絶縁層としては
窒化Si、酸化窒化Si、酸化Al、窒化Al、酸化C
r,酸化Niを用いている。その他エッチングレートの
大きい第1の絶縁層としてFを含有する酸化Siも用い
られる。またエッチングストッパとして窒化AlSi、
酸化AlSi、酸化窒化AlSi或いは上記絶縁層材料
の化合物或いは上記絶縁体を母材とする絶縁材料を用い
ることもできる。
【0070】図9は第1〜第7の発明におけるエッチン
グストッパ11のエッチング量(深さ)とエッチングレ
ートの大きい絶縁層のエッチングレートに対するエッチ
ングレートの小さい絶縁層(エッチングストッパ)のエ
ッチングレートの比との関係を示したものである。図9
から実施例1〜7で示したエッチングレートの大きい絶
縁層にエッチングレート30nm/minの酸化Si
を、エッチングレートの小さい絶縁層(エッチングスト
ッパ)にエッチングレート3nm/minの窒化Siを
用いることにより0.1μmのエッチングストッパの膜
厚以下でスルーホールのエッチングを停止することが容
易にできる。図9においてエッチングストッパの膜厚を
0.1μmとすると、エッチングレートの比が0.6以
上でエッチングにより膜厚を突き抜けてしまうことを示
している。
【0071】ここではスルーホールのエッチング方法と
して有磁界反応性イオンエッチング法(MERIE)を
用いた場合についてのみ述べたが、その他反応性イオン
エッチング(RIE)法、電子サイクロトロン共鳴(E
CR)法等のエッチング方法についても上記材料のエッ
チングレートはほぼ同様に扱うことができる。
【0072】上記の絶縁材料を第1〜第7の発明の多層
配線装置に適用することによりスルーホールのエッチン
グを所定の位置に停止することができる。
【0073】実施例11.
【0074】
【表5】
【0075】表5にこの発明の一実施例である酸化Si
膜の各種成膜方法によるエッチングレートを示したもの
である。表3から同一の酸化Siによりエッチングレー
トに差異がつけられることがわかる。
【0076】この発明の構成は、第1〜7の発明のいず
れかの多層配線装置において、エッチングレートの大き
い絶縁層をOH基或いはH基を含む酸化Si膜とし、エ
ッチングレートが小さい絶縁層(エッチングストッパ)
をOH基或いはH基を含まない酸化Si膜とするように
したものである。ここでOH基或いはH基を含まない酸
化Si膜というのは全く含まないというのでなくエッチ
ングレートの大きい絶縁層に対して含有量が10%以下
とか、FTIR(フーリエ変換赤外検出法)に対し検出
出来ない程度に少ないというものである。
【0077】例えばプラズマTEOS CVD法により
成膜された酸化シリコン膜は、TEOS材料中にOH
基、H基を多く含むので、成膜された酸化Si膜中にS
i−OH、Si−H、Si−Oの結合が含まれる。この
ような酸化Si膜ではSi−OH、Si−H、Si−O
の原子間距離はほとんど変わらないので誘電率の大きさ
は小さく保たてるが、Si−0の結合手に比べSi−O
H、Si−Hの結合手は切れ易くしたがってMERIE
法等のエッチング法に対し大きなエッチングレートの膜
が得られる。これに対しSi−OH、Si−Hの結合手
が少ない膜ではエッチングレートの小さい膜が得られ
る。
【0078】よって同じ酸化Si膜でエッチングレート
に差異のある絶縁層を多層配線装置に適用することによ
り、配線容量を増加することなく所定の位置でスルーホ
ールのエッチングを止めるようにすることが可能であ
る。
【0079】実施例12.
【0080】
【表6】
【0081】表6にこの発明に係わるFを添加した絶縁
層の一実施例の窒化Si層の比誘電率を示す。Fを添加
した窒化Si膜の製法は、プラズマCVD法により形成
し、反応ガスにCF4 を加えることによりFを添加す
る。この様にFの濃度が増加することにより膜を構成す
る原子間の結合距離が長くなり誘電率を小さくすること
ができる。従ってこのような絶縁層をエッチングストッ
パとして用いることにより、配線容量の小さな多層配線
を形成することができる。
【0082】ここでは窒化Si膜にFを導入した場合に
ついてのみ説明したが、エッチングレートの小さい絶縁
層として酸化窒化Si、窒化Al、窒化AlSi、酸化
Al、酸化AlSi、酸化窒化AlSi、酸化Cr,酸
化Ni、或いは上記絶縁層の化合物にFを添加して膜を
形成しても同様に誘電率を低下することが可能である。
【0083】
【発明の効果】第1の発明では、スルーホールが形成さ
れる絶縁層の下側の絶縁層をエッチングストッパとした
ので、スルーホールのエッチングの位置が接続柱を形成
する配線の幅の端から少し外れた場合でも、上記配線の
下層の配線との短絡や耐圧低下を防止することができ
る。
【0084】第2の発明では、スルーホールが形成され
る第2の絶縁層の下側のスルーホールの真下近傍の第1
の絶縁層のみをエッチングストッパとし、それ以外の第
1の絶縁層が上記スルーホール真下近傍の第1の絶縁層
の誘電率より小さい誘電率の絶縁層であるようにしたの
で、スルーホールのエッチングの位置が接続柱を形成す
る配線の幅の端から少し外れた場合でも、配線容量を著
しく増加することなく、上記配線の下層の配線との短絡
や耐圧低下を防止することができる。
【0085】第3の発明では、スルーホールが形成され
る第2の絶縁層の下側の第1の絶縁層である積層膜の最
上層をエッチングストッパとしたので、スルーホールの
エッチングの位置が接続柱を形成する配線の幅の端から
少し外れた場合でも、上記配線の下層の配線との短絡や
耐圧低下を防止することができる。
【0086】第4の発明では、スルーホールが形成され
る絶縁層の下側の配線間に形成された絶縁層をエッチン
グストッパとしたので、スルーホールのエッチングの位
置が接続柱を形成する配線の幅の端から少し外れた場合
でも、上記配線の下層の配線との短絡や耐圧低下を防止
することができるとともに、配線側壁部分にボイドを生
じないようにすることが出来るので、配線の腐蝕やエレ
クトロマイグレーションを防止することができる。
【0087】第5の発明では、スルーホールが形成され
る第3絶縁層の下側の配線間に形成されたスルーホール
の真下近傍の第2の絶縁層の絶縁層のみをエッチングス
トッパとし、それ以外の第2の絶縁層が上記スルーホー
ル真下近傍の第2の絶縁層の誘電率より小さい誘電率の
絶縁層であるようにしたので、スルーホールのエッチン
グの位置が接続柱を形成する配線の幅の端から少し外れ
た場合でも、配線容量を著しく増加することなく、上記
配線の下層の配線との短絡や耐圧低下を防止することが
できるとともに、配線側壁部分にボイドを生じないよう
にすることが出来るので、配線の腐蝕やエレクトロマイ
グレーションを防止することができる。
【0088】第6の発明では、スルーホールが形成され
る絶縁層の下側の配線間に形成された絶縁層の積層膜の
最上層をエッチングストッパとしたので、スルーホール
のエッチングの位置が接続柱を形成する配線の幅の端か
ら少し外れた場合でも、上記配線の下層の配線との短絡
や耐圧低下を防止することができるとともに、配線側壁
部分にボイドを生じないようにすることが出来るので、
配線の腐蝕やエレクトロマイグレーションを防止するこ
とができる。
【0089】第7の発明では、接続柱が形成される配線
の上側に形成された絶縁層の積層膜の最下層をエッチン
グストッパとしたので、スルーホールのエッチングの位
置が接続柱を形成する配線の幅の端から少し外れた場合
でも、エッチングストッパのところでエッチングを減速
させて、上記配線の下層の配線との短絡や耐圧低下を防
止することができる
【0090】第8の発明では、第1の発明ないし第7の
発明において配線の側面あるいは上下面に高融点金属あ
るいは高融点金属の窒化物あるいは高融点金属シリサイ
ドを形成するようにしたので、スルーホールのエッチン
グの位置が接続柱を形成する配線の幅の端から少し外れ
た場合でも、上記配線の下層の配線との短絡や耐圧低下
を防止することができるとともに、金属シリサイド等の
膜が配線の金属原子が配線の外側に移動するのを防止す
るので、エレクトロマイグレーション耐性のある多層配
線装置を得ることができる。
【0091】第9の発明では、第3の発明または第6の
発明において、複数の絶縁層の積層膜の第2層より下層
の絶縁層の誘電率が最上層の絶縁層のものより小さいも
のとしたので、配線容量を著しく増加することなくスル
ーホールのエッチングの位置が接続柱を形成する配線の
幅の端から少し外れた場合でも、上記配線の下層の配線
との短絡や耐圧低下を防止することができる。
【0092】第10の発明では、第7の発明において、
複数の絶縁層の積層膜の第2層より上層の絶縁層の誘電
率が最下層の絶縁層のものより小さいものとしたので、
配線容量を著しく増加することなく、スルーホールのエ
ッチングの位置が接続柱を形成する配線の幅の端から少
し外れた場合でも、上記配線の下層の配線との短絡や耐
圧低下を防止することができる。
【0093】第11の発明では、スルーホールを形成す
る絶縁層とエッチングストッパとなる絶縁層との間にエ
ッチングレートに差異のある材料を備えるようにしたの
で、スルーホールのエッチングの位置が接続柱を形成す
る配線の幅の端から少し外れた場合でも、上記配線の下
層の配線との短絡や耐圧低下を防止することができる。
【0094】第12の発明では、第1の発明から第7の
発明において、誘電率の小さい同一材料であるSiO2
にエッチングレートの差異を形成し、それぞれスルーホ
ールを形成する絶縁層とエッチングストッパとなる絶縁
層とに用いるようにしたので、著しく配線容量を増加す
ることなく、スルーホールのエッチングの位置が接続柱
を形成する配線の幅の端から少し外れた場合でも、上記
配線の下層の配線との短絡や耐圧低下を防止することが
できる。
【0095】第13の発明では、第1から第7の発明の
おいてエッチングレートの小さい絶縁層にFを導入する
ようにしたので、エッチングレートを著しく増大するこ
となく、スルーホールのエッチングの位置が接続柱を形
成する配線の幅の端から少し外れた場合でも、上記配線
の下層の配線との短絡や耐圧低下を防止することができ
る。
【図面の簡単な説明】
【図1】実施例1の多層配線装置の構造断面図である。
【図2】実施例2の多層配線装置の構造断面図である。
【図3】実施例3の多層配線装置の構造断面図である。
【図4】実施例4の多層配線装置の構造断面図である。
【図5】実施例5の多層配線装置の構造図である。
【図6】実施例6の多層配線装置の構造断面図である。
【図7】実施例7の多層配線装置の構造断面図である。
【図8】実施例8の多層配線装置の構造断面図である。
【図9】エッチングストッパのエッチング量と絶縁層の
エッチングレートの比との関係を示す図である。
【図10】エッチングストッパ膜厚と配線の浮遊容量の
関係を示す図である。
【図11】エッチングストッパの比誘電率と配線の浮遊
容量の関係を示す図である。
【図12】従来の多層配線装置の構造断面図である。
【符号の説明】
14、16 配線 13、15、20、24
絶縁層 11 絶縁層(エッチングストッパ) 17 スルーホ
ール 18接続柱 23、25、27絶縁層
の積層膜× 26 保護層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長谷川 万希子 尼崎市塚口本町八丁目1番1号 三菱電機 株式会社半導体基礎研究所内

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】 第1の絶縁層と、上記第1の絶縁層上に
    形成された第1の配線と、上記第1の配線を覆って上記
    第1の絶縁層上に形成された第2の絶縁層と、上記第2
    の絶縁層上に形成された第2の配線と、上記第2の絶縁
    層に上記第2の配線から上記第1の配線までエッチング
    により形成されたスルーホールと、上記スルーホールに
    金属層を充填して形成された接続柱とを備え、上記スル
    ーホールのエッチングに対する第2の絶縁層のものより
    小さなエッチングレートを有する第1の絶縁層を備えた
    ことを特徴とする多層配線装置。
  2. 【請求項2】 スルーホールの真下近傍領域の第1の絶
    縁層のみが上記スルーホールのエッチングに対する第2
    の絶縁層のものより小さなエッチングレートを有する絶
    縁層であり、それ以外の第1の絶縁層が上記スルーホー
    ル真下近傍の第1の絶縁層の誘電率より小さい誘電率の
    絶縁層であることを特徴とする請求項第1項記載の多層
    配線装置。
  3. 【請求項3】 第1の絶縁層が複数の絶縁層の積層膜で
    その最上層が上記スルーホールのエッチングに対して第
    2の絶縁層のものより小さなエッチングレートを有する
    絶縁層であることを特徴とする請求項第1項記載の多層
    配線装置。
  4. 【請求項4】 第1の絶縁層と、上記第1の絶縁層上に
    形成された第1の配線と、上記第1の配線間を埋めて上
    記第1の絶縁層上に形成された第2の絶縁層と、上記第
    1の配線を覆って上記第2の絶縁層上に形成された第3
    の絶縁層と、上記第3の絶縁層上に形成された第2の配
    線と、上記第3の絶縁層に上記第2の配線から上記第1
    の配線までエッチングにより形成されたスルーホール
    と、上記スルーホールに金属層を充填して形成された接
    続柱とを備え、上記第2の絶縁層が上記スルーホールの
    エッチングに対し上記第3の絶縁層のものより小さなエ
    ッチングレートの絶縁層であることを特徴とする多層配
    線装置。
  5. 【請求項5】 スルーホールの真下近傍領域の上記第2
    の絶縁層のみが上記スルーホールのエッチングに対し上
    記第3の絶縁層のものより小さなエッチングレートの絶
    縁層であり、それ以外の第2の絶縁層が上記スルーホー
    ル真下近傍の第2の絶縁層の誘電率より小さい誘電率の
    絶縁層であることを特徴とする請求項第4項記載の多層
    配線装置。
  6. 【請求項6】 第2の絶縁層が複数の絶縁層の積層膜で
    形成されその最上層が上記スルーホールのエッチングに
    対し上記第3の絶縁層のものより小さなエッチングレー
    トの絶縁層であることを特徴とする請求項第4項記載の
    多層配線装置。
  7. 【請求項7】 第1の絶縁層と、上記第1の絶縁層に形
    成された第1の配線と、上記第1の配線を覆って上記第
    1の絶縁層上に形成された第2の絶縁層と、上記第2の
    絶縁層上に形成された第2の配線と、上記第2の絶縁層
    に上記第2の配線から上記第1の配線までエッチングに
    より形成されたスルーホールと、上記スルーホールに金
    属層を充填して形成された接続柱とを備え、上記第2の
    絶縁層が複数の絶縁層の積層膜でその最下層が上記スル
    ーホールのエッチングに対して上記第2の絶縁層の他の
    部分のものより小さなエッチングレートを有する絶縁層
    であることを特徴とする多層配線装置。
  8. 【請求項8】 配線の側面に、或いは配線の側面と上
    面、下面の少なくとも1つの面に高融点金属或いは高融
    点金属の窒化物あるいは高融点金属シリサイドによる保
    護層を形成したことを特徴とする請求項第1ないし第7
    項のいずれかに記載の多層配線装置。
  9. 【請求項9】 複数の絶縁層の積層膜の第2層より下層
    の絶縁層の誘電率が最上層の絶縁層のものより小さいも
    のとしたことを特徴とする特許請求項第3項または第6
    項のいずれかに記載の多層配線装置。
  10. 【請求項10】 複数の絶縁層の積層膜の第2層より上
    層の絶縁層の誘電率が最下層の絶縁層のものより小さい
    ものとしたことを特徴とする特許請求項第7項記載の多
    層配線装置。
  11. 【請求項11】 エッチングレートの大きい絶縁層が酸
    化Si、Pドープ酸化Si、B・Pドープ酸化Siで、
    エッチングレートの小さい絶縁層が窒化Si、酸化窒化
    Si、窒化Al、窒化AlSi、酸化Al、酸化AlS
    i、酸化窒化AlSi、酸化Cr,酸化Ni、或いは上
    記絶縁層の化合物であることを特徴とする請求項第1項
    ないし第7項のいずれかに記載の多層配線装置。
  12. 【請求項12】 エッチングレートの大きい絶縁層がO
    H基或いはH基を含む酸化Si膜で、エッチングレート
    が小さい絶縁層がOH基或いはH基を含まない酸化Si
    膜であることを特徴とする請求項第1項ないし第7項の
    いずれかに記載の多層配線装置。
  13. 【請求項13】 エッチングレートの小さい絶縁層が窒
    化Si、酸化窒化Si、窒化Al、窒化AlSi、酸化
    Al、酸化AlSi、酸化窒化AlSi、酸化Cr,酸
    化Ni、或いは上記絶縁層の化合物にFを添加して形成
    されたものであることを特徴とする請求項第1項ないし
    第7項のいずれかに記載の多層配線装置。
JP7011599A 1995-01-27 1995-01-27 多層配線装置 Pending JPH08204006A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7011599A JPH08204006A (ja) 1995-01-27 1995-01-27 多層配線装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7011599A JPH08204006A (ja) 1995-01-27 1995-01-27 多層配線装置

Publications (1)

Publication Number Publication Date
JPH08204006A true JPH08204006A (ja) 1996-08-09

Family

ID=11782375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7011599A Pending JPH08204006A (ja) 1995-01-27 1995-01-27 多層配線装置

Country Status (1)

Country Link
JP (1) JPH08204006A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7189637B2 (en) 2002-12-13 2007-03-13 Renesas Technology Corp. Method of manufacturing a semiconductor device having a multi-layered wiring structure
CN108962877A (zh) * 2017-05-26 2018-12-07 中芯国际集成电路制造(上海)有限公司 测试结构及凹槽刻蚀检测方法
CN111863709A (zh) * 2019-04-29 2020-10-30 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5580687U (ja) * 1978-11-30 1980-06-03
JPS6399496A (ja) * 1986-10-15 1988-04-30 Nippon Denso Co Ltd 積層型熱交換器
JPH0240426B2 (ja) * 1988-03-17 1990-09-11 Tsucha Seisakusho Kk Oirukuuranoeremento
JPH02259391A (ja) * 1989-03-31 1990-10-22 Diesel Kiki Co Ltd 積層型エバポレータ
JPH031093A (ja) * 1989-02-24 1991-01-07 Long Mfg Ltd エンボス形プレート熱交換器
JPH0416707B2 (ja) * 1985-03-28 1992-03-24 Nippon Denso Co

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5580687U (ja) * 1978-11-30 1980-06-03
JPH0416707B2 (ja) * 1985-03-28 1992-03-24 Nippon Denso Co
JPS6399496A (ja) * 1986-10-15 1988-04-30 Nippon Denso Co Ltd 積層型熱交換器
JPH0240426B2 (ja) * 1988-03-17 1990-09-11 Tsucha Seisakusho Kk Oirukuuranoeremento
JPH031093A (ja) * 1989-02-24 1991-01-07 Long Mfg Ltd エンボス形プレート熱交換器
JPH02259391A (ja) * 1989-03-31 1990-10-22 Diesel Kiki Co Ltd 積層型エバポレータ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7189637B2 (en) 2002-12-13 2007-03-13 Renesas Technology Corp. Method of manufacturing a semiconductor device having a multi-layered wiring structure
US7400046B2 (en) 2002-12-13 2008-07-15 Renesas Technology Corp. Semiconductor device with guard rings that are formed in each of the plural wiring layers
US7615848B2 (en) 2002-12-13 2009-11-10 Renesas Technology Corp. Semiconductor device and a method of manufacturing the same
US7705462B2 (en) 2002-12-13 2010-04-27 Renesas Technology Corp. Semiconductor device and a method of manufacturing the same
CN108962877A (zh) * 2017-05-26 2018-12-07 中芯国际集成电路制造(上海)有限公司 测试结构及凹槽刻蚀检测方法
CN111863709A (zh) * 2019-04-29 2020-10-30 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111863709B (zh) * 2019-04-29 2024-03-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Similar Documents

Publication Publication Date Title
KR101054673B1 (ko) 반도체 장치 및 그 제조 방법
JP4350337B2 (ja) 半導体装置
US7332764B2 (en) Metal-insulator-metal (MIM) capacitor and method of fabricating the same
KR100468069B1 (ko) 인터레벨 금속 접속을 위한 자기-정렬 금속 캡
US8212330B2 (en) Process for improving the reliability of interconnect structures and resulting structure
US6211063B1 (en) Method to fabricate self-aligned dual damascene structures
TW200809923A (en) Dual-damascene process to fabricate thick wire structure
US6054380A (en) Method and apparatus for integrating low dielectric constant materials into a multilevel metallization and interconnect structure
US7670947B2 (en) Metal interconnect structure and process for forming same
JP2006344965A (ja) 配線構造の形成方法,配線構造およびデュアルダマシン構造
US20070080461A1 (en) Ultra low-k dielectric in damascene structures
CN1779946A (zh) 在层间介质互连中形成低电阻和可靠过孔的方法
US7579277B2 (en) Semiconductor device and method for fabricating the same
IL156928A (en) Get a metal-insulator-metal realized in copper
JPH08107149A (ja) 半導体デバイスおよび半導体ウエハ上の金属導線を絶縁する方法
EP1384264B1 (en) Metal-to-metal antifuse structure and fabrication method
US7816279B2 (en) Semiconductor device and method for manufacturing the same
US20040051178A1 (en) Semiconductor recessed mask interconnect technology
JPH08204006A (ja) 多層配線装置
US6228757B1 (en) Process for forming metal interconnects with reduced or eliminated metal recess in vias
US20030025139A1 (en) Method of forming a metal-insulator-metal capacitor for dual damascene interconnect processing and the device so formed
US7250364B2 (en) Semiconductor devices with composite etch stop layers and methods of fabrication thereof
KR100960934B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100613282B1 (ko) 반도체 장치의 캐패시터 및 그의 제조 방법
KR100383756B1 (ko) 반도체 소자의 금속 배선 형성 방법