CN108962833A - 功率模块绝缘灌胶方法，由该方法制作的功率模块及应用 - Google Patents

功率模块绝缘灌胶方法，由该方法制作的功率模块及应用 Download PDF

Info

Publication number
CN108962833A
CN108962833A CN201710380092.4A CN201710380092A CN108962833A CN 108962833 A CN108962833 A CN 108962833A CN 201710380092 A CN201710380092 A CN 201710380092A CN 108962833 A CN108962833 A CN 108962833A
Authority
CN
China
Prior art keywords
power module
chip
colloid
copper clad
liner plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710380092.4A
Other languages
English (en)
Inventor
冯会雨
徐凝华
贺新强
曾雄
李亮星
李寒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuzhou CRRC Times Electric Co Ltd
Original Assignee
Zhuzhou CRRC Times Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuzhou CRRC Times Electric Co Ltd filed Critical Zhuzhou CRRC Times Electric Co Ltd
Priority to CN201710380092.4A priority Critical patent/CN108962833A/zh
Publication of CN108962833A publication Critical patent/CN108962833A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明公开了一种功率模块绝缘灌胶方法，由该方法制作的功率模块及应用，方法包括：在完成功率模块的芯片、衬板、基板焊接后，通过清洗改善功率模块的表面状态；在焊接好的基板上安装管盖，芯片和衬板设置在由管盖与基板包围的空间内；将胶体注入至功率模块的内部，胶体的厚度满足覆盖衬板及芯片的下部，并曝露芯片的表面；对注入胶体的功率模块进行抽真空操作，使胶体内的气泡破裂分离；对功率模块进行胶体固化操作。本发明衬板不需要进行额外的预处理，不增加额外的时间、设备和人力成本，工艺简单、便于处理，能够简单、方便、低成本地解决高压模块绝缘的技术问题。

Description

功率模块绝缘灌胶方法，由该方法制作的功率模块及应用
技术领域
本发明涉及功率半导体器件制造领域，尤其是涉及一种功率模块绝缘灌胶方法，由该方法制作的功率模块及应用。
背景技术
IGBT模块是一种广泛应用于电力电子领域的核心器件，如附图1和附图2所示是两种常见的高压IGBT模块结构示意图。其中，这两种模块具有的共同结构包括：芯片1、第一焊层2、第二焊层7、上覆铜层4、下覆铜层6、陶瓷层5，基板8、管盖9、功率端子10和键合线11，上覆铜层4、陶瓷层5和下覆铜层6一起构成衬板3。芯片1通过钎焊连接至衬板3、基板8，通过键合线11与功率端子10实现电流传输。为了使功率模块100的绝缘强度得到保证，不至于被击穿而导致模块失效，通常在功率模块中填充胶体（图中未示出）。
但是，当功率模块100的电压等级达到4.5KV及以上时，仅仅填充胶体已经远远满足不了绝缘要求。目前，常用的解决这种高压功率模块绝缘问题的方法是对衬板3进行优化设计或预处理，使衬板3上电场集中的地方电压降低，从而可以通过填充胶体来达到保护的目的。如附图1和附图2所示，分别展示了现有技术中两种对衬板3进行优化的方法。
如附图1所示，第一种方法在衬板3的边缘，以及一些电场强度较为集中的区域，通过溅射的方法沉积一层特殊的半导体胶体12。这种半导体胶体电阻很高，在高电场的作用下，可以产生一些很小的稳定的微弱电流，从而降低沉积区域的电场强度，使其在胶体的承受范围之内。这种方法会增加一道胶体涂覆的工序，引入新的设备，增加成本。
如附图2所示，另二种方法是对衬板3的覆铜层进行优化，从而降低电场集中的程度，在附图1中，对衬板3的覆铜层进行了微观结构的调整，上覆铜层4由一层材料变为两层，在两层之间的边缘区域进行了收缩或二次刻蚀等工艺，从而降低了局部的电场强度，使其在胶体的承受范围之内。但是这种方法会使工序复杂，较大地增加衬板的成本。
发明内容
有鉴于此，本发明的目的在于提供一种功率模块绝缘灌胶方法、由该方法制作及应用的功率模块，以简单、方便、低成本地解决高压模块绝缘的技术问题。
为了实现上述发明目的，本发明具体提供了一种功率模块绝缘灌胶方法的技术实现方案，一种功率模块绝缘灌胶方法，包括以下步骤：
S101）在完成功率模块的芯片、衬板、基板焊接后，通过清洗改善所述功率模块的表面状态；
S102）在焊接好的所述基板上安装管盖，所述芯片和衬板设置在由所述管盖与所述基板包围的空间内；
S103）将胶体注入至所述功率模块的内部，所述胶体的厚度满足覆盖所述衬板及所述芯片的下部，并曝露所述芯片的表面；
S104）对注入胶体的所述功率模块进行抽真空操作，使所述胶体内的气泡破裂分离；
S105）对所述功率模块进行胶体固化操作。
本发明还具体提供了另一种功率模块绝缘灌胶方法的技术实现方案，另一种功率模块绝缘灌胶方法，包括以下步骤：
S101）在完成功率模块的芯片、衬板、基板焊接后，通过清洗改善所述功率模块的表面状态；
S102）在焊接好的所述基板上安装管盖，所述芯片和衬板设置在由所述管盖与所述基板包围的空间内；
S103）利用真空注胶设备将胶体注入至所述功率模块的内部，所述胶体的厚度满足覆盖所述衬板及所述芯片的下部，并曝露所述芯片的表面；
S105）对所述功率模块进行胶体固化操作。
优选的，在所述步骤S104）中，在80mbar～120mbar的真空度环境下进行抽真空操作15min～25min。
优选的，在所述步骤S101）中，所述清洗过程是采用溶剂进行清洗或采用50℃～70℃的去离子水进行清洗。
优选的，在所述步骤S103）中，所述胶体的注入量满足覆盖所述衬板的上覆铜层及以上在工作时带电的工作区域，以及连接于所述芯片的电极与所述上覆铜层之间的键合线根部。
优选的，在所述步骤S105）中，所述胶体固化操作的固化温度为110℃～140℃，固化时间为0.8h～1.2h。
优选的，在所述步骤S101）之前，将电连接于所述芯片与所述上覆铜层之间的贴片电阻转移至所述功率模块外部的电路，或采用硅电阻替代所述贴片电阻实现所述芯片与所述上覆铜层在所述功率模块内部的电连接。
本发明还另外具体提供了一种由以上所述方法制作的功率模块的技术实现方案，一种功率模块，包括：
从上至下依次设置的芯片、衬板和基板，所述衬板进一步包括从上至下依次设置的上覆铜层、陶瓷层和下覆铜层；所述芯片与所述上覆铜层之间通过第一焊层实现焊接连接，所述下覆铜层与所述基板之间通过第二焊层实现焊接连接；
设置在所述基板上的管盖，所述芯片和衬板设置在由所述管盖与所述基板包围的空间内；
与所述上覆铜层相连的功率端子，所述芯片的电极通过键合线连接至所述上覆铜层，再通过所述功率端子实现对外引出；
设置在所述基板上，并处于所述管盖内的胶体，所述胶体覆盖所述衬板及所述芯片的下部，并使所述芯片的表面曝露。
优选的，所述胶体覆盖所述键合线的根部。
优选的，所述胶体采用硅橡胶，所述胶体的绝缘强度高于空气的绝缘强度，以防止因空气被击穿而导致所述功率模块失效。
优选的，当所述功率模块工作时，所述上覆铜层及以上区域为带电的工作区域，所述下覆铜层及以下区域为接地的零电位区域，通过所述胶体使所述上覆铜层与所述下覆铜层之间，以及所述上覆铜层与所述芯片连接的各个电极之间的绝缘强度得到保证。
本发明还另外具体提供了一种上述功率模块绝缘灌胶方法的应用的技术实现方案，一种功率模块绝缘灌胶方法在4.5KV及以上电压等级IGBT模块制备中的应用。
本发明还具体提供了另一种上述功率模块绝缘灌胶方法的应用的技术实现方案，一种功率模块绝缘灌胶方法在6.5KV电压等级IGBT模块制备中的应用。
通过实施上述本发明提供的功率模块绝缘灌胶方法，由该方法制作的功率模块及应用的技术方案，具有如下有益效果：
（1）本发明不需要对衬板进行额外的预处理，不增加额外的时间、设备和人力成本；
（2）本发明使用的胶体价格便宜、容易获取、方便生产，同时工序简单、成本降低、便于操作。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1是现有技术1对高压功率半导体模块衬板进行溅射处理的示意图；
图2是现有技术2对高压功率半导体模块衬板覆铜层进行微观结构优化的示意图；
图3是本发明功率模块绝缘灌胶方法一种具体实施例的程序流程图；
图4是本发明功率模块绝缘灌胶方法另一种具体实施例的程序流程图；
图5是根据本发明方法制作的一种高压功率半导体模块的结构示意图；
图6是本发明功率模块绝缘灌胶方法一种具体实施例中在基板焊接后进行水清洗工序的示意图；
图7是本发明功率模块绝缘灌胶方法一种具体实施例中管盖安装工序的示意图；
图8是本发明功率模块绝缘灌胶方法一种具体实施例中胶体加注工序的示意图；
图9是本发明功率模块绝缘灌胶方法一种具体实施例中脱泡抽真空工序的示意图；
图10是本发明功率模块绝缘灌胶方法一种具体实施例中胶体固化工序的示意图；
图中：1-芯片，2-第一焊层，3-衬板，4-上覆铜层，5-陶瓷层，6-下覆铜层，7-第二焊层，8-基板，9-管盖，10-功率端子，11-键合线，12-半导体胶体，13-清洗设备，14-清洗溶液，15-胶体，16-腔体，17-真空气氛，18-贴片电阻，100-功率模块。
具体实施方式
为了引用和清楚起见，将下文中使用的技术名词、简写或缩写记载如下：
IGBT：Insulated Gate Bipolar Transistor，绝缘栅双极性晶体管，一种全控型功率开关半导体器件；
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
如附图4至附图10所示，给出了本发明功率模块绝缘灌胶方法，由该方法制作的功率模块及应用的具体实施例，下面结合附图和具体实施例对本发明作进一步说明。
实施例1
如附图3所示，一种功率模块绝缘灌胶方法的具体实施例，具体包括以下步骤：
S101）在完成功率模块100的芯片1、衬板3、基板8焊接后，通过清洗工序改善功率模块100的表面状态；在功率模块100中通常会采取一些措施来保护键合点，例如：涂覆环氧键合胶或聚酰亚胺键合胶，也会在各种炉子里进行烘烤，所以功率模块100的表面状态并不十分清洁，如果直接注入胶体15将会导致接触界面不致密，从而出现局部放电的问题；而在基板8焊接过后加入一道清洗工序可以明显改善功率模块100与胶体15接触界面的状况，如附图6所示，13为清洗设备，14为清洗溶液；
S102）在焊接好的基板8上安装管盖9，芯片1和衬板3设置在由管盖9与基板8包围的空间内，为之后的胶体注入工序进行准备，如附图7所示；
S103）将按照配比混合均匀的胶体15通过管盖9上预先开设的孔（该孔将在功率模块100的后续制作工序中被封闭）注入至功率模块100的内部，胶体15的厚度H满足覆盖衬板3及芯片1的下部，并曝露芯片1的表面，如附图8所示；胶体15采用硅橡胶，胶体15的绝缘强度高于空气的绝缘强度，以防止因空气被击穿而导致功率模块100失效；胶体15的注入量不宜过多，否则硅橡胶在热循环中的大应力会使键合线11剧烈退化，甚至断裂；
S104）对注入胶体15的功率模块100进行抽真空操作，使胶体15内的气泡破裂分离，如附图9所示，16为抽真空设备的腔体，17为真空气氛；
S105）对功率模块100进行胶体15固化操作。
在上述步骤S101）中，在胶体注入工序之前的清洗过程是采用溶剂进行清洗或采用60℃的去离子水进行清洗，以达到清洁功率模块100的表面进而提高其与胶体15结合强度的效果。
在上述步骤S103）中，胶体15的注入量满足覆盖衬板3的上覆铜层4及以上在工作时带电的工作区域，以及连接于芯片1的电极与上覆铜层4之间的键合线11根部。
在步骤S104）中，由于硅橡胶的粘度较高，在100mbar的真空度环境下进行抽真空操作20min。
在上述步骤S105）中，胶体15固化操作的固化温度为125℃，固化时间为1h。
由于硅橡胶的粘度较大，衬板3的设计与布局需要尤其注意避免形成封闭或半封闭的小空隙。例如，在附图10中，18为焊接在上覆铜层4上的贴片电阻18，贴片电阻18的一端通过上覆铜层4连接芯片1的门极，另一端通过上覆铜层4连接芯片1的发射极，而贴片电阻18下面的区域A由于高度很小，难以被高粘度的硅橡胶填充。因此，在步骤S101）之前需要将电连接于芯片1与上覆铜层4之间的贴片电阻18转移至功率模块100外部的电路，或采用硅电阻替代贴片电阻18实现芯片1与上覆铜层4在功率模块100内部的电连接。
实施例1提出的功率模块绝缘灌胶方法可以应用于4.5KV以上，尤其是6.5KV新型高压IGBT模块，可以简单、方便、低成本地解决高压功率模块的绝缘问题。该方法通过选用硅橡胶作为绝缘胶体，并搭配常见的衬板清洗工艺及注胶脱泡工艺，对注胶前的功率模块进行清洗处理，对注胶后的功率模块进行脱泡处理，就可以达到高电压等级的绝缘测试要求（绝缘测试是一种衡量材料能否承受高电压的测试，是一种定性测试）和局部放电测试要求（局部放电测试是一种衡量在高电压下两个电极之间放电量大小的测试，是一种定量测试），而无需对衬板3进行溅射等相对复杂与高成本的处理。
实施例2
在实施例1的基础上，本实施例采用真空注胶设备进行胶体脱泡工序，则不需要进行额外的脱泡抽真空步骤。如附图4所示，另一种功率模块绝缘灌胶方法的具体实施例，具体包括以下步骤：
S101）在完成功率模块100的芯片1、衬板3、基板8焊接后，通过清洗改善功率模块100的表面状态，如附图6所示；
S102）在焊接好的基板8上安装管盖9，芯片1和衬板3设置在由管盖9与基板8包围的空间内，如附图7所示；
S103）利用真空注胶设备将胶体15通过管盖9上预先开设的孔（该孔将在功率模块100的后续制作工序中被封闭）注入至功率模块100的内部，胶体15的厚度H满足覆盖衬板3及芯片1的下部，并曝露芯片1的表面；
S105）对功率模块100进行胶体15固化操作。
实施例3
如附图5所示，一种根据实施例1或实施例2所述方法制作的功率模块的具体实施例，功率模块100包括：
从上至下依次设置的芯片1、衬板3和基板8，衬板3进一步包括从上至下依次设置的上覆铜层4、陶瓷层5和下覆铜层6；芯片1与上覆铜层4之间通过第一焊层2实现焊接连接，下覆铜层6与基板8之间通过第二焊层7实现焊接连接；
设置在基板8上的管盖9，芯片1和衬板3设置在由管盖9与基板8包围的空间内；
与上覆铜层4相连的功率端子10，芯片1的电极通过键合线11连接至上覆铜层4，再通过功率端子10实现对外引出；
设置在基板8上，并处于管盖9内的胶体15，胶体15覆盖衬板3及芯片1的下部，并使芯片1的表面曝露。
当功率模块100工作时，上覆铜层4及以上区域为带电的工作区域，下覆铜层6及以下区域为接地的零电位区域。通过胶体15使上覆铜层4与下覆铜层6之间，以及上覆铜层4与芯片1连接的各个电极之间的绝缘强度得到保证。其中，胶体15的注入量满足覆盖衬板3的上覆铜层4及以上在工作时带电的工作区域，以及连接于芯片1的电极与上覆铜层4之间的键合线11根部，而不能覆盖住过多的键合线11。
实施例4
一种如实施例1或实施例2所述功率模块绝缘灌胶方法在4.5KV及以上电压等级IGBT模块制备中的应用。
实施例5
一种如实施例1或实施例2所述功率模块绝缘灌胶方法在6.5KV电压等级IGBT模块制备中的应用。
通过实施本发明具体实施例描述的功率模块绝缘灌胶方法，由该方法制作的功率模块及应用的技术方案，能够产生如下技术效果：
（1）本发明具体实施例描述的功率模块绝缘灌胶方法，由该方法制作的功率模块及应用不需要对衬板进行额外的预处理，不增加额外的时间、设备和人力成本；
（2）本发明具体实施例描述的功率模块绝缘灌胶方法，由该方法制作的功率模块及应用使用的胶体价格便宜、容易获取、方便生产，同时工序简单、成本降低、便于操作。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭示如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明的精神实质和技术方案的情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同替换、等效变化及修饰，均仍属于本发明技术方案保护的范围。

Claims (13)

1.一种功率模块绝缘灌胶方法，其特征在于，包括以下步骤：
S101）在完成功率模块（100）的芯片（1）、衬板（3）、基板（8）焊接后，通过清洗改善所述功率模块（100）的表面状态；
S102）在焊接好的所述基板（8）上安装管盖（9），所述芯片（1）和衬板（3）设置在由所述管盖（9）与所述基板（8）包围的空间内；
S103）将胶体（15）注入至所述功率模块（100）的内部，所述胶体（15）的厚度满足覆盖所述衬板（3）及所述芯片（1）的下部，并曝露所述芯片（1）的表面；
S104）对注入胶体（15）的所述功率模块（100）进行抽真空操作，使所述胶体（15）内的气泡破裂分离；
S105）对所述功率模块（100）进行胶体（15）固化操作。
2.一种功率模块绝缘灌胶方法，其特征在于，包括以下步骤：
S101）在完成功率模块（100）的芯片（1）、衬板（3）、基板（8）焊接后，通过清洗改善所述功率模块（100）的表面状态；
S102）在焊接好的所述基板（8）上安装管盖（9），所述芯片（1）和衬板（3）设置在由所述管盖（9）与所述基板（8）包围的空间内；
S103）利用真空注胶设备将胶体（15）注入至所述功率模块（100）的内部，所述胶体（15）的厚度满足覆盖所述衬板（3）及所述芯片（1）的下部，并曝露所述芯片（1）的表面；
S105）对所述功率模块（100）进行胶体（15）固化操作。
3.根据权利要求1所述的功率模块绝缘灌胶方法，其特征在于：在所述步骤S104）中，在80mbar～120mbar的真空度环境下进行抽真空操作15min～25min。
4.根据权利要求1、2或3任一项所述的功率模块绝缘灌胶方法，其特征在于：在所述步骤S101）中，所述清洗过程是采用溶剂进行清洗或采用50℃～70℃的去离子水进行清洗。
5.根据权利要求4所述的功率模块绝缘灌胶方法，其特征在于：在所述步骤S103）中，所述胶体（15）的注入量满足覆盖所述衬板（3）的上覆铜层（4）及以上在工作时带电的工作区域，以及连接于所述芯片（1）的电极与所述上覆铜层（4）之间的键合线（11）根部。
6.根据权利要求5所述的功率模块绝缘灌胶方法，其特征在于：在所述步骤S105）中，所述胶体（15）固化操作的固化温度为110℃～140℃，固化时间为0.8h～1.2h。
7.根据权利要求1、2、3、5或6任一项所述的功率模块绝缘灌胶方法，其特征在于：在所述步骤S101）之前，将电连接于所述芯片（1）与所述上覆铜层（4）之间的贴片电阻（18）转移至所述功率模块（100）外部的电路，或采用硅电阻替代所述贴片电阻（18）实现所述芯片（1）与所述上覆铜层（4）在所述功率模块（100）内部的电连接。
8.一种由如权利要求1至7任一项所述方法制作的功率模块，其特征在于，包括：
从上至下依次设置的芯片（1）、衬板（3）和基板（8），所述衬板（3）进一步包括从上至下依次设置的上覆铜层（4）、陶瓷层（5）和下覆铜层（6）；所述芯片（1）与所述上覆铜层（4）之间通过第一焊层（2）实现焊接连接，所述下覆铜层（6）与所述基板（8）之间通过第二焊层（7）实现焊接连接；
设置在所述基板（8）上的管盖（9），所述芯片（1）和衬板（3）设置在由所述管盖（9）与所述基板（8）包围的空间内；
与所述上覆铜层（4）相连的功率端子（10），所述芯片（1）的电极通过键合线（11）连接至所述上覆铜层（4），再通过所述功率端子（10）实现对外引出；
设置在所述基板（8）上，并处于所述管盖（9）内的胶体（15），所述胶体（15）覆盖所述衬板（3）及所述芯片（1）的下部，并使所述芯片（1）的表面曝露。
9.根据权利要求8所述的功率模块，其特征在于：所述胶体（15）覆盖所述键合线（11）的根部。
10.根据权利要求8或9所述的功率模块，其特征在于：所述胶体（15）采用硅橡胶，所述胶体（15）的绝缘强度高于空气的绝缘强度，以防止因空气被击穿而导致所述功率模块（100）失效。
11.根据权利要求10所述的功率模块，其特征在于：当所述功率模块（100）工作时，所述上覆铜层（4）及以上区域为带电的工作区域，所述下覆铜层（6）及以下区域为接地的零电位区域，通过所述胶体（15）使所述上覆铜层（4）与所述下覆铜层（6）之间，以及所述上覆铜层（4）与所述芯片（1）连接的各个电极之间的绝缘强度得到保证。
12.一种如权利要求1至7任一项所述功率模块绝缘灌胶方法在4.5KV及以上电压等级IGBT模块制备中的应用。
13.一种如权利要求1至7任一项所述功率模块绝缘灌胶方法在6.5KV电压等级IGBT模块制备中的应用。
CN201710380092.4A 2017-05-25 2017-05-25 功率模块绝缘灌胶方法，由该方法制作的功率模块及应用 Pending CN108962833A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710380092.4A CN108962833A (zh) 2017-05-25 2017-05-25 功率模块绝缘灌胶方法，由该方法制作的功率模块及应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710380092.4A CN108962833A (zh) 2017-05-25 2017-05-25 功率模块绝缘灌胶方法，由该方法制作的功率模块及应用

Publications (1)

Publication Number Publication Date
CN108962833A true CN108962833A (zh) 2018-12-07

Family

ID=64494404

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710380092.4A Pending CN108962833A (zh) 2017-05-25 2017-05-25 功率模块绝缘灌胶方法，由该方法制作的功率模块及应用

Country Status (1)

Country Link
CN (1) CN108962833A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112634220A (zh) * 2020-12-17 2021-04-09 常州市新创智能科技有限公司 一种复合材料灌胶试验击穿图像捕捉系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101325183A (zh) * 2008-07-25 2008-12-17 南京银茂微电子制造有限公司 一种超薄空腔型功率模块及其封装方法
CN101770960A (zh) * 2009-12-25 2010-07-07 株洲南车时代电气股份有限公司 用于芯片绝缘的保护胶灌注方法及装置
CN104403626A (zh) * 2014-11-28 2015-03-11 广州市白云化工实业有限公司 Led驱动电源用高抗中毒单组份灌封胶及其制备方法
CN105655307A (zh) * 2016-03-09 2016-06-08 上海道之科技有限公司 一种均热板散热基板功率模块结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101325183A (zh) * 2008-07-25 2008-12-17 南京银茂微电子制造有限公司 一种超薄空腔型功率模块及其封装方法
CN101770960A (zh) * 2009-12-25 2010-07-07 株洲南车时代电气股份有限公司 用于芯片绝缘的保护胶灌注方法及装置
CN104403626A (zh) * 2014-11-28 2015-03-11 广州市白云化工实业有限公司 Led驱动电源用高抗中毒单组份灌封胶及其制备方法
CN105655307A (zh) * 2016-03-09 2016-06-08 上海道之科技有限公司 一种均热板散热基板功率模块结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112634220A (zh) * 2020-12-17 2021-04-09 常州市新创智能科技有限公司 一种复合材料灌胶试验击穿图像捕捉系统
CN112634220B (zh) * 2020-12-17 2021-08-17 常州市新创智能科技有限公司 一种复合材料灌胶试验击穿图像捕捉系统

Similar Documents

Publication Publication Date Title
CN103151325B (zh) 半导体器件
KR101574343B1 (ko) 밀봉상태의 회로배열체를 구비한 전력반도체 모듈 및 그 제조방법
CN105765716B (zh) 功率半导体模块和复合模块
CN104620372B (zh) 半导体装置
US4864470A (en) Mounting device for an electronic component
CN110268519A (zh) 功率半导体模块
CN108962833A (zh) 功率模块绝缘灌胶方法，由该方法制作的功率模块及应用
CN107871734A (zh) 一种igbt模块
CN109273371A (zh) 一种功率半导体器件封装结构及封装方法
CN107946269B (zh) 一种传感芯片的封装结构及其封装方法
US8828797B2 (en) Process for assembling two parts of a circuit
CN107622954A (zh) 功率半导体器件封装方法及封装结构
CN109273372A (zh) 一种功率半导体器件封装结构与封装方法
JP2017092388A (ja) 半導体装置および半導体装置の製造方法
JPH0730015A (ja) 半導体モジュール及びその製造方法
CN114823655A (zh) GaN HEMT器件的共源共栅封装结构及方法
CN101809736A (zh) 具有高绝缘强度的电子元件和装置及其制造方法
US20210242111A1 (en) Power semiconductor device and method for fabricating a power semiconductor device
CN112216670A (zh) 一种高压功率半导体芯片的封装结构和封装方法
CN203260633U (zh) 不用焊线的led封装结构
US11688698B2 (en) Trench insulated gate bipolar transistor packaging structure and method for manufacturing the trench insulated gate bipolar transistor
CN106024385B (zh) 一种片式高压瓷介电容器
CN213042912U (zh) 一种高压功率半导体芯片的封装结构
JPH08167677A (ja) 半導体モジュール
CN220400898U (zh) 一种电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181207