CN108933587B - 一种射频开关单元及其射频开关电路 - Google Patents

Abstract

本发明公开一种射频开关单元及其射频开关电路，所述射频开关单元包括：栅极偏置电路，用于将栅极控制电压VGc传输至开关管的栅极；开关电路，包括NMOS开关管Msw以及通路电阻Rds，用于传输或关断射频链路；体区驱动电路，用于将所述NMOS开关管Msw的栅极控制电压VGc转换为衬底控制电压VB，通过本发明，可实现体区全摆幅无压降自适应栅偏置驱动电压，节省体区额外复杂的驱动偏置电路。

Description

一种射频开关单元及其射频开关电路

技术领域

本发明涉及射频开关技术领域，特别是涉及一种射频开关单元及其射频开关电路。

背景技术

SOI(Silicon-On-Insulator，即绝缘衬底上的硅)开关器件的体区驱动方式对击穿电压及工艺FOM((Figure Of Merit，品质因子)至关重要。合理的体区驱动方式不仅有助于优化射频开关功率能力及谐波、插损与隔离度等性能，而且可以简化电路设计，节省芯片面积。

图1为现有技术一种体区单独大电阻偏置的射频开关电路的电路示意图。如图1所示，现有技术的射频开关电路包括栅极电压控制模块10、开关模块20和体极电压控制模块30，栅极电压控制模块10由一个栅极偏置电阻Rg1组成，体极电压控制模块30由一个体极偏置电阻Rb1组成，开关模块20由1个NMOS开关管M1和一个通路电阻Rds1组成，射频输入RFin连接至NMOS开关管M1的漏极，射频输出RFout连接至NMOS开关管M1的源极，通常，栅极偏置电阻Rg1、体极偏置电阻Rb1和通路电阻Rds1使用50K欧或以上电阻以减小射频损耗。导通时，Vb＝0V，Vg为正电源电压Vdd，截止时，Vg为负电源电压－Vdd。该电路具有谐波等射频性能好的优点，但需要如电平位移器(levelshift)或三态门(tristate)电路等复杂的额外体区驱动电路。

图2为现有技术一种体区二极管(Diode)自适应偏置的可改善射频开关特性的射频开关电路，其包括栅极电压控制模块10、开关模块20和体极电压控制模块30。其中，栅极电压控制模块10由一个栅极偏置电阻Rg1组成，用于提供射频开关导通和截止的电压；开关模块20由1个NMOS开关管M1和一个通路电阻Rds1组成，用于接通和断开射频信号通路；体极电压控制模块30由多个级联的体极偏置二极管Dk(k＝1，2，……，n，n≥2)组成，用于在射频开关导通和截止时进一步减小导通电阻Ron和减小关断电容Coff。射频输入RFin连接至NMOS开关管M1的漏极，射频输出RFout连接至NMOS开关管M1的源极，通路电阻Rds1跨接在NMOS开关管M1的漏极和源极间，栅极偏置电压Vg通过栅极偏置电阻Rg1连接至NMOS开关管M1的栅极和偏置二极管D1的阴极，偏置二极管D1的阳极连接偏置二极管D2的阴极，……，偏置二极管D(n-1)的阳极连接偏置二极管Dn的阴极，偏置二极管Dn的阳极连接NMOS开关管M1的体极。较佳地，栅极偏置电阻Rg1、体极偏置电阻Rds1使用50K欧或以上电阻以减小射频损耗，二极管可以使用漏极或源极与栅极短接的NMOS形成。这种射频开关电路连接简单，但是其体区电压自适应栅电压时有二极管(diode)压降，影响射频性能。

发明内容

为克服上述现有技术存在的不足，本发明之目的在于提供一种射频开关单元及其射频开关电路，以实现体区全摆幅无压降自适应栅偏置驱动电压，节省体区额外复杂的驱动偏置电路，优化电路结构，降低成本，减小谐波非线性。

为达上述及其它目的，本发明提出一种射频开关单元，包括：

栅极偏置电路，用于将单元栅极控制电压VGc传输至开关管的栅极；

开关电路，包括NMOS开关管Msw以及通路电阻Rds，用于传输或关断射频链路；

体区驱动电路，用于将所述NMOS开关管Msw的单元栅极控制电压VGc转换为衬底控制电压VB。

优选地，所述体区驱动电路包括第一NMOS驱动管ML、第二NMOS驱动管MH和电阻R0。

优选地，射频输入信号RFin连接至NMOS开关管Msw的漏极，NMOS开关管Msw的源极为射频开关支路的输出RFout，通路电阻Rds连接在NMOS开关管Msw的漏极和源极间，NMOS开关管Msw的栅极和第一NMOS驱动管ML的漏极以及第二NMOS驱动管MH的栅极与所述栅极偏置电路的输出端相连，所述栅极偏置电路的输入端即单元栅极控制电压VGc端连接单元栅极控制电压VGc，NMOS开关管Msw的体区与第一NMOS驱动管ML的源极以及第二NMOS驱动管MH的源极相连组成体区电压VB节点，第一NMOS驱动管ML的栅极与第二NMOS管MH的漏极以及电阻R0的一端相连，电阻R0的另一端接地Vgnd。

为达到上述目的，本发明还提供一种射频开关电路，所述射频开关电路采用K级上述射频开关单元进行层叠增强功率处理能力。

优选地，所述射频开关电路包括：

栅极电压控制模块，用于将控制开关模块导通或关断的栅极控制电压VG传输至开关模块的单元栅极控制电压VGc端；

开关模块，包括多个级联的射频开关单元，用于在栅极控制电压VG的控制下将射频信号RFin连接或不连接至RFout；

体区电压公共控制模块，用于给各射频开关单元的体区驱动电路提供接地通路。

优选地，所述栅极电压控制模块至少包括一电阻Rgc，其一端连接栅极控制电压VG，另一端连接各射频开关单元的单元栅极控制电压VGc端。

优选地，每个射频开关单元包括：

栅极偏置电路，包括栅极偏置电阻Rgi，用于将栅极控制电压VG传输至第i个NMOS开关管的栅极；

开关电路，包括NMOS开关管Mswi以及通路电阻Rdsi，用于传输或关断射频链路；

体区驱动电路，包括第一NMOS驱动管MLi、第二NMOS驱动管MHi以及电阻R0i，用于将NMOS开关管Mswi的栅极电压VGi转换为衬底控制电压VBi。

优选地，射频输入信号RFin连接至NMOS开关管Msw1的漏极，NMOS开关管Msw1的源极连接NMOS开关管Msw2的漏极，……，NMOS开关管Msw(K-1)的源极连接NMOS开关管MswK的漏极，NMOS开关管MswK的源极为射频开关支路的输出RFout，通路电阻Rdsi连接在NMOS开关管Mswi的漏极和源极间(i＝1，2，……，K)，电阻Rgc的一端连接栅极控制电压VG，电阻Rgc的另一端相连电阻Rgi的公共端(i＝1，2，……，K)即单元栅极控制电压VGc端，电阻Rgi的另一端与NMOS开关管Mswi的栅极和第一NMOS驱动管MLi的漏极以及第二NMOS驱动管MHi的栅极相连组成栅极电压VGi节点，NMOS开关管Mswi的体区与第一NMOS驱动管MLi的源极以及第二NMOS驱动管MHi的源极相连组成体区电压VBi节点，第一NMOS驱动管MLi的栅极与第二NMOS管MHi的漏极以及电阻R0i的一端相连，电阻R0i的另一端(i＝1，2，……，K)共同连接至体区电压公共控制模块。

优选地，所述体区电压公共控制模块包括一电阻R0c，所述电阻R0c的一端连接体区驱动电路的电阻R0i的公共端，电阻R0c的另一端接地Vgnd。

优选地，所述级数根据功率能力要求进行设计。

与现有技术相比，本发明一种射频开关单元及其射频开关电路通过增加体区全摆幅自适应栅偏置电路，可实现体区全摆幅无压降自适应栅偏置驱动电压，节省体区额外复杂的驱动偏置电路，优化电路结构，降低成本，减小谐波非线性。

附图说明

图1为现有技术一种体区单独大电阻偏置的射频开关电路的电路示意图；

图2为现有技术一种体区二极管(Diode)自适应偏置的可改善射频开关特性的射频开关电路；

图3为本发明一种射频开关单元的结构示意图；

图4为本发明一种射频开关电路的电路结构图；

图5为本发明具体实施例中采用图4的射频开关电路进行串并联的SPMT(单刀多掷开关)射频开关电路图；

图6为本发明与现有技术的直流(DC)仿真对比图；

图7为本发明与现有技术的谐波非线性仿真图。

具体实施方式

以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。

图3为本发明一种射频开关单元的结构示意图。如图3所示，本发明一种射频开关单元，包括：栅极偏置电路211、开关电路212和体区驱动电路213。

其中，栅极偏置电路211由栅极偏置电阻Rg组成，用于将单元栅极控制电压VGc传输至开关管的栅极；开关电路212由NMOS开关管Msw以及通路电阻Rds组成，用于传输或关断射频链路；体区驱动电路213由第一NMOS驱动管ML、第二NMOS驱动管MH和电阻R0组成，用于将NMOS开关管Msw的单元栅极控制电压VGc转换为衬底控制电压VB。

具体地，射频输入信号RFin连接至NMOS开关管Msw的漏极，NMOS开关管Msw的源极为射频开关支路的输出RFout，通路电阻Rds连接在NMOS开关管Msw的漏极和源极间，电阻Rg的一端连接单元栅极控制电压VGc，另一端与NMOS开关管Msw的栅极和第一NMOS驱动管ML的漏极以及第二NMOS驱动管MH的栅极相连组成栅极电压节点，NMOS开关管Msw的体区与第一NMOS驱动管ML的源极以及第二NMOS驱动管MH的源极相连组成体区电压VB节点，第一NMOS驱动管ML的栅极与第二NMOS管MH的漏极以及电阻R0的一端相连，电阻R0的另一端接地Vgnd。

在本发明具体实施例中，根据图3，当单元栅极控制电压VGc＝Vdd时，第二NMOS驱动管MH导通(ON)，第一NMOS驱动管ML截止(OFF)，体区电压VB＝0；

当单元栅极控制电压VGc＝-Vdd时，第二NMOS驱动管MH截止(OFF)，第一NMOS驱动管ML导通(ON)，体区电压VB＝-Vdd。

可见，本发明之射频开关单元可实现体区全摆幅无压降自适应栅偏置驱动电压，并节省体区额外复杂的驱动偏置电路。

图4为本发明一种射频开关电路的电路结构图。如图4所示，本发明一种射频开关电路，采用K级图3所示的射频开关单元进行层叠增强功率处理能力(具体级数根据功率能力要求设计)，该射频开关电路包括：栅极电压公共控制模块10、开关模块20和体区电压公共控制模块30。

其中，栅极电压控制模块10由电阻Rgc组成，用于将控制开关模块20导通或关断的栅极控制电压VG传输至开关模块的单元栅极控制电压VGc端；开关模块20由多个级联的射频开关单元210组成，用于在栅极控制电压VG的控制下将射频信号RFin连接或不连接至RFout，具体来说，每个射频开关单元210由栅极偏置电路211、开关电路212和体区驱动电路213组成，栅极偏置电路211由栅极偏置电阻Rgi组成，用于将单元栅极控制电压VGc传输至第i个NMOS开关管Mswi的栅极，开关电路212由NMOS开关管Mswi以及通路电阻Rdsi组成，用于传输或关断射频链路，体区驱动电路213由第一NMOS驱动管MLi和第二NMOS驱动管MHi组成，用于将NMOS开关管Mswi的栅极电压VGi转换为衬底控制电压VBi(i＝1,2,……,K)；体区电压公共控制模块30由电阻R0c组成，用于给体区驱动电路213提供接地通路。

开关模块20的K个射频开关单元210依次级联，即射频输入信号RFin连接至NMOS开关管Msw1的漏极，NMOS开关管Msw1的源极连接NMOS开关管Msw2的漏极，……，NMOS开关管Msw(K-1)的源极连接NMOS开关管MswK的漏极，NMOS开关管MswK的源极为射频开关支路的输出RFout，通路电阻Rdsi连接在NMOS开关管Mswi的漏极和源极间(i＝1，2，……，K)，电阻Rgc的一端连接栅极控制电压VG，电阻Rgc的另一端相连电阻Rgi的公共端(i＝1，2，……，K)即单元栅极控制电压VGc端，电阻Rgi的另一端与NMOS开关管Mswi的栅极和第一NMOS驱动管MLi的漏极以及第二NMOS驱动管MHi的栅极相连组成栅极电压VGi节点，NMOS开关管Mswi的体区与第一NMOS驱动管MLi的源极以及第二NMOS驱动管MHi的源极相连组成体区电压VBi节点，第一NMOS驱动管MLi的栅极与第二NMOS管MHi的漏极以及电阻R0i的一端相连，电阻R0i的另一端(i＝1，2，……，K)共同连接至电阻R0c的一端，电阻R0c的另一端接地Vgnd。

图5为本发明具体实施例中采用图4的射频开关电路进行串并联的SPMT(单刀多掷开关)射频开关电路图。其中，每一个开关均为图4所示的开关支路，图中的RF端口均可选并联图4所示开关支路至地改善隔离度，所有开关支路均根据具体功率要求设计层叠级数，图中单独串联开关及共享支路结构均为根据SPMT要求为可选优化设计。

图6为本发明与现有技术的直流(DC)仿真对比图。可见，现有技术中的二极管(Diode)驱动体区电压自适应栅电压时有压降：ON态(Vgate>0),体区电压～0.3V；OFF态(Vgate<0),体区相比栅压有diode压降<0.7V；本发明体区全摆幅无压降自适应栅偏置：ON态(Vgate>0),体区电压恒为0；OFF态(Vgate<0),体区全摆幅自适应恒跟随栅偏置电压。

图7为本发明与现有技术的谐波非线性仿真图。可见，相对于现有技术，本发明偶次谐波H2非线性改善2.3dB，奇次谐波H3改善2.7dB。

综上所述，本发明一种射频开关单元及其射频开关电路通过增加体区全摆幅自适应栅偏置电路，可实现体区全摆幅无压降自适应栅偏置驱动电压，节省体区额外复杂的驱动偏置电路，优化电路结构，降低成本，减小谐波非线性。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。

Claims (8)

1.一种射频开关单元，包括：

栅极偏置电路，用于将单元栅极控制电压VGc传输至开关管的栅极；

开关电路，包括NMOS开关管Msw以及通路电阻Rds，用于传输或关断射频链路；

体区驱动电路，包括第一NMOS驱动管ML、第二NMOS驱动管MH和电阻R0，用于将所述NMOS开关管Msw的单元栅极控制电压VGc转换为衬底控制电压VB；

其中，射频输入信号RFin连接至NMOS开关管Msw的漏极，NMOS开关管Msw的源极为射频开关支路的输出RFout，通路电阻Rds连接在NMOS开关管Msw的漏极和源极间，NMOS开关管Msw的栅极和第一NMOS驱动管ML的漏极以及第二NMOS驱动管MH的栅极与所述栅极偏置电路的输出端相连，所述栅极偏置电路的输入端即单元栅极控制电压VGc端连接单元栅极控制电压VGc，NMOS开关管Msw的体区与第一NMOS驱动管ML的源极以及第二NMOS驱动管MH的源极相连组成体区电压VB节点，第一NMOS驱动管ML的栅极与第二NMOS管MH的漏极以及电阻R0的一端相连，电阻R0的另一端接地Vgnd。

2.一种射频开关电路，其特征在于：所述射频开关电路采用K级如权利要求1所述的射频开关单元进行层叠增强功率处理能力。

3.如权利要求2所述的一种射频开关电路，其特征在于，所述射频开关电路包括：

栅极电压控制模块，用于将控制开关模块导通或关断的栅极控制电压VG传输至开关模块的单元栅极控制电压VGc端；

开关模块，包括多个级联的射频开关单元，用于在栅极控制电压VG的控制下将射频信号RFin连接或不连接至RFout；

体区电压公共控制模块，用于给各射频开关单元的体区驱动电路提供接地通路。

4.如权利要求3所述的一种射频开关电路，其特征在于:所述栅极电压控制模块至少包括一电阻Rgc，其一端连接栅极控制电压VG，另一端连接各射频开关单元的单元栅极控制电压VGc端。

5.如权利要求4所述的一种射频开关电路，其特征在于，每个射频开关单元包括：

栅极偏置电路，包括栅极偏置电阻Rgi，用于将单元栅极控制电压VGc传输至第i个NMOS开关管的栅极；

开关电路，包括NMOS开关管Mswi以及通路电阻Rdsi，用于传输或关断射频链路；

体区驱动电路，包括第一NMOS驱动管MLi、第二NMOS驱动管MHi以及电阻R0i，用于将第i个NMOS开关管Mswi的栅极电压VGi转换为衬底控制电压VBi。

6.如权利要求5所述的一种射频开关电路，其特征在于:射频输入信号RFin连接至NMOS开关管Msw1的漏极，NMOS开关管Msw1的源极连接NMOS开关管Msw2的漏极，……，NMOS开关管Msw(K-1)的源极连接NMOS开关管MswK的漏极，NMOS开关管MswK的源极为射频开关支路的输出RFout，通路电阻Rdsi连接在NMOS开关管Mswi的漏极和源极间，其中i＝1，2，……，K，电阻Rgc的一端连接栅极控制电压VG，电阻Rgc的另一端相连电阻Rgi的公共端，i＝1，2，……，K，即单元栅极控制电压VGc端，电阻Rgi的另一端与NMOS开关管Mswi的栅极和第一NMOS驱动管MLi的漏极以及第二NMOS驱动管MHi的栅极相连组成栅极电压VGi节点，NMOS开关管Mswi的体区与第一NMOS驱动管MLi的源极以及第二NMOS驱动管MHi的源极相连组成体区电压VBi节点，第一NMOS驱动管MLi的栅极与第二NMOS管MHi的漏极以及电阻R0i的一端相连，电阻R0i的另一端共同连接至体区电压公共控制模块。

7.如权利要求6所述的一种射频开关电路，其特征在于:所述体区电压公共控制模块包括一电阻R0c，所述电阻R0c的一端连接体区驱动电路的电阻R0i的公共端，电阻R0c的另一端接地Vgnd。

8.如权利要求2所述的一种射频开关电路，其特征在于：所述射频开关电路的级数根据功率能力要求进行设计。

Images