CN108922779A - 一种片式通孔金电极芯片电容器及其制备方法 - Google Patents

一种片式通孔金电极芯片电容器及其制备方法 Download PDF

Info

Publication number
CN108922779A
CN108922779A CN201810761016.2A CN201810761016A CN108922779A CN 108922779 A CN108922779 A CN 108922779A CN 201810761016 A CN201810761016 A CN 201810761016A CN 108922779 A CN108922779 A CN 108922779A
Authority
CN
China
Prior art keywords
chip
preparation
hole
temperature
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810761016.2A
Other languages
English (en)
Inventor
何创创
庞锦标
班秀峰
刘婷
李小东
韩玉成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Zhenhua Group Yunke Electronics Co Ltd
Original Assignee
China Zhenhua Group Yunke Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Zhenhua Group Yunke Electronics Co Ltd filed Critical China Zhenhua Group Yunke Electronics Co Ltd
Priority to CN201810761016.2A priority Critical patent/CN108922779A/zh
Publication of CN108922779A publication Critical patent/CN108922779A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本发明公开了一种片式通孔金电极芯片电容器及其制备方法,制备方法包括:以钛酸钡体系的低烧X7R瓷料作为主基材,将氧化剂以及玻璃烧结助剂按比例砂磨混合,砂磨混合之后进行烘干处理得到干燥混合物;将干燥混合物预烧处理之后,干燥粉碎细化得到多层低温烧结电容器瓷粉;将多层低温烧结电容器瓷粉、无水乙醇、分散剂、消泡剂以及粘合剂混合球磨,得到浆料,将浆料倒在流延机注入口的PET载膜上,通过刮刀、加热区后形成稳定且具有韧性的微米级厚度陶瓷膜带,即通过产品结构参数的模拟设计、低烧陶瓷介质瓷料的开发、填孔金浆与内电极金浆的应用、端面电极形成方式等工艺技术,制备得到集合MLCC与SLC优点于一体的电容元器件。

Description

一种片式通孔金电极芯片电容器及其制备方法
技术领域
本发明属于电子器件技术领域,具体涉及一种片式通孔金电极芯片电容器及其制备方法。
背景技术
在表面安装技术(SMT)、整机小形化、高频化不断发展的动力推动下,电容器开始向片式化、微型化和高频化方向发展。片式电容器寄生电感几乎为零,总电感可以减小到元件本身的电感,高速高密度PCB板中使用的电容器,几乎都选择片式电容器。
截止目前,在电子移动通讯线路和电子整机设备中广泛生产使用的电容器主要为片式多层芯片电容器MLCC(Multi-layer Ceramic Capacitor)和片式微波单层芯片电容器SLC(Single-layer Ceramic Capacitor)。MLCC具有容量大、体积小、内部电感低、绝缘电阻高及漏电流小等优点,被广泛应用于各种电子整机中的振荡、耦合、滤波和旁路电路,但因为射频参数差、介质损耗大等劣势,限制了其在微波电路中的应用。SLC拥有优良的射频特性,但存在容量小、耐压低等劣势。因此,急需研制一种集合MLCC与SLC优点于一体的电容元器件。
发明内容
为了解决上述问题,本发明提供了一种片式通孔金电极芯片电容器的制备方法,可以制备得到集合MLCC与SLC优点于一体的电容元器件。
本发明的技术方案为:一种片式通孔金电极芯片电容器的制备方法,包括以下步骤:
(1)以钛酸钡体系的低烧X7R瓷料作为主基材,将氧化剂以及玻璃烧结助剂按比例砂磨混合,砂磨混合之后进行烘干处理得到干燥混合物;
(2)将干燥混合物预烧处理之后,干燥粉碎细化得到多层低温烧结电容器瓷粉;
(3)将多层低温烧结电容器瓷粉、无水乙醇、分散剂、消泡剂以及粘合剂混合球磨,得到浆料,将浆料倒在流延机注入口的PET载膜上,通过刮刀、加热区后形成稳定且具有韧性的微米级厚度陶瓷膜带,最后,裁剪得到生瓷膜片;
(4)对所述生瓷膜片进行打孔操作,并使用通孔金浆和内电极金浆分别进行通孔和内电极的印刷;
(5)将含通孔的膜片与含有内电极浆料的生瓷膜片依据对位标记堆叠起来,经过等静压形成类似MLCC的埋入式结构的巴块,其中等静压参数随产品厚度的不同而改变;
(6)采用厚膜印刷方式,使用表层金浆在巴块的上下表面分别印制一层金电极,得到器件生坯;
(7)将器件生坯放置于承烧板上,由室温经20h~48h缓慢升温至400℃~600℃排出器件中的有机物,再进行烧结处理;置于高温箱式电炉中进行烧结处理,烧结温度为900℃±50℃,保温时间为2h~5h;
(8)采用精确切割工艺技术,得到需求尺寸的片式通孔金电极芯片电容器产品。
本发明结合MLCC和SLC的主要关键技术,首先依据产品的结构设计参数,可利用HFSS有限元分析软件对其结构进行模拟仿真,其次提出一种低烧(<950℃)、高介(K=2000)、低损耗(≤0.025)、X7R特性的陶瓷介质材料的制备方法,最后通过MLCC和厚膜工艺技术,采用金浆作为电极材料制备出片式通孔金电极芯片电容器,相比MLCC和SLC,不仅尺寸小、容量大适合微组装工艺,且寄生电感小、等效串联电阻低拥有良好的高频微波特性,同时有效地避免了端面电极与内电极之间相互扩散降低性能指标的问题,极大提高了产品的可靠性。
其中,根据产品的电性能指标与尺寸,利用HFSS有限元分析软件对其结构进行了模拟设计,例如针对CT0505052X101M3X型产品(尺寸0.508mm×0.508mm×0.127mm,100pF)设计模型见图3,仿真结果见图4。
其中,步骤(5)中制备的埋入式芯片电容器,可以在保证耐电压值的同时极大地提高电容量,有力的推进了电子元器件的微型化趋势,且可靠性高。
本发明中端面电极采用厚膜印刷方式,避免了内电极与端电极之间的相互扩散问题,且不存在硫化、迁移等现象,同时金端面电极层厚度大于5μm,可焊性高,适合于金丝或金带焊接的微组装工艺要求。
作为优选,所述氧化剂为Nb2O5、Nd2O3、CaCO3、SiO2、MnCO3以及ZnO中的至少一种,所述玻璃烧结助剂为ZnO-B2O3-SiO2。称重后,进行砂磨混合,其中粉体粒径D90≤4.0μm、D50为1.0μm±0.3μm、D10为0.50μm±0.15μm,砂磨参数为:Φ0.3mm氧化锆球、30Hz、5min~10min,并以无水乙醇为分散介质,同时添加一定量的分散剂,研磨分散后再经喷雾干燥塔进行烘干处理。本发明以BaTiO3为主材料,Nb2O5、Nd2O3、CaCO3、SiO2、MnCO3、ZnO等作为改性添加剂,ZnO-B2O3-SiO2玻璃作为烧结助剂,以质量百分比计,主要配方如下:1%BaTiO3;0.3~2%Nb2O5;0.3~1.5%Nd2O3;0.5~1%CaCO3;0.1~0.5%SiO2;0.1~0.5%MnCO3;0.1~0.5%ZnO;0.3~2%H2BO3;0.5~4%ZnO-B2O3-SiO2玻璃粉,其中以质量百分比计,ZnO-B2O3-SiO2玻璃粉的配方为:40~70wt%ZnO;20~40wt%B2O3;5~20wt%SiO2,通过1100℃~1300℃下保温0.5h~1h后,再通过常规的水淬、烘干、球磨工艺制备得到。通过称料、砂磨、喷雾干燥工艺路线,制备成介电常数为2000±500、介电损耗<50×10-4、容量温度系数≤±15%、体积电阻率>1×1011Ω·cm、击穿强度≥8KV/mm、烧结温度≤950℃的介质瓷粉。对原材料称重后,进行砂磨混合,粉体粒径D90≤3.0μm、D50为0.7μm±0.3μm、D10为0.40μm±0.15μm,砂磨参数为:Φ0.3mm~Φ0.6mm氧化锆球、30Hz、15min~45min,去离子水为分散介质,去离子水的添加量为物料重量的1.5~2.2倍,研磨分散后的浆料经喷雾干燥塔进行烘干处理,烘干温度范围为100℃~150℃。
作为优选,所述钛酸钡体系的低烧X7R瓷料的介电常数为2000±300、介电损耗<30×10-6、容量温度特性在-55℃~+125℃之间,无偏压,且容量温度特性≤±15%、体积电阻率>1×1011Ω·cm、击穿强度≥8KV/mm、烧结温度≤950℃,粒径D90≤4.0μm、D50为1.0μm±0.3μm、D10为0.50μm±0.15μm。
本发明中步骤(2)中预烧温度一般需要根据具体混合瓷料的粒径而定,作为优选,所述步骤(2)中将干燥混合物装载于氧化铝坩埚中,并置于高温箱式炉中进行预烧处理,再经喷雾干燥塔粉碎细化得到多层低温烧结电容器瓷粉,预烧温度范围为500℃~800℃,保温时间为1.5h~3.0h。
作为优选,所述步骤(3)中所述微米级厚度陶瓷膜带的厚度范围为5μm~20μm。
作为优选,所述步骤(4)中,对所述生瓷膜片进行打孔操作,其中孔的孔径大小为100μm±5μm,孔间距为15μm~50μm。
作为优选,所述步骤(4)中,所述通孔金浆的固含量为90±2%、粘度为100Pa·S~300Pa·S、细度<20μm、烧结温度为800℃~950℃,内电极金浆固含量为81±2%、粘度为80Pa·S~150Pa·S、细度<20μm、烧结后电阻率<3mΩ/sq、烧结温度为800℃~950℃。采用通孔金浆与内电极金浆,烧结温度在800℃~950℃,且能够与主体瓷料共烧匹配,径向收率14%~16%,横向收缩18%~20%,同时有效地解决了传统Ag/Pd电极高温高湿环境下的迁移问题以及Ni/Cu电极在高温下的氧化问题。
作为优选,所述步骤(6)中表层金浆的指标为:固含量为70±5%、粘度为30Pa.S~60Pa.S、ZnO-B2O3-SiO2含量为0.2~5%()、低温烧结介质瓷粉含量为0.5~2%、细度<10μm、烧结温度为800℃~950℃。
本发明中通过钢制网版对打孔的生瓷膜片进行填孔,且印刷次数不小于2次,并利用丝网印刷版将内电极图形印刷在填孔或生瓷白膜片上。
本发明中叠层与等静压时,依据设计的结构、层数和电极图形,将含有填孔电极浆料的陶瓷生膜片、内电极浆料的陶瓷生瓷膜片、未印刷电极的生白膜片、内电极浆料的陶瓷生膜片以及填孔电极浆料的陶瓷生瓷膜片利用对位标记依次堆叠起来,经过等静压形成类似SLC的埋入式结构的巴块。
本发明还提供了一种上述的制备方法制备得到的片式通孔金电极芯片电容器。
与现有技术相比,本发明的有益效果体现在:
本发明可以通过产品结构参数的模拟设计、低烧陶瓷介质瓷料的开发、填孔金浆与内电极金浆的应用、端面电极形成方式等工艺技术,研制出具有高可靠性的片式通孔金电极芯片电容器,与MLCC和SLC电容器相比,本发明兼有电容量大、尺寸小、耐电压高、等效串联电阻低等特点,且高频微波特性良好;另外,避免了Pd/Ag电极在高温高湿环境下的电极迁移以及Ni/Cu电极的高温氧化问题,极大改善了产品的可靠性;同时,采用厚膜印刷方式制备金端面电极,解决了端电极与内电极之间的相互扩散降低性能指标的问题,进一步提高了产品的可靠性,且适合金丝或金带焊接的微组装工艺要求,可缩小安装空间。
附图说明
图1为常规片式多层芯片电容器MLCC结构设计图。
图2为常规片式微波单层芯片电容器SLC结构设计图。
图3为本发明的实施例1中提供的HFSS结构设计模型图。
图4为本发明的实施例1中提供的HFSS模拟设计结果图。
图5为发明的实施例1中制备的片式通孔金电极芯片电容器产品照片。
图6本发明的实施例1中制备的片式通孔金电极芯片电容器产品容量温度变化测试曲线。
图7本发明的实施例1中提供的打孔设计图。
图8本发明的实施例1中提供的内电极设计图。
图9本发明的实施例1中提供的端面电极设计图。
具体实施方式
实施例1
1)通孔型片式金电极芯片电容器产品的制备
按以下原料配比称料3000g,其中钛酸钡(BaTiO3)2700g~2960g、五氧化二铌(Nb2O5)10g~45g、氧化钕(Nd2O3)15g~30g、碳酸钙(CaCO3)20g~25g、氧化硅(SiO2)3g~4.5g、碳酸锰(MnCO3)3g、氧化锌(ZnO)2g~5g、硼酸(H2BO3)10g~50g、锌硼硅玻璃(以质量百分比计,ZnO:65%;B2O3:25%;SiO2:10%)20g~100g。以上原料纯度均为分析纯。对以上粉体分别称重后,进行砂磨混合,烘干处理后置于高温箱式炉中进行预烧处理,经喷雾粉碎制成陶瓷介质瓷料,再经配料、流延、裁片制备成生瓷膜片。
以CT0505052X101M3X型产品设计为例,首先制备专用的通孔钢板网与丝网印刷版,采用厚膜印刷方式,对打孔的生瓷膜片进行通孔,并分别在生瓷白膜片与打孔膜片上印刷内电极;其次,利用对位标记将通孔生瓷膜片、含有内电极浆料的生瓷膜片堆叠起来,上下两端为通孔生瓷膜片,其中生瓷膜片厚度为15μm±1μm,中间电极层1张,上下通孔膜片各6张;再次,将层叠的巴块放入塑封袋中经真空封装后置于温等静压机中进行压制,等静压参数20MPa/5min→60MPa/20min→20MPa/5min,水温60℃±5℃;另外,采用网版印刷方式在叠压巴块上下表面分别印制一层厚度在10μm~15μm的金电极;最后,经排胶、烧结及精确切割工艺后得到规定尺寸的高可靠性片式通孔金电极芯片电容器产品,如图5所示。
2)电学性能测试
任选10只片式通孔金电极芯片电容器产品,其电容量、介质损耗、绝缘电阻的测试结果如表1所示。其中,执行标准参考国军标GJB2442-1995(有可靠性指标的单层片式瓷介电容器总规范),电容量与损耗均是在25℃,1KHz,1.0V AC RMS测试条件下测得,容量温变化曲线如图6所示,符合X7R标准。
表1制备的片式通孔金电极芯片电容器样品基本电性能指标
从表1的测试结果可以看出,制备产品的容量一致性较好,在100V额定电压下,电容量可达100pF,比相同规格尺寸微波单层片式芯片容器SLC容量提高近2倍,容量偏差<2%,介电损耗平均偏差仅为0.054%,室温绝缘电阻达到1000GΩ数量级,且可靠性高,这一方面是由于埋入式结构存在提升了芯片电容的电容量、降低了器件的寄生电感,提高了产品的可靠性,且有利于电子元器件的微型化;另一方面,填孔金浆与内电极金浆的使用,避免了传统Ag/Pd电极的迁移以及Cu/Ni电极的高温氧化;同时,厚膜印刷工艺制备的金端面电极厚度大于5μm,可焊性好,适用于金丝或金带焊接的微组装工艺。
另外选取10只片式通孔金电极芯片电容器产品进行老化试验,试验结果如表2所示。试验条件:施加2倍额定电压(32V),125℃,100h,执行标准GJB2442-1995。其中,C0、D0、I.R0分别为试验前电容量、介电损耗和常温绝缘电阻;C1、D1、I.R1分别为试验后电容量、介电损耗和常温绝缘电阻。
表2制备的通孔型片式金电极芯片电容样品老化测试结果
由表2的测试结果看到,老化前后电容量的变化趋势一致,变化率<-1%,介电损耗、绝缘电阻与介质耐电压均合格,这一数据远低于同型号芯片电容产品的3%,进一步佐证了本发明制备的片式通孔金电极芯片电容器且产品的高可靠性。
以上内容是结合最佳实施方案对本发明所做的进一步详细说明,不能认定本发明的具体实施只限于这些说明。本领域的技术人员应该理解,在不脱离由所附权利要求书限定的情况下,可以在细节上进行各种修改,都应当视为属于本发明的保护范围。

Claims (9)

1.一种片式通孔金电极芯片电容器的制备方法,其特征在于,包括以下步骤:
(1)以钛酸钡体系的低烧X7R瓷料作为主基材,将氧化剂以及玻璃烧结助剂按比例砂磨混合,砂磨混合之后进行烘干处理得到干燥混合物;
(2)将干燥混合物预烧处理之后,干燥粉碎细化得到多层低温烧结电容器瓷粉;
(3)将多层低温烧结电容器瓷粉、无水乙醇、分散剂、消泡剂以及粘合剂混合球磨,得到浆料,将浆料倒在流延机注入口的PET载膜上,通过刮刀、加热区后形成稳定且具有韧性的微米级厚度陶瓷膜带,最后,裁剪得到生瓷膜片;
(4)对所述生瓷膜片进行打孔操作,并使用通孔金浆和内电极金浆分别进行通孔和内电极的印刷;
(5)将含通孔的膜片与含有内电极浆料的生瓷膜片依据对位标记堆叠起来,经过等静压形成类似MLCC的埋入式结构的巴块,其中等静压参数随产品厚度的不同而改变;
(6)采用厚膜印刷方式,使用表层金浆在巴块的上下表面分别印制一层金电极,得到器件生坯;
(7)将器件生坯放置于承烧板上,由室温经20h~48h缓慢升温至400℃~600℃排出器件生坯中的有机物,再进行烧结处理;置于高温箱式电炉中进行烧结处理,烧结温度为900℃±50℃,保温时间为2h~5h;
(8)采用精确切割工艺技术,得到需求尺寸的片式通孔金电极芯片电容器产品。
2.如权利要求1所述的片式通孔金电极芯片电容器的制备方法,其特征在于,所述氧化剂为Nb2O5、Nd2O3、CaCO3、SiO2、MnCO3以及ZnO中的至少一种,所述玻璃烧结助剂为ZnO-B2O3-SiO2
3.如权利要求1所述的片式通孔金电极芯片电容器的制备方法,其特征在于,所述钛酸钡体系的低烧X7R瓷料的介电常数为2000±300、介电损耗<30×10-6、容量温度特性在-55℃~+125℃之间,无偏压,且容量温度特性≤±15%、体积电阻率>1×1011Ω·cm、击穿强度≥8KV/mm、烧结温度≤950℃,粒径D90≤4.0μm、D50为1.0μm±0.3μm、D10为0.50μm±0.15μm。
4.如权利要求1所述的片式通孔金电极芯片电容器的制备方法,其特征在于,所述步骤(2)中将干燥混合物装载于氧化铝坩埚中,并置于高温箱式炉中进行预烧处理,再经喷雾干燥塔粉碎细化得到多层低温烧结电容器瓷粉,预烧温度范围为500℃~800℃,保温时间为1.5h~3.0h。
5.如权利要求1所述的片式通孔金电极芯片电容器的制备方法,其特征在于,所述步骤(3)中所述微米级厚度陶瓷膜带的厚度范围为5μm~20μm。
6.如权利要求1所述的片式通孔金电极芯片电容器的制备方法,其特征在于,所述步骤(4)中,对所述生瓷膜片进行打孔操作,其中孔的孔径大小为100μm±5μm,孔间距为15μm~50μm。
7.如权利要求1所述的片式通孔金电极芯片电容器的制备方法,其特征在于,所述步骤(4)中,所述通孔金浆的固含量为90±2%、粘度为100Pa·S~300Pa·S、细度<20μm、烧结温度为800℃~950℃;内电极金浆固含量为81±2%、粘度为80Pa·S~150Pa·S、细度<20μm、烧结后电阻率<3mΩ/sq、烧结温度为800℃~950℃。
8.如权利要求1所述的片式通孔金电极芯片电容器的制备方法,其特征在于,所述步骤(6)中表层金浆的指标为:固含量为70±5%、粘度为30Pa.S~60Pa.S、ZnO-B2O3-SiO2含量为0.2~5%()、低温烧结介质瓷粉含量为0.5~2%、细度<10μm、烧结温度为800℃~950℃。
9.一种由权利要求1~8任一所述的制备方法制备得到的片式通孔金电极芯片电容器。
CN201810761016.2A 2018-07-12 2018-07-12 一种片式通孔金电极芯片电容器及其制备方法 Pending CN108922779A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810761016.2A CN108922779A (zh) 2018-07-12 2018-07-12 一种片式通孔金电极芯片电容器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810761016.2A CN108922779A (zh) 2018-07-12 2018-07-12 一种片式通孔金电极芯片电容器及其制备方法

Publications (1)

Publication Number Publication Date
CN108922779A true CN108922779A (zh) 2018-11-30

Family

ID=64411845

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810761016.2A Pending CN108922779A (zh) 2018-07-12 2018-07-12 一种片式通孔金电极芯片电容器及其制备方法

Country Status (1)

Country Link
CN (1) CN108922779A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112723876A (zh) * 2020-12-18 2021-04-30 中国振华集团云科电子有限公司 一种陶瓷介质瓷粉及其制备方法和应用
WO2021128690A1 (zh) * 2019-12-26 2021-07-01 南京汇聚新材料科技有限公司 一种提高耐电压与耐绝缘阻抗的电容器
CN113831123A (zh) * 2021-09-07 2021-12-24 成都宏科电子科技有限公司 钛酸钡基芯片电容器用介质陶瓷材料及其制备方法和应用
CN114694955A (zh) * 2020-12-31 2022-07-01 辽宁省轻工科学研究院有限公司 滤波电容器用陶瓷料浆、滤波电容器的制备方法及其滤波电容器
CN114942091A (zh) * 2022-07-25 2022-08-26 昆山灵科传感技术有限公司 陶瓷电容压力传感器及其制备方法
CN115165163A (zh) * 2022-09-06 2022-10-11 昆山灵科传感技术有限公司 压力感测结构及其制作方法、压力传感器及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1220474A (zh) * 1997-12-16 1999-06-23 太阳诱电株式会社 叠片电子元件的制造方法
CN1832070A (zh) * 2005-03-07 2006-09-13 三星电机株式会社 嵌入式多层片形电容器及具有其的印刷电路板
CN107316744A (zh) * 2017-07-13 2017-11-03 中国振华集团云科电子有限公司 一种片式多层金电极芯片电容器及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1220474A (zh) * 1997-12-16 1999-06-23 太阳诱电株式会社 叠片电子元件的制造方法
CN1832070A (zh) * 2005-03-07 2006-09-13 三星电机株式会社 嵌入式多层片形电容器及具有其的印刷电路板
CN107316744A (zh) * 2017-07-13 2017-11-03 中国振华集团云科电子有限公司 一种片式多层金电极芯片电容器及其制备方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021128690A1 (zh) * 2019-12-26 2021-07-01 南京汇聚新材料科技有限公司 一种提高耐电压与耐绝缘阻抗的电容器
CN112723876A (zh) * 2020-12-18 2021-04-30 中国振华集团云科电子有限公司 一种陶瓷介质瓷粉及其制备方法和应用
CN114694955A (zh) * 2020-12-31 2022-07-01 辽宁省轻工科学研究院有限公司 滤波电容器用陶瓷料浆、滤波电容器的制备方法及其滤波电容器
CN113831123A (zh) * 2021-09-07 2021-12-24 成都宏科电子科技有限公司 钛酸钡基芯片电容器用介质陶瓷材料及其制备方法和应用
CN113831123B (zh) * 2021-09-07 2022-08-12 成都宏科电子科技有限公司 钛酸钡基芯片电容器用介质陶瓷材料及其制备方法和应用
CN114942091A (zh) * 2022-07-25 2022-08-26 昆山灵科传感技术有限公司 陶瓷电容压力传感器及其制备方法
CN115165163A (zh) * 2022-09-06 2022-10-11 昆山灵科传感技术有限公司 压力感测结构及其制作方法、压力传感器及其制作方法

Similar Documents

Publication Publication Date Title
CN108922779A (zh) 一种片式通孔金电极芯片电容器及其制备方法
CN107316744B (zh) 一种片式多层金电极芯片电容器及其制备方法
KR100632001B1 (ko) 저온 소결용 유리 조성물, 유리 프릿, 유전체 조성물 및이를 이용한 적층 세라믹 콘덴서
KR101124091B1 (ko) 적층 세라믹 커패시터
KR100464219B1 (ko) 적층 세라믹 전자부품의 제조방법, 및 적층 세라믹 전자부품
KR20110065623A (ko) 적층 세라믹 커패시터
JP4859593B2 (ja) 積層セラミックコンデンサおよびその製法
US7211533B2 (en) Oxide porcelain composition, ceramic multilayer substrate, and ceramic electronic component
WO2010092969A1 (ja) 低温焼結セラミック材料およびセラミック基板
CN101786865A (zh) 一种低介电常数陶瓷粉及其与镍锌铜铁氧体粉共烧的方法
CN110312366A (zh) 埋容材料及其制备工艺、埋容电路板及其制作工艺
JP4239534B2 (ja) 絶縁性ガラスセラミックおよびこれを用いた積層電子部品
JPH1025157A (ja) 誘電体セラミック組成物および積層セラミックコンデンサ
CN102683023B (zh) 大功率、微波片式多层瓷介电容器的制备方法
JP2008044829A (ja) 誘電体セラミック組成物およびセラミック基板
KR100790682B1 (ko) 저온 소결용 유리 조성물과 이를 이용한 유리 프릿, 유전체조성물, 적층 세라믹 커패시터
JP2001307940A (ja) 積層セラミックコンデンサとその製造方法
KR102189481B1 (ko) 고주파 소자용 유전체 세라믹스 조성물, 그에 의한 고주파 소자용 세라믹 기판 및 그의 제조방법
KR101141441B1 (ko) 적층 세라믹 전자부품용 세라믹 페이스트의 제조방법 및 이를 포함하는 적층 세라믹 전자부품의 제조방법
CN100373507C (zh) 多层陶瓷电容器及其制备方法
JP2022081393A (ja) 積層型電子部品
CN103146345B (zh) 可与铜电极共烧的微波介质材料、制备方法及其应用
CN112542325A (zh) 一种高频高q电容器的制备方法
JP3457882B2 (ja) 積層セラミックコンデンサ
JP2004296708A (ja) 積層型電子部品およびその製法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181130

RJ01 Rejection of invention patent application after publication