CN108899318A - 一种增加vdmos沟道密度的蛇形布图结构和布图方法 - Google Patents

一种增加vdmos沟道密度的蛇形布图结构和布图方法 Download PDF

Info

Publication number
CN108899318A
CN108899318A CN201811004844.8A CN201811004844A CN108899318A CN 108899318 A CN108899318 A CN 108899318A CN 201811004844 A CN201811004844 A CN 201811004844A CN 108899318 A CN108899318 A CN 108899318A
Authority
CN
China
Prior art keywords
groove grid
trench gate
cellular
grid
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811004844.8A
Other languages
English (en)
Other versions
CN108899318B (zh
Inventor
赵少峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Mosfart Electronics Co Ltd
Original Assignee
Wuxi Mosfart Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Mosfart Electronics Co Ltd filed Critical Wuxi Mosfart Electronics Co Ltd
Priority to CN201811004844.8A priority Critical patent/CN108899318B/zh
Publication of CN108899318A publication Critical patent/CN108899318A/zh
Application granted granted Critical
Publication of CN108899318B publication Critical patent/CN108899318B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明实施例涉及一种增加VDMOS沟道密度的蛇形布图结构和布图方法,布图结构包括沿第一方向和第二方向重复排列的多个元胞：元胞包括：第一沟槽栅、第二沟槽栅、第三沟槽栅和两个接触孔；第一沟槽栅与第二沟槽栅沿第二方向相互平行设置，第三沟槽栅为S型，置于第一沟槽栅与第二沟槽栅之间；一个接触孔置于第三沟槽栅与第二沟槽栅之间，另一个接触孔置于第三沟槽栅与第一沟槽栅之间；其中，接触孔至第一沟槽栅、第二沟槽栅和第三沟槽栅的间距均不小于第一最小间距；第三沟槽栅至第一沟槽栅、第二沟槽栅的间距均不小于第二最小间距；每个元胞的第二沟槽栅与在第一方向上相邻一个元胞的第一沟槽栅为相互重合的同一沟槽栅；第一方向与第二方向相垂直。

Description

一种增加VDMOS沟道密度的蛇形布图结构和布图方法
技术领域
本发明涉及功率半导体技术领域，尤其涉及一种增加VDMOS沟道密度的蛇形布图结构和布图方法。
背景技术
目前中低压沟槽栅垂直双扩散金属-氧化物半导体场效应晶体管(VDMOS)的导通电阻主要由沟道电阻、外延电阻、源漏电阻、金属电阻及衬底电阻等几部分组成，其中沟道电阻一般占整个导通电阻的25％～50％不等，外延电阻占整个导通电阻的35％～60％，其余部分电阻总和占整个导通电阻的5％～10％不等。而决定沟道电阻的很大部分因素与沟槽栅的单位面积内密度相关。
沟槽栅VDMOS一般采用多个元胞并联的布图方式实现额定的导通电阻，并联的元胞越多该沟槽VDMOS的导通电阻则越低相应的芯片面积也越大(成本也越高)，为实现在相同额定导通电阻的情况下更小的芯片面积，以实现更低的成本,如何在单位芯片面积内获得尽量大的沟道宽度即更高的沟道密度(降低比导通电阻)变得非常重要。
目前主流的沟槽栅VDMOS的沟道版图包括：如图1所示的条形结构，其由如图2所示的元胞构成；如图3所示的田子形结构和如图4所示的品字形结构，其二者均由如图5所示的元胞构成；如图6所示的六边形的结构，其由如图7所示的元胞构成。
对于不同的结构的设计，其元胞的构成不同，这也决定了单位面积下元胞内沟道密度的不同。在单位长度设定为a，沟槽宽度为0.2a，孔径为0.2a，孔到沟槽距离为0.2a的相同条件下，图1所示的条形结构的沟道密度：元胞沟道周长/元胞面积＝2a/(a*a)＝2/a，图3所示的田子形结构和如图4所示的品字形结构的沟道密度：元胞沟道周长/元胞面积＝2.4a/(a*a)＝2.4/a，图6所示的六边形的结构的沟道密度：元胞沟道周长/元胞面积＝2.078a/(a*0.866a)＝2.4/a。其中沟道周长在图中以粗实线标出。可以看出沟道密度：方形结构＝六边形结构>条形结构，但最大也仅为2.4/a。
为了进一步降低VDMOS的导通电阻，还需要在布图结构上进行进一步改进。
发明内容
本发明的目的是提供一种增加VDMOS沟道密度的蛇形布图结构和布图方法，可以在相同面积内大幅提高沟槽栅的栅宽，即增加沟道的密度，从而达到降低VDMOS比导通电阻的目的。
为此，第一方面，本发明实施例提供了一种增加VDMOS沟道密度的蛇形布图结构，包括沿第一方向和第二方向重复排列的多个元胞：
所述元胞包括：第一沟槽栅、第二沟槽栅、第三沟槽栅和两个接触孔；所述第一沟槽栅与所述第二沟槽栅沿所述第二方向相互平行设置，所述第三沟槽栅为S型，置于所述第一沟槽栅与所述第二沟槽栅之间；一个所述接触孔置于所述第三沟槽栅与所述第二沟槽栅之间，另一个所述接触孔置于所述第三沟槽栅与所述第一沟槽栅之间；其中，所述接触孔至所述第一沟槽栅、第二沟槽栅和第三沟槽栅的间距均不小于第一最小间距；所述第三沟槽栅至所述第一沟槽栅、第二沟槽栅的间距均不小于第二最小间距；
每个元胞的第二沟槽栅与在第一方向上相邻一个元胞的第一沟槽栅为相互重合的同一沟槽栅；所述第一方向与所述第二方向相垂直。
优选的，所述第三沟槽栅包括平行于第一方向设置的第一边、第三边和第五边，以及平行于第二方向设置的第二边和第四边；
所述第二边的两端分别与所述第一边和第三边相接，所述第四边的两端分别与所述第三边和第五边相接；
每个元胞中第三沟槽栅的第五边与在第二方向上相邻一个元胞中第三沟槽栅的第一边相互重合。
优选的，所述元胞的尺寸为1.8a×1.267a；所述第一沟槽栅和第二沟槽栅的尺寸为1.8a×0.2a；所述第三沟槽栅的尺寸为1.8a×0.733a；所述接触孔的尺寸为0.2a×0.2a；所述接触孔到相邻的第一沟槽栅、第三沟槽栅，或相邻的第二沟槽栅、第三沟槽栅的距离分别为0.2a，所述第三沟槽栅到所述第一沟槽栅和第二沟槽栅的距离分别为0.067a。
进一步优选的，所述元胞的沟道密度＝[1.8aX2+(0.2a+a)X2+(0.533a+0.6a+0.533a)X2]/(1.8aX1.267a)＝4.09/a。
第二方面，本发明实施例提供了一种增加VDMOS沟道密度的布图方法，包括：
设定元胞的构成；所述元胞包括第一沟槽栅、第二沟槽栅、第三沟槽栅和两个接触孔；所述第一沟槽栅与所述第二沟槽栅沿所述第二方向相互平行设置，所述第三沟槽栅为S型，置于所述第一沟槽栅与所述第二沟槽栅之间；一个所述接触孔置于所述第三沟槽栅与所述第二沟槽栅之间，另一个所述接触孔置于所述第三沟槽栅与所述第一沟槽栅之间；
基于所述元胞的构成和设计规则确定所述接触孔和所述第三沟槽栅在元胞中第一方向上的位置；其中，所述接触孔至所述第一沟槽栅、第二沟槽栅和第三沟槽栅的间距均不小于第一最小间距；所述第三沟槽栅至所述第一沟槽栅、第二沟槽栅的间距均不小于第二最小间距；
基于所述元胞的重复排列结构和所述设计规则，确定所述接触孔在所述元胞中第二方向上的位置；其中，所述接触孔至所述第三沟槽栅的间距不小于所述第一最小间距；
计算所述元胞的沟道密度，根据计算得到的最优沟道密度确定所述元胞的元胞结构；所述元胞结构包括所述元胞内第一沟槽栅、第二沟槽栅、第三沟槽栅和接触孔的排布位置及尺寸；
将所述元胞沿第一方向和第二方向重复排列，形成所述VDMOS器件的沟槽栅与接触孔的蛇形布图结构；其中所述第一方向上相邻的两个元胞中，第一元胞的第二沟槽栅与第二元胞的第一沟槽栅为相互重合的同一沟槽栅。
优选的，所述元胞的尺寸为1.8a×1.267a；
根据所述设计规则规定的第一最小间距，所述接触孔至所述第一沟槽栅、第二沟槽栅和第三沟槽栅的间距均不小于0.2a；
根据所述设计规则规定的第二最小间距，所述第三沟槽栅至所述第一沟槽栅、第二沟槽栅的间距均不小于0.067a。
进一步优选的，所述确定所述元胞内的最优沟道密度，从而确定所述元胞的元胞结构具体为：
所述确定所述元胞内的最优沟道密度，从而确定所述元胞的元胞结构具体为：
根据所述元胞中单位面积内的沟道周长/单位面积建立计算所述沟道密度的数学方程模型；
依据既定设计规则和所述数学方程模型，确定所述元胞结构，包括：尺寸为1.8a×0.733a的S型第三沟槽栅、1.8a×0.2a的第一沟槽栅和第二沟槽栅、0.2a×0.2a的接触孔，所述接触孔到相邻的第一沟槽栅、第三沟槽栅，或相邻的第二沟槽栅、第三沟槽栅的距离分别为0.2a，所述第三沟槽栅到所述第一沟槽栅和第二沟槽栅的距离分别为0.067a。
本发明实施例提供的一种增加VDMOS沟道密度的蛇形布图结构，在相同面积内大幅提高了沟槽栅的栅宽，即增加沟道的密度，从而达到降低VDMOS比导通电阻的目的。
附图说明
图1为现有技术提供的条形布图结构示意图；
图2为本发明实施例提供的条形布图结构中的元胞结构示意图；
图3为现有技术提供的田子形结构布图结构示意图；
图4为现有技术提供的品字形结构布图结构示意图；
图5为现有技术提供的田子形结构和品字形结构中的元胞结构示意图；
图6为现有技术提供的六边形布图结构示意图；
图7为现有技术提供的六边形布图结构中的元胞结构示意图；
图8为本发明实施例提供的增加VDMOS沟道密度的蛇形布图结构示意图；
图9为本发明实施例提供的元胞结构示意图之一；
图10为本发明实施例提供的元胞结构示意图之二；
图11为本发明实施例提供的增加VDMOS沟道密度的布图方法流程图。
具体实施方式
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
本发明实施例提供了一种增加VDMOS沟道密度的蛇形布图结构，如图8所示，该布图结构包括沿第一方向(图中所示横向方向)和第二方向(图中所示纵向方向)重复排列的多个元胞：
每个元胞可如图9所示包括：第一沟槽栅11、第二沟槽栅12、第三沟槽栅13和两个接触孔141、142；其中在重复排列的结构中，每个元胞的第二沟槽栅12与在第一方向上相邻一个元胞的第一沟槽栅11为相互重合的同一沟槽栅；因为第二沟槽栅12在元胞内有计入沟道密度计算的沟道宽度，因此按照上述方式规定元胞的构成。同样的，第三沟槽栅13在第二方向上的重复排列也存在同样情况。
第一沟槽栅11与第二沟槽栅12平行设置，第三沟槽栅13为S型置于第一沟槽栅11与第二沟槽栅12之间；第三沟槽栅13具体包括平行于第一方向设置的第一边、第三边和第五边，以及平行于第二方向设置的第二边和第四边；第二边的两端分别与第一边和第三边相接，第四边的两端分别与第三边和第五边相接；每个元胞中第三沟槽栅的第五边与在第二方向上相邻一个元胞中第三沟槽栅的第一边相互重合。
接触孔142置于所述第三沟槽栅13与所述第二沟槽栅12之间；接触孔141置于所述第三沟槽栅13与所述第一沟槽栅11之间其中，接触孔至第一沟槽栅11、第二沟槽栅12和第三沟槽栅13的间距均不小于设计规则规定的第一最小间距；第三沟槽栅13至第一沟槽栅11、第二沟槽栅12的间距均不小于设计规则规定的第二最小间距。
在图9所示的一个优选例子中，元胞的尺寸为1.8a×1.267a；第一沟槽栅11和第二沟槽栅12的尺寸为1.8a×0.2a；第三沟槽栅13的尺寸为1.8a×0.733a；接触孔141和142的尺寸为0.2a×0.2a；接触孔到相邻的第一沟槽栅11、第三沟槽栅13，或相邻的第二沟槽栅12、第三沟槽栅13的距离分别为0.2a，第三沟槽栅13到第一沟槽栅11和第二沟槽栅12的距离分别为0.067a。
例如实际产品中a为1.5um；元胞的尺寸为2.7um×1.9um；第一沟槽栅11和第二沟槽栅12的尺寸为2.7um×0.3um；第三沟槽栅13的尺寸为2.7um×1.1um；接触孔141、142的尺寸为0.3um×0.3um；接触孔到相邻第一沟槽栅11、第二沟槽栅12、第三沟槽栅13的距离分别为0.3um，第三沟槽栅13到第一沟槽栅11和第二沟槽栅12的距离分别为0.1um。
根据元胞中单位面积内的沟道周长/单位面积计算沟道密度，沟道周长为图中粗线条所示出的沟道宽度相加得到。
因此可以得到元胞的沟道密度＝[1.8aX2+(0.2a+a)X2+(0.533a+0.6a+0.533a)X2]/(1.8aX1.267a)＝4.09/a。
由此可见，本发明的沟道密度远大于现有技术中田字型结构、品字形结构及六边形结构的沟道密度。所以本发明的蛇形布图结构，具有更小的比导通电阻。
能够得到本发明的蛇形布图结构的元胞结构并不限于以上图9所示的一种，还可以图10所示的结构所示。
相应的，本发明实施例提供了实现以上布图结构的布图方法，其步骤可以如图11所示，包括如下步骤：
步骤110，设定元胞的构成，包括第一沟槽栅、第二沟槽栅、第三沟槽栅和接触孔；
第一沟槽栅与第二沟槽栅平行设置，第三沟槽栅为S型，置于所述第一沟槽栅与所述第二沟槽栅之间，第三沟槽栅包括平行于第一方向设置的第一边、第三边和第五边，以及平行于第二方向设置的第二边和第四边；第二边的两端分别与第一边和第三边相接，第四边的两端分别与所述第三边和第五边相接；每个元胞中第三沟槽栅的第五边与在第二方向上相邻一个元胞中第三沟槽栅的第一边相互重合。一个接触孔置于第三沟槽栅与第二沟槽栅之间，另一个接触孔置于第三沟槽栅与第一沟槽栅之间。
步骤120，基于元胞的构成和设计规则确定接触孔和第三沟槽栅在元胞中第一方向上的位置；
其中，接触孔至第一沟槽栅、第二沟槽栅和第三沟槽栅的间距均不小于设计规则规定的第一最小间距；第三沟槽栅至第一沟槽栅、第二沟槽栅的间距均不小于设计规则规定的第二最小间距。
步骤130，基于元胞的重复排列结构和设计规则，确定接触孔在元胞中第二方向上的位置；
其中，每个接触孔至第三沟槽栅的间距均不小于第一最小间距。
步骤140，计算元胞的沟道密度，根据计算得到的最优沟道密度确定元胞的元胞结构；
其中，元胞结构包括元胞内第一沟槽栅、第二沟槽栅、第三沟槽栅和接触孔的排布位置及尺寸；
在一个优选的实施例中，元胞的尺寸为1.8a×1.267a；根据设计规则规定的第一最小间距，接触孔至所述第一沟槽栅、第二沟槽栅和第三沟槽栅的间距均不小于0.2a；根据设计规则规定的第二最小间距，第三沟槽栅至第一沟槽栅、第二沟槽栅的间距均不小0.067a。
根据元胞中单位面积内的沟道周长/单位面积建立计算沟道密度的数学方程模型；依据既定设计规则和所述数学方程模型，确定所述元胞结构，包括：尺寸为1.8a×0.733a的S型第三沟槽栅、1.8a×0.2a的第一沟槽栅和第二沟槽栅、0.2a×0.2a的接触孔，接触孔到相邻的第一沟槽栅、第三沟槽栅，或相邻的第二沟槽栅、第三沟槽栅的距离分别为0.2a，第三沟槽栅到第一沟槽栅和第二沟槽栅的距离分别为0.067a。
步骤150，将元胞沿第一方向和第二方向重复排列，形成VDMOS器件的沟槽栅与接触孔的蛇形布图结构；
其中，第一方向上相邻的两个元胞中，第一元胞的第二沟槽栅与第二元胞的第一沟槽栅为相互重合的同一沟槽栅。每个元胞中第三沟槽栅的第五边与在第二方向上相邻一个元胞中第三沟槽栅的第一边相互重合。
因此，在本发明的蛇形布图结构中，元胞的沟道密度＝[1.8aX2+(0.2a+a)X2+(0.533a+0.6a+0.533a)X2]/(1.8aX1.267a)＝4.09/a。
通过本发明实施例提供的增加VDMOS沟道密度的布图方法，能够提高在相同面积内沟槽栅的栅宽，即增加沟道的密度，从而达到降低VDMOS比导通电阻的目的。并且，在获得同等导通电阻情况下，采用本发明的结构占用更小的面积，因此有利于进一步减小芯片面积。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种增加VDMOS沟道密度的蛇形布图结构，其特征在于，所述蛇形布图结构包括沿第一方向和第二方向重复排列的多个元胞：
所述元胞包括：第一沟槽栅、第二沟槽栅、第三沟槽栅和两个接触孔；所述第一沟槽栅与所述第二沟槽栅沿所述第二方向相互平行设置，所述第三沟槽栅为S型，置于所述第一沟槽栅与所述第二沟槽栅之间；一个所述接触孔置于所述第三沟槽栅与所述第二沟槽栅之间，另一个所述接触孔置于所述第三沟槽栅与所述第一沟槽栅之间；其中，所述接触孔至所述第一沟槽栅、第二沟槽栅和第三沟槽栅的间距均不小于第一最小间距；所述第三沟槽栅至所述第一沟槽栅、第二沟槽栅的间距均不小于第二最小间距；
每个元胞的第二沟槽栅与在第一方向上相邻一个元胞的第一沟槽栅为相互重合的同一沟槽栅；所述第一方向与所述第二方向相垂直。
2.根据权利要求1所述的增加VDMOS沟道密度的蛇形布图结构，其特征在于，所述第三沟槽栅包括平行于第一方向设置的第一边、第三边和第五边，以及平行于第二方向设置的第二边和第四边；
所述第二边的两端分别与所述第一边和第三边相接，所述第四边的两端分别与所述第三边和第五边相接；
每个元胞中第三沟槽栅的第五边与在第二方向上相邻一个元胞中第三沟槽栅的第一边相互重合。
3.根据权利要求1所述的增加VDMOS沟道密度的蛇形布图结构，其特征在于，所述元胞的尺寸为1.8a×1.267a；所述第一沟槽栅和第二沟槽栅的尺寸为1.8a×0.2a；所述第三沟槽栅的尺寸为1.8a×0.733a；所述接触孔的尺寸为0.2a×0.2a；所述接触孔到相邻的第一沟槽栅、第三沟槽栅，或相邻的第二沟槽栅、第三沟槽栅的距离分别为0.2a，所述第三沟槽栅到所述第一沟槽栅和第二沟槽栅的距离分别为0.067a。
4.根据权利要求3所述的增加VDMOS沟道密度的蛇形布图结构，其特征在于，所述元胞的沟道密度＝[1.8aX2+(0.2a+a)X2+(0.533a+0.6a+0.533a)X2]/(1.8aX1.267a)＝4.09/a。
5.一种增加VDMOS沟道密度的布图方法，其特征在于，所述方法包括：
设定元胞的构成；所述元胞包括第一沟槽栅、第二沟槽栅、第三沟槽栅和两个接触孔；所述第一沟槽栅与所述第二沟槽栅沿所述第二方向相互平行设置，所述第三沟槽栅为S型，置于所述第一沟槽栅与所述第二沟槽栅之间；一个所述接触孔置于所述第三沟槽栅与所述第二沟槽栅之间，另一个所述接触孔置于所述第三沟槽栅与所述第一沟槽栅之间；
基于所述元胞的构成和设计规则确定所述接触孔和所述第三沟槽栅在元胞中第一方向上的位置；其中，所述接触孔至所述第一沟槽栅、第二沟槽栅和第三沟槽栅的间距均不小于第一最小间距；所述第三沟槽栅至所述第一沟槽栅、第二沟槽栅的间距均不小于第二最小间距；
基于所述元胞的重复排列结构和所述设计规则，确定所述接触孔在所述元胞中第二方向上的位置；其中，所述接触孔至所述第三沟槽栅的间距不小于所述第一最小间距；
计算所述元胞的沟道密度，根据计算得到的最优沟道密度确定所述元胞的元胞结构；所述元胞结构包括所述元胞内第一沟槽栅、第二沟槽栅、第三沟槽栅和接触孔的排布位置及尺寸；
将所述元胞沿第一方向和第二方向重复排列，形成所述VDMOS器件的沟槽栅与接触孔的蛇形布图结构；其中所述第一方向上相邻的两个元胞中，第一元胞的第二沟槽栅与第二元胞的第一沟槽栅为相互重合的同一沟槽栅。
6.根据权利要求5所述的增加VDMOS沟道密度的布图方法，其特征在于，所述元胞的尺寸为1.8a×1.267a；
根据所述设计规则规定的第一最小间距，所述接触孔至所述第一沟槽栅、第二沟槽栅和第三沟槽栅的间距均不小于0.2a；
根据所述设计规则规定的第二最小间距，所述第三沟槽栅至所述第一沟槽栅、第二沟槽栅的间距均不小0.067a。
7.根据权利要求6所述的增加VDMOS沟道密度的布图方法，其特征在于，所述确定所述元胞内的最优沟道密度，从而确定所述元胞的元胞结构具体为：
根据所述元胞中单位面积内的沟道周长/单位面积建立计算所述沟道密度的数学方程模型；
依据既定设计规则和所述数学方程模型，确定所述元胞结构，包括：尺寸为1.8a×0.733a的S型第三沟槽栅、1.8a×0.2a的第一沟槽栅和第二沟槽栅、0.2a×0.2a的接触孔，所述接触孔到相邻的第一沟槽栅、第三沟槽栅，或相邻的第二沟槽栅、第三沟槽栅的距离分别为0.2a，所述第三沟槽栅到所述第一沟槽栅和第二沟槽栅的距离分别为0.067a。
CN201811004844.8A 2018-08-30 2018-08-30 一种增加vdmos沟道密度的蛇形布图结构和布图方法 Active CN108899318B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811004844.8A CN108899318B (zh) 2018-08-30 2018-08-30 一种增加vdmos沟道密度的蛇形布图结构和布图方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811004844.8A CN108899318B (zh) 2018-08-30 2018-08-30 一种增加vdmos沟道密度的蛇形布图结构和布图方法

Publications (2)

Publication Number Publication Date
CN108899318A true CN108899318A (zh) 2018-11-27
CN108899318B CN108899318B (zh) 2024-01-26

Family

ID=64359265

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811004844.8A Active CN108899318B (zh) 2018-08-30 2018-08-30 一种增加vdmos沟道密度的蛇形布图结构和布图方法

Country Status (1)

Country Link
CN (1) CN108899318B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020135378A1 (zh) * 2018-12-25 2020-07-02 无锡华润上华科技有限公司 一种沟槽型vdmos的元胞版图结构

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980055007A (ko) * 1996-12-27 1998-09-25 김광호 트렌치 게이트형 절연게이트 바이폴라트랜지스터
JPH11195788A (ja) * 1997-10-31 1999-07-21 Siliconix Inc 保護用ダイオードを備えるトレンチゲート形パワーｍｏｓｆｅｔ
US6060747A (en) * 1997-09-30 2000-05-09 Kabushiki Kaisha Toshiba Semiconductor device
US20050006700A1 (en) * 2003-06-11 2005-01-13 International Rectifier Corporation Low on resistance power MOSFET with variably spaced trenches and offset contacts
US20060226475A1 (en) * 2005-04-11 2006-10-12 Nec Electronics Corporation Vertical field effect transistor
CN1929137A (zh) * 2005-09-11 2007-03-14 谢福渊 高密度混合金属氧化物半导体场效应晶体管(mosfet)器件
JP2008288459A (ja) * 2007-05-18 2008-11-27 Toyota Industries Corp 半導体装置
US20090072304A1 (en) * 2005-08-03 2009-03-19 Adan Alberto O Trench misfet
KR20120043453A (ko) * 2010-10-26 2012-05-04 에스케이하이닉스 주식회사 반도체 소자의 게이트 및 그 제조 방법
WO2013161568A1 (ja) * 2012-04-23 2013-10-31 三菱電機株式会社 半導体装置及びその製造方法
WO2014174911A1 (ja) * 2013-04-23 2014-10-30 三菱電機株式会社 半導体装置
WO2016124086A1 (zh) * 2015-02-02 2016-08-11 无锡华润上华半导体有限公司 横向双扩散场效应管
US20170338300A1 (en) * 2016-05-23 2017-11-23 General Electric Company Electric field shielding in silicon carbide metal-oxide-semiconductor (mos) device cells using channel region extensions
CN208570602U (zh) * 2018-08-30 2019-03-01 无锡摩斯法特电子有限公司 一种增加vdmos沟道密度的蛇形布图结构

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980055007A (ko) * 1996-12-27 1998-09-25 김광호 트렌치 게이트형 절연게이트 바이폴라트랜지스터
US6060747A (en) * 1997-09-30 2000-05-09 Kabushiki Kaisha Toshiba Semiconductor device
JPH11195788A (ja) * 1997-10-31 1999-07-21 Siliconix Inc 保護用ダイオードを備えるトレンチゲート形パワーｍｏｓｆｅｔ
US20050006700A1 (en) * 2003-06-11 2005-01-13 International Rectifier Corporation Low on resistance power MOSFET with variably spaced trenches and offset contacts
US20060226475A1 (en) * 2005-04-11 2006-10-12 Nec Electronics Corporation Vertical field effect transistor
US20090072304A1 (en) * 2005-08-03 2009-03-19 Adan Alberto O Trench misfet
CN1929137A (zh) * 2005-09-11 2007-03-14 谢福渊 高密度混合金属氧化物半导体场效应晶体管(mosfet)器件
JP2008288459A (ja) * 2007-05-18 2008-11-27 Toyota Industries Corp 半導体装置
KR20120043453A (ko) * 2010-10-26 2012-05-04 에스케이하이닉스 주식회사 반도체 소자의 게이트 및 그 제조 방법
WO2013161568A1 (ja) * 2012-04-23 2013-10-31 三菱電機株式会社 半導体装置及びその製造方法
WO2014174911A1 (ja) * 2013-04-23 2014-10-30 三菱電機株式会社 半導体装置
WO2016124086A1 (zh) * 2015-02-02 2016-08-11 无锡华润上华半导体有限公司 横向双扩散场效应管
US20170338300A1 (en) * 2016-05-23 2017-11-23 General Electric Company Electric field shielding in silicon carbide metal-oxide-semiconductor (mos) device cells using channel region extensions
CN208570602U (zh) * 2018-08-30 2019-03-01 无锡摩斯法特电子有限公司 一种增加vdmos沟道密度的蛇形布图结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020135378A1 (zh) * 2018-12-25 2020-07-02 无锡华润上华科技有限公司 一种沟槽型vdmos的元胞版图结构
CN111370462A (zh) * 2018-12-25 2020-07-03 无锡华润上华科技有限公司 一种沟槽型vdmos的元胞版图结构

Also Published As

Publication number Publication date
CN108899318B (zh) 2024-01-26

Similar Documents

Publication Publication Date Title
US7732860B2 (en) Gate metal routing for transistor with checkerboarded layout
US9293456B2 (en) Semiconductor apparatus
DE112017001821T5 (de) Super-Junction-Leistungstransistor und Herstellungsverfahren von diesem
US9659920B2 (en) Performance-driven and gradient-aware dummy insertion for gradient-sensitive array
US10453931B2 (en) Semiconductor device having termination trench
JP2012190938A (ja) Ｉｇｂｔ
TWI776630B (zh) 中段製程之佈局技術
DE112014006762T5 (de) Siliciumcarbid-Halbleiteranordnung
TWI517344B (zh) 半導體裝置中通孔定距之軟體及方法
DE112016005558B4 (de) Siliciumcarbid-Halbleitereinheit
DE112014006692T5 (de) Halbleiteranordnung
CN102856380A (zh) 一种沟槽式金属氧化物半导体场效应管
US20070176231A1 (en) Varying mesa dimensions in high cell density trench MOSFET
CN108899318A (zh) 一种增加vdmos沟道密度的蛇形布图结构和布图方法
CN208570602U (zh) 一种增加vdmos沟道密度的蛇形布图结构
CN208570601U (zh) 一种增加vdmos沟道密度的布图结构
CN108899319A (zh) 一种增加vdmos沟道密度的布图结构和布图方法
CN206893620U (zh) 薄膜晶体管、阵列基板和显示装置
CN103839802A (zh) 一种沟槽型igbt结构的制作方法
US20110113397A1 (en) Layout structure of mosfet and layout method thereof
CN108598160A (zh) 一种具有折叠型复合栅结构的igbt芯片
EP2863418B1 (en) Junction field effect transistor and method of manufacture thereof
US6781196B2 (en) Trench DMOS transistor having improved trench structure
CN205959988U (zh) 带屏蔽电极的功率mosfet元胞
KR101790818B1 (ko) 반도체 소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant