CN108897511B - 一种接收不同帧频图像进行显示的方法 - Google Patents

Abstract

本发明涉及图像处理领域，公开了一种接收不同帧频图像进行显示的方法。包括：步骤1，接收单元接收数据包，并根据约定的格式对数据包进行解析，分解出图像数据和状态数据，并将图像数据写入异步RxFIFO；步骤2，根据接收单元数据频率和存储器的读写速度，用IP核产生异步RxFIFO；步骤3，存储器控制单元对存储器进行读写操作：写操作时，存储器控制单元从前级异步RxFIFO中读取数据，写入存储器的相应地址空间；读操作时，存储器控制单元从相应的地址空间读出数据写入后级的异步TxFIFO中；步骤4，根据存储器的读写速度和显示单元显示帧频，用IP核产生异步TxFIFO；步骤5，显示控制单元根据显示需求输出图像数据。本方案的帧图像显示方法适用于多种传输方式和传输协议。

Description

一种接收不同帧频图像进行显示的方法

技术领域

本发明涉及图像处理领域，尤其是一种接收不同帧频图像进行显示的方法。

背景技术

接收不同帧频图像进行显示属于图像处理显示领域，现在图像传输方式多种多样，如CAMERALINK、USB、SRIO等接口，而同一接口中又可根据需要更改帧频，如50HZ提升为150HZ，而显示帧频不变，为了适应不同场合的显示，怎样合理缓存成为了关键。常用的乒乓操作适用于接收与显示帧频同频率的情况，而一般的异步方式不是较大的浪费缓存空间，就是存在读写冲突或者图像显示不正确的情况。本发明旨在通过科学的缓存设计减少存储空间的浪费，不引发读写冲突达到图像正确显示的目的。

发明内容

本发明所要解决的技术问题是：针对上述存在的问题，本发明旨在通过科学的缓存设计减少存储空间的浪费，不引发读写冲突达到图像正确显示的目的，提供一种接收不同帧频图像进行显示的方法。

本发明采用的技术方案如下：

一种接收不同帧频图像进行显示的方法,具体包括以下过程：步骤1，接收单元接收数据包，并根据约定的格式对数据包进行解析，分解出图像数据和状态数据，并将图像数据写入异步RxFIFO；步骤2，根据接收单元数据频率和存储器的读写速度，用IP核产生异步RxFIFO；步骤3，存储器控制单元对存储器进行读写操作：写操作时，存储器控制单元从前级异步RxFIFO中读取数据，写入存储器的相应地址空间；读操作时，存储器控制单元从相应的地址空间读出数据写入后级的异步TxFIFO中；步骤4，根据存储器的读写速度和显示单元显示帧频，用IP核产生异步TxFIFO；步骤5，显示控制单元根据显示需求输出图像数据。

进一步的，所述步骤1中解析过程，提取的状态数据包括帧序号、CRC校验码，根据本地的CRC校验码，判断图像数据是否存在碎包、错包或乱序情况，若存在，则丢弃整幅图像，并将错误上报，若不存在，则将提取的图像数据连缓存到异步RxFIFO中。

进一步的，所述步骤2中，生成的异步RxFIFO，应考虑读写位宽，读写时钟，异步清零信号和可读数据计数，同时根据接收单元数据频率和存储器的读写速度的映射关系确定容量。

进一步的，所述步骤3中，存储器控制单元将存储器分出三个同容量的空间，空间大小为单帧图像数据大小，分别用写、读和暂存（最新写满可读）地址空间来代表三个地址空间范围；读写过程空间，则通过检测接收单元发出的图像输入帧结束信号和显示控制单元发出的图像显示帧结束信号进行判断和切换。

进一步的，所述步骤3中，写操作时，写入存储器的相应地址应根据写地址空间确定的写地址初始值和随着图像写入数据的增加逐渐增加。

进一步的，所述步骤3中，读操作时，从相应的地址空间读出数据时，除应根读地址空间确定的读地址初始值和随着图像读数据的增加逐渐增加外，还考虑显示模式科学转换地址，写入异步TxFIFO中。

进一步的，所述步骤4中，生成的异步TxFIFO，应考虑读写位宽，读写时钟，异步清零信号和已写数据计数，同时根据显示控制单元数据频率和存储器的读写速度的映射关系确定容量。

综上所述，由于采用了上述技术方案，本发明的有益效果是：本方案采用的帧图像显示方法适用于多种多样的传输方式和传输协议。

附图说明

本发明将通过例子并参照附图的方式说明，其中：

图1本发明接收不同帧频图像进行显示方法实现的原理框图。

图2本发明实施例中存储器地址分配示意图。

图3本发明存储器控制单元写地址空间逻辑判断流程图。

图4本发明存储器控制单元读地址空间逻辑判断流程图。

图5本发明存储器控制单元暂存地址空间逻辑判断流程图。

具体实施方式

本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合。

本说明书中公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处的控制器为FPGA，存储器可以在FPGA内部，也可以是外挂的存储器，在此为外挂DDR3。此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

本实施例提出的一种接收不同帧频图像进行显示的方法，如图1所示,该方法实现的原理框图，包括接收单元、异步RxFIFO、储存器控制单元、异步TxFIFO和显示控制单元。其中异步RxFIFO和异步TxFIFO为两个异步先入先出队列，为了以示区别分别命名为异步RxFIFO和异步TxFIFO，存储器控制单元将图像数据科学缓存到存储器中，显示控制单元是将图像数据按照显示要求输出。

接收不同帧频图像进行显示的方法具体包括以下步骤：

步骤1，接收单元接收数据并对数据包进行解析，分解出图像数据和状态数据；

其中图像数据是按行传输的灰度图像数据大小为640*512*8bit，帧频150hz；状态数据在图像数据前，一帧图像只有一行状态信息，大小640*8bit，状态数据包括帧序号、CRC校验码，根据接收到的图像数据产生本地的CRC校验码，判断图像数据是否存在碎包、错包或乱序情况，若存在，则丢弃整幅图像，并将错误上报，若不存在，则将提取的图像数据连同本地CRC校验码一起缓存到异步RxFIFO中，一帧的图像数据和状态数据总共大小为640*513*8bit。

步骤2，根据接收单元数据频率和存储器的读写速度，用IP核产生异步RxFIFO，对生成的异步RxFIFO做如下设置：

a、容量。异步RxFIFO的容量大小根据接收单元的数据率和DDR3的读写速度的映射关系确定，此实施例中RxFIFO容量为8KB；

b、位宽。写端为8b位宽数据，读端为128b位宽数据；

c、读写时钟。读时钟为接收单元的时钟，写时钟为处理器控制单元的时钟；

d、异步清零信号。异步RxFIFO的清零信号由接收单元的图像输入帧结束信号产生。同时该信号触发DDR3写初始地址更新。

e、可读数据计数。IP核产生该状态信号用于控制DDR3写操作。

步骤3，在存储器控制单元将DDR3分出三部分能存放三幅图像数据，分别用二进制机器码标记为01，10，11，而每一部分的地址范围如图2的存储器地址分配示意图所示，01的地址范围为0x000_0000到0x004_ffff，10的地址范围为0x005_0000到0x009_ffff，11的地址范围为0x00a_0000到0x00f_0000，未被使用的地址空间可以用来存放其它数据，此处不再使用。

存储器控制单元在读写操作时使用的读写地址空间由以下过程确定，此处用Write_block[1:0],Read_block[1:0],Temporary_block[1:0]标记。分别表示存储器正在写、读和暂存（表示最新写满可读）地址空间。在语言描述中必须对其赋初值，且读、写为不同的非零值，暂存为0，如下：

Write_block[1:0]=2’b10,Read_block[1:0]=2’b01,Temporary_block[1:0]=2’b00;

通过简单的逻辑判断实现存储器控制单元地址空间的正确切换。具体判断逻辑如下：

如图3所示，当检测到接收单元发出的图像输入帧结束信号时，更新写地址空间，否则保持。其中写地址空间更新的逻辑运算为读地址空间和当前写地址空间的按位异或。如图4所示，当检测到显示控制单元发出的图像显示帧结束信号时，判断暂存地址空间是否非零，是则更新读地址空间，否则保持。其中读地址空间更新的逻辑运算为赋值暂存地址空间。

如图5所示，当检测到接收单元发出的图像输入帧结束信号时，更新暂存地址空间，否则判断是否检测到图像显示帧结束信号，是则继续判断暂存地址空间是否非零，是则清零暂存地址空间，否则保持。其中暂存地址空间更新的

逻辑运算为赋值写地址空间。

在存储器控制单元，当异步RxFIFO的可读数据计数大于等于40时，触发写操作时，DDR3从前级异步RxFIFO中读取数据，一次突发写入40*128b的数据，地址指针根据写入的数据逐渐增加，直到写满一幅图像后收到接收单元发出的图像输入帧结束信号，根据写地址空间更换初始写地址；

异步TxFIFO已写数据计数小于等于512时触发读操作，一次突发读出40*128b的数据写入后级的异步TxFIFO中。直到读满一幅图像后收到显示控制单元发出的图像显示帧结束信号，根据读地址空间更换初始读地址；在进行读操作时，根据显示模式调取图像数据，采取地址指针隔行增加，写入异步TxFIFO中，一帧的图像数据640*512*8bit。

步骤4，根据存储器的读写速度和显示单元显示帧频，用IP核产生异步TxFIFO，对生成的异步TxFIFO做如下设置：

a、容量。异步TxFIFO的容量大小和显示控制单元的帧频和DDR3的读写时间有关，此实施例中TxFIFO容量16KB；

b、位宽。写端为128b位宽数据，读端为8b位宽数据；

c、读写时钟。读时钟为显示控制单元的时钟，写时钟为处理器控制单元的时钟；

d、异步清零信号。异步TxFIFO的清零信号由显示控制单元的图像显示结束信号产生，同时该信号触发DDR3读初始地址更新。

e、已写数据计数。IP核产生该状态信号用于控制DDR3读操作。

步骤5，显示控制单元根据ADV7179芯片Timing Mode 0 (PAL Master Mode)协议，输出控制信号和图像数据，显示720*576@50HZ的灰度视频图像，而源图像大小为640*512居中显示在显示器上，没有图像数据的像素点显示暗。

本发明并不局限于前述的具体实施方式。本发明扩展到任何在本说明书中披露的新特征或任何新的组合，以及披露的任一新的方法或过程的步骤或任何新的组合。

Claims (7)

1.一种接收不同帧频图像进行显示的方法，其特征在于，具体包括以下过程：步骤1，接收单元接收数据包，并根据约定的格式对数据包进行解析，分解出图像数据和状态数据，并将图像数据写入异步RxFIFO；步骤2，根据接收单元数据频率和存储器的读写速度，用IP核产生异步RxFIFO；步骤3，存储器控制单元对存储器进行读写操作：写操作时，存储器控制单元从前级异步RxFIFO中读取数据，写入存储器的相应地址空间；读操作时，存储器控制单元从相应的地址空间读出数据写入后级的异步TxFIFO中；步骤4，根据存储器的读写速度和显示单元显示帧频，用IP核产生异步TxFIFO；步骤5，显示控制单元根据显示需求输出图像数据。

2.如权利要求1所述的接收不同帧频图像进行显示的方法，其特征在于，所述步骤1中解析过程，提取的状态数据包括帧序号、CRC校验码，根据本地的CRC校验码，判断图像数据是否存在碎包、错包或乱序情况，若存在，则丢弃整幅图像，并将错误上报，若不存在，则将提取的图像数据连缓存到异步RxFIFO中。

3.如权利要求2所述的接收不同帧频图像进行显示的方法，其特征在于，所述步骤2中，生成的异步RxFIFO，应考虑读写位宽，读写时钟，异步清零信号和可读数据计数，同时根据接收单元数据频率和存储器的读写速度的映射关系确定容量。

4.如权利要求3所述的接收不同帧频图像进行显示的方法，其特征在于，所述步骤3中，存储器控制单元将存储器分出三个同容量的空间，空间大小为单帧图像数据大小，分别用写、读和暂存地址空间来代表三个地址空间范围；读写过程空间，则通过检测接收单元发出的图像输入帧结束信号和显示控制单元发出的图像显示帧结束信号进行判断和切换。

5.如权利要求4所述的接收不同帧频图像进行显示的方法，其特征在于，所述步骤3中，写操作时，写入存储器的相应地址应根据写地址空间确定的写地址初始值和随着图像写入数据的增加逐渐增加。

6.如权利要求5所述的接收不同帧频图像进行显示的方法，其特征在于，所述步骤3中，读操作时，从相应的地址空间读出数据时，除应根读地址空间确定的读地址初始值和随着图像读数据的增加逐渐增加外，还考虑显示模式科学转换地址，写入异步TxFIFO中。

7.如权利要求6所述的接收不同帧频图像进行显示的方法，其特征在于，所述步骤4中，生成的异步TxFIFO，应考虑读写位宽，读写时钟，异步清零信号和已写数据计数，同时根据显示控制单元数据频率和存储器的读写速度的映射关系确定容量。

Images