CN1088912C - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN1088912C CN1088912C CN95119100A CN95119100A CN1088912C CN 1088912 C CN1088912 C CN 1088912C CN 95119100 A CN95119100 A CN 95119100A CN 95119100 A CN95119100 A CN 95119100A CN 1088912 C CN1088912 C CN 1088912C
- Authority
- CN
- China
- Prior art keywords
- atom
- concentration
- alloy film
- film
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 67
- 239000002184 metal Substances 0.000 claims abstract description 67
- 230000004888 barrier function Effects 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 230000005496 eutectics Effects 0.000 claims abstract description 7
- 229910045601 alloy Inorganic materials 0.000 claims description 53
- 239000000956 alloy Substances 0.000 claims description 53
- 238000000034 method Methods 0.000 claims description 26
- 229910018594 Si-Cu Inorganic materials 0.000 claims description 22
- 229910008465 Si—Cu Inorganic materials 0.000 claims description 22
- 229910018459 Al—Ge Inorganic materials 0.000 claims description 12
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 229910021364 Al-Si alloy Inorganic materials 0.000 claims description 9
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 9
- 229910000676 Si alloy Inorganic materials 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 229910018140 Al-Sn Inorganic materials 0.000 claims description 7
- 229910018564 Al—Sn Inorganic materials 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 238000010992 reflux Methods 0.000 claims description 7
- 229910020888 Sn-Cu Inorganic materials 0.000 claims description 5
- 229910019204 Sn—Cu Inorganic materials 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 230000003472 neutralizing effect Effects 0.000 claims 1
- 230000008018 melting Effects 0.000 abstract description 3
- 238000002844 melting Methods 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 229910018125 Al-Si Inorganic materials 0.000 description 6
- 229910018520 Al—Si Inorganic materials 0.000 description 6
- 229910052718 tin Inorganic materials 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供的半导体器件包括：在半导体衬底中形成至少一个孔，在该孔中在与半导体接触的至少一部分上形成阻挡金属，以及由两层膜组成的金属互连，此互连由第一和第二含Al金属膜组成，第一含Al金属膜在阻挡金属上形成，随后形成的第二Al金属膜熔点比第一含Al金属膜其低。在该半导体器件的制造方法中，第二含1金属膜是在其共晶温度或低于膜形成温度下以半熔融状态设定的，并在孔中回流。
Description
本发明涉及一种半导体器件及其制造方法，更具体地说，涉及一种具有纵横比高的细接触孔的半导体器件及其制造方法。
采用微刻图法来制造器件，可增加接触孔的纵横比。例如，在设计规则为0.35μm的情况下，如绝缘膜的厚度超过1.5μm，则纵横比变为4∶1或以上。即使在这种具有高的纵横比的接触孔中沉积上由Ti/TiN或类似物组成的阻挡金属，并在其上溅射Al-Si或Al-Si-Cu合金，也不能掩盖住具有高的纵横比的细接触孔。
例如，在日本未审专利公开第4-196421号中，建议在溅射Al-Si或Al-Si-Cu之前，于阻挡金属上沉积薄的Ge膜作为底层，以掩盖具有高的纵横比的细接触孔的方法。比法利用了以下特性，即金属布线层中，由于Ge和Al间的合金反应而形成的Al-Ge合金共晶温度低于Al-Si的共晶温度，而且Al-Ge合金容易熔化和流入细孔。当在低于以Al-Si为基的合金温度，即在高于室温和等于或低于Al-Ge为基的合金的共晶温度下，在薄的Ge膜溅射Al-Ge为基的合金时，Al-Si为基的合金在成膜期间接收Ge，且由于表面移动，Al-Si为基的合金容易流入孔中。
再者，举例说，日本未审专利公开第4-196420中建议了掩盖具有高的纵横比的接触孔的方法，同时将Ge层或含Ge的Si层在高浓度下插入于接触孔的底部和底层的垫垒金属之间。
然而这些常规器件中的布线层的电阻会有变化，从而大大降低器件操作的可靠性。
图1为用Al-5％Ge掩盖接触孔后立即表现出的接触电阻，注意，这里使用多晶硅作为阻挡金属。发现图1所示的电阻值变化105或更大。
这是因为：一旦成为合金并固定为半熔融状态的Ge在冷却时沉淀在阻挡金属上成为球状物。
为了减少合金的熔化点，必须增加合金中Ge的含量。结果，由于Ge在室温时的溶解浓度几乎为0，球状Ge的尺寸就大大增加。
在布线或电极金属中出现这种大的球状Ge时使电阻随接触孔的微刻图而变化，使器件的电特性变坏。
本发明是在考虑了上述问题后作出的，其目的是要提供一种半导体器件，其中具有高的纵横比的细接触孔是在低温下埋入以形成高度可靠的布线/电极结构。本发明还给出制造这和半导体器件的方法。
本发明人发现，为抑制沉淀的球状Ge，降低用以实现半熔融状态的Ge总量，可解决上述问题。
为了达到上述目的，根据本发明的第一基本方面提供的半导体器件包括：至少一个在半导体衬底相接触中形成的阻挡金属、以及由两层组成的金属互连，这两层金属互连由阻挡金属上形成的第一含Al金属膜和继而在第一含Al金属膜上形成的且熔点低于第一含Al金属膜熔点的第二含Al金属膜组成。
在第一基本方面描述的半导体器件具有下面几点：
第一含Al金属膜包括由单独铝、Al-Si合金膜、Al-Si-Cu合金膜和Al-Si-Cu合金膜组成的组合中选出的一种材料。
第二含Al金属膜包括由Al-Ge-si合金膜、Al-Ge-Si-Cu合金膜Al-Ge合金膜、Al-Ge-Cu合金膜、Ae-Sn合金属以及Al-Sn-Cu合金膜组成的组合中选出的一种材料。
Al-Si合金膜中Si的浓度为0.1至2原子％。
Al-Si-Cu合金膜中Si的浓度为0.1至2原子％，而Cu浓度为0.1至2原子％。
Al-Ge-Si合金膜中Ge浓度为0.5至30原子％，而Si浓度为0.1至2原子％。
Al-Ge-Si-Cu合金膜中Ge浓度为0.5至30原子％，Si浓度为0.1至2原子％，而Cu浓度为0.1至2原子％。
Al-Ge-Si-Cu合金膜中Ge浓度为0.5至30原子％，而Cu浓度为0.1至2原子％。
Al-Sn合金膜中Sn和Cu的浓度分别为0.1至98原子％和0.1至2原子％。
此外，为达到上述目的，根据本发明的第二基本方面，提供了一种制造半导体衬底中具有至少一个孔的半导体器件的方法，此法包括下列步骤：在孔中和在表面上具有氧化膜的半导体衬底上形成阻挡金属；在阻挡金属上形成第一含Al金属膜，继而在第一含Al金属膜上形成第二含Al金属膜。第二含Al金属膜的熔点低于第一含Al金属膜的熔点，并将半熔融状态的第二含Al金属膜设定在其共晶温度或低于第二含Al金属膜的共晶温度，以在孔中回流第二含Al金属膜，从而掩盖该孔。
在第二基本方面描述的制造半导体器件的方法具有下面几点：
第一含Al金属膜包括由单独Al、Al-Si合金膜、Al-Si-Cu合金膜组成的组合中选出的一种材料。
第二含1金属膜包括由Al-Ge-Si合金膜、Al-Ge-Si-Cu合金膜、Al-Ge合金膜、Al-Ge-Cu合金膜、Al-Sn合金膜和Al-Sn-Cu合金膜组成的组中选出的一种材料。
Al-Si合金膜中Si的浓度为0.1至2原子％。
Al-Si-Cu合金膜中的Si浓度为0.1至2原子％，而Cu浓度为0.1至2原子％。
Al-Ge-Si合金膜中Ge浓度为0.5至30原子％，而Si浓度为0.1至2原子％。
Al-Ge-Si-Cu合金膜中Ge浓度为0.5至30原子％，Si浓度为0.1至2原子％，而Cu浓度为0.1至2原子％。
Al-Ge合金膜中Ge浓度为0.5至30原子％。
Al-Ge-Cu合金膜中Ge浓度为0.5至30原子％，而Cu浓度为0.1至2原子％。
Al-Sn合金膜中Sn浓度为0.1至98原子％。
Al-Ge-Cu合金膜右Sn和Cu的浓度分别为0.1至98原子％，和0.1至2原子％。
从上述各方面可知，本发明关注的是回流法(见VLSI多级互连会议会刊，1991，pp326等)，其中的半熔融状态是在溅射以掩盖接触孔时实现的，而不是像常规方法那样，其中的关熔融状态是在溅射掩盖接触孔期间在衬底上实现的。本发明在制造半导体器件时可采用回流法。
从使用低速电子衍绕射的实验和使用模拟试验发现，当在这种回流法中增加回流温度时，薄的金属沉积膜的表面首先开始熔化。
本发明是在下列假设下完成的。亦即，如在合金Ge时只降低金属薄膜表面上的熔点，且球状Ge可以小到忽略不计。换句话说，由于回流只在沉积的薄膜表面上出现，故加上Ge只会降低薄膜表面的熔点。结果，Ge含量减少了，Ge不与阻挡金属相接触。根据本发明，这种做法可降低回流温度，也可减少所得Al膜中的Ge浓度。因此，根据本发明，可以极大地改进按0.25μm设计规则的器件的电极形成和布线台阶的可靠性。
本发明的上述的和许多其他的优点，特点和附加的目的，对于通晓本技术人士来说，在他们参看下列详细说明和附图(其中结合了本发明原理的最佳实施例是通过说明性的实例示出的)后就会变得明显。
图1为现有技术中接触电阻的变化状态；
图2为以Al-Ge为基的合金熔点对Ge浓度的依赖关系图；
图3A至3D为根据本发明一个实施例的制造半导体器件的方法的各连续步骤的截面视图；以及
图4为本发明接触电阻的变化状态视图。
下面参考附图(图3A至3D)以详细说明本发明的一个实施例。
图3A至3D为按本发明实施例的制造半导体器件各步骤的连续截面视图。
在具有表面的Si衬底2上用CVD或类似方法形成氧化膜3，在表面上形成有作为部件元件例品晶体管的P+扩散层1。刻蚀氧化膜3以形成其直径为0.25μm和纵横比为4的接触孔(见图3A)。
室温下用溅射法形成厚度为20nm的薄的Ti膜，在200℃的衬底温度下也用溅射法形成厚度为100nm的薄的TiN膜6，将所得结构在620℃的氮气氛下用灯退火30秒(见图3B)。注意，Ti和TiN的叠层膜5和6用作阻挡金属。
此外，用溅阻挡金属5和6上形成一含1原子％Si的Al-Si合金膜或含1原子％的Si和0.5原子％的Cu的Al-Si-Cu合金膜，以作为厚为0.8μm的第一含Al金属膜7，同时将衬底1加热到20至100℃(见图3C)。
接下去，用溅射法在第一含Al金属膜7上形成含20原子％的Ge和1原子％的Si的Al-Ge-Si合金膜，或含20原子％的Ge、1原妇％的Si和0.5原子％的Cu的Al-Ge-Si-Cu合金膜，以作为厚度为0.01μm的熔点低于第一含Al金属膜7的第二含Al金属膜8，同时将衬底1加热到100℃。之后将第二含Al金属膜在300℃下回流(见图3D)。
结果，完全掩盖了接触孔4。此时，如早先由图4所示图得和，将布线层或电极的电阻变化抑制至10％或以下。发现可靠性问题得到了解决。
即使使用只含单独Al的Al膜作为第一含Al金属膜7，也可以得到完全相同的效果。
此外，用作第二含Al金属膜7中Si和Cu浓度分别在0.1至2原子％的范围内，也可达到本发明的目的。
再者，如第二含Al金属膜8中的Ge含量在0.5至30原子％范围内，Si或Sn浓度和Cu浓度对Si而言为0.1至2原子％，Sn为0.1至98原子％的和Cu为0.1至2原子％范围内，可达到本发明的目的。
如上所述，根据本发明，可将具有高纵横比的细接触孔完全掩盖起来。此时，可以改进半导体器件的特性和可靠性而不会损害其电特性。
根据本发明，因为可用常规溅射法掩盖细接触孔，可直接使用常规制造法以降低造价。
在现有技术中，为使第二含Al金属膜回流，必需将作为衬底的圆片加热至450℃或以上。与之相比，在本发明中，可在较常规温度低得多的例如衬底加热温度为300℃的温度下回流。因此，可大大改进半导体器件的器件特性和可靠性。
上述说明仅是本发明最佳实施例的说明，本发明的范围和精髓当然不受限于此。应理解，本技术领域的一般技术人员可以在不偏离本发明的精髓和范围下可以对本发明进行种种改变和修改。
Claims (22)
1.一种半导体器件，包括：
至少一个在与半导体衬底相接触的至少一部分衬底上形成的阻挡金属上，而随后在所述第一金属膜上表成的第二含Al金属膜其熔点低于所述第一含Al金属膜的熔点。
2.根据权利要求1的器件，其特征在于，所说第一含Al金属膜包括由单独含Al、Al-Si合金膜和Al-Si-Cu合金膜组成的组合中选出的一种材料。
3.根据权利要求1的器件，其特征在于，所说第二含Al金属膜包括由Al-Ge-Si合金膜、Al-Ge-Si-Cu合金膜、Al-Ge合金膜、Al-Ge-Cu合金膜、Al-Sn合金膜以及Al-Sn-Cu合金膜组成的组合中选出的一种材料。
4.根据权利要求2的器件，其特征在于，所说Al-Si合金膜中的Si浓度为0.1至2原子％。
5.根据权利要求2的器件，其特征在于，所说Al-Si-Cu合金膜中Si浓度为0.1至2原子％，而Cu浓度为0.1至2原子％。
6.根据权利要求3的器件，其特征在于，所说Al-Ge-Si合金膜中的Ge浓度为0.5至30原子％，而Si浓度为0.1至2原子％。
7.根据权利要求3的器件，其特征在于，所说Al-Ge-Si-Cu合金膜中的Ge浓度为0.5至30原子％，Si浓度为0.1至2原子％，而Cu浓度为0.1至2原子％。
8.根据权利要求3的器件，其特征在于，所说Al-Ge合金膜中的Ge浓度为0.5至30原子％。
9.根据权利要求3的器件，其特征在于，所说Al-Ge-Cu合金膜中的Ge浓度为0.5至30原子％，而Cu浓度为0.1至2原子％。
10.根据权利要求3的器件，其特征在于，所说Al-Sn合金膜中的Sn浓度为0.1至98原子％。
11.根据权利要求3的器件，其特征在于，所说Al-Ge-Cu合金膜中的Sn和Cu浓度分别为0.1至98原子％和0.1至2原子％。
12.一种在半导体衬底中具有至少一个孔的半导体器件的制造方法，包括以下步骤：
在该孔中和在表面上具有氧化膜的所说半导体衬底上形成阻挡金属；在所说阻挡金属上形成第一含Al金属膜；随后在所说第一含Al金属膜上形成第二含Al金属膜，其熔点低于所说第一含Al金属膜的熔点；以及在不超过所说第二含Al金属膜的共晶温度下设定半熔状态的所说第二含Al金属膜，以在孔中回流所说第二含Al金属膜，从而掩盖该孔。
13.根据权利要求12的方法，其特征在于，所说第一含1金属膜中包括由单独Al、Al-Si合金膜和Al-Si-Cu合金膜组成的组合中选出的一种材料.
14.根据权利要求12的方法，其特征在于，所说第二含Al金属膜中包括由Al-Ge-Si合金膜、Al-Ge-Si-Cu合金膜、Al-Ge合金膜、Al-Ge-Cu合金膜、Al-Sn合金膜以及Al-Sn-Cu合金膜。
15.根据权利要求13的方法，其特征在于，所说Al-Si合金膜中的Si浓度为0.1至2原子％。
16.根据权利要求13的方法，其特征在于，所说Al-Si-Cu合金膜中的Si浓度为0.1至2原子％，而Cu浓度为0.1至2原子％。
17.根据权利要求14的方法，其特征在于，所说Al-Ge-Si合金膜中的Ge浓度为0.5至30原子％，而Si浓度为0.1至2原子％。
18.根据权利要求14的方法，其特征在于，所说Al-Si-Cu合金膜中的Ge浓度为0.5至30原子％，Si浓度为0.1至2原子％，以及Cu浓度为0.1至2原子％。
19.根据权利要求14的方法，其特征在于，所说Al-Ge合金膜中的Ge浓度为0.5至30原子％。
20.根据权利要求14的方法，其特征在于，所说Al-Ge-Cu合金膜中的Ge浓度为0.5至30原子％，而Cu浓度为0.1至2原子％。
21.根据权利要求14的方法，其特征在于，所说Al-Sn合金膜中Sn浓度为0.1至98原子％。
22.根据权利要求14的方法，其特征在于，所说Al-Sn-Cu合金膜中的Sn和Cu浓度分别为0.1至98原子％和0.1至2原子％。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33871994 | 1994-12-28 | ||
| JP338719/94 | 1994-12-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1132410A CN1132410A (zh) | 1996-10-02 |
| CN1088912C true CN1088912C (zh) | 2002-08-07 |
Family
ID=18320821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN95119100A Expired - Fee Related CN1088912C (zh) | 1994-12-28 | 1995-12-28 | 半导体器件及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5691571A (zh) |
| KR (1) | KR960026255A (zh) |
| CN (1) | CN1088912C (zh) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6239029B1 (en) | 1995-07-17 | 2001-05-29 | Micron Technology, Inc. | Sacrificial germanium layer for formation of a contact |
| US5644166A (en) | 1995-07-17 | 1997-07-01 | Micron Technology, Inc. | Sacrificial CVD germanium layer for formation of high aspect ratio submicron VLSI contacts |
| US6420786B1 (en) | 1996-02-02 | 2002-07-16 | Micron Technology, Inc. | Conductive spacer in a via |
| US5789317A (en) * | 1996-04-12 | 1998-08-04 | Micron Technology, Inc. | Low temperature reflow method for filling high aspect ratio contacts |
| US5843839A (en) * | 1996-04-29 | 1998-12-01 | Chartered Semiconductor Manufacturing, Ltd. | Formation of a metal via using a raised metal plug structure |
| US5662788A (en) | 1996-06-03 | 1997-09-02 | Micron Technology, Inc. | Method for forming a metallization layer |
| US7126195B1 (en) * | 1996-06-03 | 2006-10-24 | Micron Technology, Inc. | Method for forming a metallization layer |
| US6331482B1 (en) | 1996-06-26 | 2001-12-18 | Micron Technology, Inc. | Method of VLSI contact, trench, and via filling using a germanium underlayer with metallization |
| US6309971B1 (en) | 1996-08-01 | 2001-10-30 | Cypress Semiconductor Corporation | Hot metallization process |
| US6016012A (en) * | 1996-11-05 | 2000-01-18 | Cypress Semiconductor Corporation | Thin liner layer providing reduced via resistance |
| TW358964B (en) | 1996-11-21 | 1999-05-21 | Applied Materials Inc | Method and apparatus for improving sidewall coverage during sputtering in a chamber having an inductively coupled plasma |
| US6451179B1 (en) * | 1997-01-30 | 2002-09-17 | Applied Materials, Inc. | Method and apparatus for enhancing sidewall coverage during sputtering in a chamber having an inductively coupled plasma |
| US5844318A (en) | 1997-02-18 | 1998-12-01 | Micron Technology, Inc. | Aluminum film for semiconductive devices |
| US5874356A (en) * | 1997-02-28 | 1999-02-23 | Taiwan Semiconductor Manufacturing Co. Ltd. | Method for forming zig-zag bordered openings in semiconductor structures |
| JP3456391B2 (ja) * | 1997-07-03 | 2003-10-14 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| US6054768A (en) * | 1997-10-02 | 2000-04-25 | Micron Technology, Inc. | Metal fill by treatment of mobility layers |
| US6110829A (en) * | 1997-10-23 | 2000-08-29 | Advanced Micro Devices, Inc. | Ultra-low temperature Al fill for sub-0.25 μm generation of ICs using an Al-Ge-Cu alloy |
| US5976928A (en) * | 1997-11-20 | 1999-11-02 | Advanced Technology Materials, Inc. | Chemical mechanical polishing of FeRAM capacitors |
| US6376369B1 (en) | 1998-02-12 | 2002-04-23 | Micron Technology, Inc. | Robust pressure aluminum fill process |
| US6638856B1 (en) * | 1998-09-11 | 2003-10-28 | Cypress Semiconductor Corporation | Method of depositing metal onto a substrate |
| US6056864A (en) * | 1998-10-13 | 2000-05-02 | Advanced Micro Devices, Inc. | Electropolishing copper film to enhance CMP throughput |
| US6195873B1 (en) * | 1999-09-08 | 2001-03-06 | Advanced Micro Devices, Inc. | Method for decreasing contact resistance |
| JP3480416B2 (ja) | 2000-03-27 | 2003-12-22 | セイコーエプソン株式会社 | 半導体装置 |
| JP3449333B2 (ja) | 2000-03-27 | 2003-09-22 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| DE10032792A1 (de) * | 2000-06-28 | 2002-01-17 | Infineon Technologies Ag | Verfahren zur Herstellung einer Verdrahtung für Kontaktlöcher |
| US7423347B2 (en) * | 2006-01-19 | 2008-09-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | In-situ deposition for cu hillock suppression |
| US20080119044A1 (en) * | 2006-11-22 | 2008-05-22 | Macronix International Co., Ltd. | Systems and methods for back end of line processing of semiconductor circuits |
| US8304909B2 (en) * | 2007-12-19 | 2012-11-06 | Intel Corporation | IC solder reflow method and materials |
| CN102339787A (zh) * | 2010-07-20 | 2012-02-01 | 旺宏电子股份有限公司 | 降低接触孔电阻的半导体元件制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5198525A (zh) * | 1976-01-30 | 1976-08-30 | ||
| JPH04196420A (ja) * | 1990-11-28 | 1992-07-16 | Nec Corp | 半導体装置の構造及び製造方法 |
| US5278449A (en) * | 1990-11-28 | 1994-01-11 | Nec Corporation | Semiconductor memory device |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4910580A (en) * | 1987-08-27 | 1990-03-20 | Siemens Aktiengesellschaft | Method for manufacturing a low-impedance, planar metallization composed of aluminum or of an aluminum alloy |
| US5254872A (en) * | 1989-03-14 | 1993-10-19 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| DE4200809C2 (de) * | 1991-03-20 | 1996-12-12 | Samsung Electronics Co Ltd | Verfahren zur Bildung einer metallischen Verdrahtungsschicht in einem Halbleiterbauelement |
| US5270254A (en) * | 1991-03-27 | 1993-12-14 | Sgs-Thomson Microelectronics, Inc. | Integrated circuit metallization with zero contact enclosure requirements and method of making the same |
| JPH05121727A (ja) * | 1991-10-25 | 1993-05-18 | Nec Corp | 半導体装置及びその製造方法 |
| JPH05198525A (ja) * | 1992-01-21 | 1993-08-06 | Sony Corp | 配線構造及び配線の形成方法 |
| JP2560637B2 (ja) * | 1994-04-28 | 1996-12-04 | 日本電気株式会社 | 電界効果トランジスタ及びその製造方法 |
| US5523259A (en) * | 1994-12-05 | 1996-06-04 | At&T Corp. | Method of forming metal layers formed as a composite of sub-layers using Ti texture control layer |
| JPH0955425A (ja) * | 1995-08-10 | 1997-02-25 | Mitsubishi Electric Corp | 多層Ａｌ配線構造を有する半導体装置およびその製造方法 |
| US5616519A (en) * | 1995-11-02 | 1997-04-01 | Chartered Semiconductor Manufacturing Pte Ltd. | Non-etch back SOG process for hot aluminum metallizations |
-
1995
- 1995-12-26 US US08/578,318 patent/US5691571A/en not_active Expired - Lifetime
- 1995-12-27 KR KR19950059698A patent/KR960026255A/ko not_active Application Discontinuation
- 1995-12-28 CN CN95119100A patent/CN1088912C/zh not_active Expired - Fee Related
-
1997
- 1997-08-12 US US08/910,020 patent/US6114244A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5198525A (zh) * | 1976-01-30 | 1976-08-30 | ||
| JPH04196420A (ja) * | 1990-11-28 | 1992-07-16 | Nec Corp | 半導体装置の構造及び製造方法 |
| US5278449A (en) * | 1990-11-28 | 1994-01-11 | Nec Corporation | Semiconductor memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| US5691571A (en) | 1997-11-25 |
| US6114244A (en) | 2000-09-05 |
| KR960026255A (zh) | 1996-07-22 |
| CN1132410A (zh) | 1996-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1088912C (zh) | 半导体器件及其制造方法 | |
| CN1044649C (zh) | 难熔金属覆盖的低阻金属导体线和通路及其制造方法 | |
| US7816266B2 (en) | Copper diffusion barrier | |
| CN1150619C (zh) | 引入了金属籽晶层的铜互连结构 | |
| US5700718A (en) | Method for increased metal interconnect reliability in situ formation of titanium aluminide | |
| US5798301A (en) | Method of manufacturing metal interconnect structure for an integrated circuit with improved electromigration reliability | |
| CN100350604C (zh) | 具有双覆盖层的半导体器件的互连及其制造方法 | |
| US6054382A (en) | Method of improving texture of metal films in semiconductor integrated circuits | |
| CN1839213A (zh) | 在三元混合物中包含铜的pvd靶和形成含铜pvd靶的方法 | |
| US5238874A (en) | Fabrication method for laminated films comprising Al-Si-Co alloy film and refractory metal silioide copper film | |
| WO2002014576B1 (en) | Sputtering target | |
| US7851910B2 (en) | Diffusion soldered semiconductor device | |
| US5795796A (en) | Method of fabricating metal line structure | |
| KR20040077797A (ko) | 박막, 박막을 갖는 구조, 및 박막을 형성하는 방법 | |
| US7385293B2 (en) | Copper alloy, fabrication method thereof, and sputtering target | |
| KR930001311A (ko) | 반도체 장치의 금속 배선층 형성방법 | |
| CN1109214A (zh) | 半导体装置的制造方法 | |
| KR100327092B1 (ko) | 반도체 소자의 구리 합금배선 형성방법 | |
| CN100336200C (zh) | 半导体装置及其制造方法 | |
| CN100338756C (zh) | 制造半导体装置的方法 | |
| CN1183581C (zh) | 氮化钛层的制造方法 | |
| CN1434508A (zh) | 半导体装置 | |
| JPS62112787A (ja) | 金属積層体 | |
| JPH05343401A (ja) | 半導体装置 | |
| KR100503367B1 (ko) | 반도체 소자의 다층 금속 배선 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: NEC ELECTRONICS TAIWAN LTD. Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD. Effective date: 20030404 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20030404 Address after: Kawasaki, Kanagawa, Japan Patentee after: NEC Corp. Address before: Tokyo, Japan Patentee before: NEC Corp. |
|
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20020807 Termination date: 20100128 |