CN108886359A - 高速高电压驱动器 - Google Patents

高速高电压驱动器 Download PDF

Info

Publication number
CN108886359A
CN108886359A CN201680083259.4A CN201680083259A CN108886359A CN 108886359 A CN108886359 A CN 108886359A CN 201680083259 A CN201680083259 A CN 201680083259A CN 108886359 A CN108886359 A CN 108886359A
Authority
CN
China
Prior art keywords
transistor
node
stacking
voltage
hshv
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680083259.4A
Other languages
English (en)
Other versions
CN108886359B (zh
Inventor
加里·春贤·吴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PIC
Original Assignee
PIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PIC filed Critical PIC
Priority to CN202210300849.5A priority Critical patent/CN114726351A/zh
Publication of CN108886359A publication Critical patent/CN108886359A/zh
Application granted granted Critical
Publication of CN108886359B publication Critical patent/CN108886359B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/04106—Modifications for accelerating switching without feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

描述了用于偏置仅使用低电压晶体管的高速高电压驱动器的系统、方法和设备。设备和方法适于控制至低电压晶体管的偏置电压以使其不超过低电压晶体管的操作电压，同时允许驱动器在高电压处的DC至高速操作。提供了驱动器和偏置级的可堆叠且模块化的架构，其可以在驱动器的较高电压要求的情况下增长。将电容性电压分配用于驱动器的过渡阶段期间的高速偏置电压调节，以及将电阻性电压分配用于在稳定状态下提供偏置电压。还提供了一种更简单的开漏配置，其可用在上拉模式或下拉模式下。

Description

高速高电压驱动器
相关申请的交叉引用
本申请要求于2016年3月10日提交的美国专利申请第15/066,647号的优先权，其全部内容通过引用并入本文。
技术领域
本文描述的各个实施方式总体上涉及用于偏置低电压晶体管的堆叠以使其用作高速高电压驱动器或逆变器的系统、方法和装置。
背景技术
在执行从高电压到较低电压的转换的应用中，高速高电压驱动器可以用作逆变器。在这样的应用中，逆变器的适当偏置的经堆叠的晶体管可以用于允许逆变器在比堆叠的任何单独晶体管的电压处理能力高的电压进行操作。适当偏置堆叠的晶体管以允许逆变器的高(切换)速度操作同时以在堆叠的每个单独晶体管的电压处理能力内的期望操作电压操作堆叠的每个单独晶体管会是具有挑战性的任务，而这在本公开的各个实施方式中得到解决。
发明内容
根据本公开的第一方面，提出了一种高速高电压HSHV驱动器，包括：第一类型的晶体管的第一堆叠，其耦接在HSHV驱动器的输出节点与高电压之间；与第一类型相反的第二类型的晶体管的第二堆叠，其与耦接在输出节点与参考电压之间；第一偏置电路，其被配置成向所述第一堆叠提供偏置电压，第一偏置电路包括第二类型的晶体管的第一偏置堆叠；以及第二偏置电路，其被配置成向第二堆叠提供偏置电压，第二偏置电路包括第一类型的晶体管的第二偏置堆叠，其中：HSHV驱动器操作为逆变器，逆变器具有输入信号和在输出节点处的输出信号，输入信号具有低电压，输出信号具有高电压，以及第一堆叠、第二堆叠、第一偏置堆叠和第二偏置堆叠的晶体管具有远小于高电压的期望操作电压。
根据本公开的第二方面，提出了一种高速高电压HSHV开漏驱动器，包括：第一类型的晶体管的堆叠，其耦接在HSHV驱动器的输出节点与参考电压之间；偏置电路，其被配置成向堆叠提供偏置电压，偏置电路包括第二类型的晶体管的偏置堆叠；其中：输出节点是晶体管的堆叠的输出晶体管的漏极节点，其适于通过上拉元件耦接至高电压，HSHV驱动器操作为开漏逆变器，开漏逆变器具有输入信号和在输出节点处的输出信号，输入信号具有低电压，输出信号具有高电压，并且堆叠和偏置堆叠的晶体管具有远小于高电压的期望操作电压。
根据本公开的第三方面，提出了一种高速高电压HSHV开漏驱动器，包括：第二类型的晶体管的堆叠，其耦接在HSHV驱动器的输出节点与高电压之间；偏置电路，其被配置成向堆叠提供偏置电压，偏置电路包括第一类型的晶体管的偏置堆叠；其中：输出节点是晶体管的堆叠的输出晶体管的漏极节点，其适于通过下拉元件耦接至参考电压，HSHV驱动器操作为开漏逆变器，开漏逆变器具有输入信号和在输出节点处的输出信号，输入信号具有低电压，输出信号具有高电压，并且堆叠和偏置堆叠的晶体管具有远小于高电压的期望操作电压。
根据本公开的第四方面，提出了一种用于偏置高速高电压HSHV驱动器的方法，该方法包括：提供第一类型的晶体管的第一堆叠，该第一堆叠耦接在HSHV的输出节点与高电压之间；提供与第一类型相反的第二类型的晶体管的第二堆叠，该第二堆叠耦接在输出节点与参考电压之间；通过耦接至第一堆叠的第一偏置电路向第一堆叠提供偏置电压，第一偏置电路包括第二类型的晶体管的第一偏置堆叠；通过耦接至第二堆叠的第二偏置电路向第二堆叠提供偏置电压，第二偏置电路包括第一类型的晶体管的第二偏置堆叠，其中：HSHV驱动器操作为逆变器，逆变器具有输入信号和在输出节点处的输出信号，输入信号具有低电压，输出信号具有高电压，并且第一堆叠、第二堆叠、第一偏置堆叠和第二偏置堆叠的晶体管具有远小于高电压的期望操作电压。
附图说明
结合到本说明书中并构成其一部分的附图示出了本公开的一个或更多个实施方式，并且与示例性实施方式的描述一起用于说明本公开的原理和实现。
图1示出了根据本发明的用于将高电压转换为较低电压的高速高电压(HSHV)驱动器的框图。图1中描绘的HSHV的有源元件具有远低于高电压的电压处理能力。
图2A示出了以堆叠配置布置的两个PMOS晶体管和以堆叠配置布置的两个NMOS晶体管，其中两个堆叠串联连接以提供以5伏特操作的HSHV驱动器的功能，并且PMOS/NMOS晶体管中的每一个具有约为2.5伏的电压处理能力。在图中还提供了用于晶体管的安全操作的偏置电压。
图2B示出了以堆叠配置布置的四个PMOS晶体管和以堆叠配置布置的四个NMOS晶体管，其中两个堆叠串联连接以提供以10伏特操作的HSHV驱动器的功能，并且PMOS/NMOS晶体管中的每一个具有约为2.5伏的电压处理能力。在图中还提供了用于晶体管的安全操作的偏置电压。
图3A至图3C示出了根据本公开的示例性HSHV驱动器的框图，其中，该示例性HSHV驱动器包括电平移位器、高侧晶体管堆叠和对应的偏置电路、以及低侧晶体管堆叠和对应的偏置电路。
图4A至图4D示出了用于图3A至图3C的示例性HSHV驱动器中的晶体管堆叠。
图5A至图5B示出了图3A至图3C的示例性HSHV驱动器的偏置晶体管堆叠与主晶体管堆叠之间的互相连接。
图5C表示根据本公开的示例性第一实施方式HSHV驱动器的电路图。
图5D是图5C的电路图的一部分的放大视图。
图6A表示根据本公开的示例性第二实施方式HSHV驱动器的电路图。
图6B是图6A的电路图的一部分的放大视图。
图7A表示根据本公开的示例性第三实施方式HSHV驱动器的电路图。
图7B是图7A的电路图的一部分的放大视图。
图7C是图7B的电路的根据本公开的替选实施方式。
图8A表示根据本公开的示例性第四实施方式HSHV驱动器的电路图。
图8B是图8A的电路图的一部分的放大视图。
图9A表示根据本公开的实施方式的电平移位器的电路图，其中，该电平移位器用于根据本公开的HSHV驱动器中。
图9B表示根据本公开的包括图9A的电平移位器的示例性HSHV驱动器的框图。
图10表示根据本公开的实施方式的具有带上拉元件的开漏配置的示例性HSHV驱动器的框图。
图11表示根据本公开的实施方式的具有带下拉元件的开漏配置的示例性HSHV驱动器的框图。
具体实施方式
本发明提供了用于适当地偏置晶体管的堆叠的方法和装置，其中，晶体管的堆叠实质上被布置成能够用作根据高于堆叠中的任何单个晶体管的电压处理能力的供给电压进行操作的逆变器。在本公开中，可以用于高电压转换应用例如DC/DC转换器中的这种逆变器被称为高速高电压(HSHV)逆变器，并且因此可以用作驱动器。本申请人已经在需要比堆叠的单个晶体管的电压处理能力高的电压的应用中——最突出的是在开关和开关类产品以及功率放大器(PA)中——使用堆叠晶体管的方法。
然而，本发明与具有偏置电路的经堆叠的晶体管的现有用途之间的区别特征在于，在所有现有示例中，仅堆叠一种极性晶体管(例如，P型或N型晶体管)，通常为NMOS。在本发明中，可以堆叠两种极性，NMOS和PMOS，其中不同极性的每个堆叠本质上与另一个堆叠串联堆叠。因此，本发明提供了将彼此串联的NMOS晶体管和PMOS晶体管的堆叠操作为高电压逆变器的能力，其中，经堆叠的NMOS晶体管或经堆叠的PMOS晶体管中的任何一者都是导通的，而另一极性是关断的。
此外，由于具有必须被超过以便适当地偏置晶体管的RC时间常数要求的偏置电路的无源特性，因此开关或PA中的晶体管的典型堆叠通常只能向下操作至最小操作频率。另一方面，类似逆变器的电路应该优选地能够以任何频率操作，包括DC。此外，这样的电路应该能够从电源向负载/从负载向电源提供电流和吸收电流。
与通过关注作为示例来使用以提供本发明的功能的电路实现的细节相比，考虑到上面的差异，可以更容易地理解本发明的基本功能。
图1示出了DC/DC转换器的框图(100)，其通过逆变器(110)将高电压Vdd转换为较低(或相等)电压VDC。在切换输入信号Cntrl的频率和占空比的控制下，逆变器输出切换输入信号的变换版本VSW，其被馈送到低通滤波器(115)以转换为与VSW信号的占空比成比例的DC信号VDC。如本领域技术人员所知，图1中所示的DC/DC转换器的输出电压范围和分辨率可以依赖于逆变器(110)的较低和较高操作频率，并且因此，期望的会是逆变器(110)从DC到较高的频率例如100MHz或更高进行操作。
图2A表示逆变器(110A)的电路图，该逆变器包括NMOS晶体管(MS01，MS02)的第一堆叠和PMOS晶体管(MS11，MS12)的第二堆叠，其中两个相反极性堆叠以串联配置进行连接以提供逆变器的功能。逆变器的输出设置在第一堆叠与第二堆叠之间的公共节点处，该公共节点将第二堆叠的底部PMOS晶体管MS12的漏极连接至第一堆叠的顶部NMOS晶体管MS02的漏极。此外，将与公共节点相关联的两个晶体管MS02和MS12的栅极相连。如在图2A的电路图中可见的，第二堆叠经由PMOS晶体管MS11的源极端子耦接至等于5伏特的高电压，并且第一堆叠经由NMOS晶体管MS01的源极端子耦接至参考电压(例如，地)。由两个晶体管(MS11，MS12)和(MS01，MS02)提供的堆叠配置允许每个堆叠都能够在高电压与参考电压之间操作，其中堆叠的每个晶体管的电压处理能力(例如，2.5伏特)远低于在逆变器操作期间跨堆叠施加的电压。
进一步参照图2A，在逆变器(110A)的操作期间，第二堆叠(MS11，MS12)和第一堆叠(MS01，MS02)以相反相位操作；也就是说，当第一堆叠导通(ON)时，第二堆叠关断(OFF)，或者当第二堆叠导通时，第一堆叠关断。当第二堆叠导通时，其提供在MS11的源极端子处的高电压5V与逆变器的输出端子之间的传导路径，其中，逆变器的输出端子在第一堆叠和第二堆叠的公共节点(承载输出电压VSW)处。当第二堆叠导通时，第一堆叠关断，从而输出端子处的输出电压基本上等于高电压5V。同时，第一堆叠(MS01，MS02)阻断在输出端子的公共节点与参考电压之间的传导路径，从而看到比晶体管MS01和MS02中的每一个的电压处理能力(例如2.5伏特)高的电压。替选地，当第一堆叠导通时，其提供在公共节点与MS01的源极处的参考电压之间的传导路径。当第一堆叠导通时，第二堆叠关断，从而输出端子处的输出电压VSW基本上等于参考(低)电压。同时，第二堆叠(MS11，MS12)阻断在输出端子的公共节点与高电压5V之间的传导路径，从而看到比晶体管MS11和MS12中的每一个的电压处理能力(例如2.5伏特)高的电压。
在图2A中示出了用于逆变器(110A)的适当操作的示例性栅极偏置电压。除了逆变器(110A)的通过逆变器(110A)的相反极性的串联连接的堆叠的逻辑功能之外，这样的示例性栅极偏置电压还考虑了堆叠的晶体管中的每一个的电压处理能力，例如，以在逆变器工作期间不使晶体管(MS01、MS02、MS11、MS12)的任意两个端子经受高于晶体管的电压处理能力的电压。因此，将栅极偏置电压(0V、2.5V、2.5V、2.5V)施加到晶体管(MS01、MS02、MS12、MS11)的栅极以使第一堆叠(MS01，MS02)关断并使第二堆叠(MS11，MS12)导通，以及将栅极偏置电压(2.5V、2.5V、2.5V、5V)施加到晶体管(MS01、MS02、MS12、MS11)的栅极以使第一堆叠关断并使第二堆叠导通。
考虑图2A中所描绘的栅极偏置电压，当第一堆叠导通且第二堆叠关断时，晶体管(MS01、MS02)导通并且晶体管(MS11、MS12)关断。0V的栅极电压使晶体管MS01关断，并且电压VSW在两个晶体管(MS01、MS02)的公共漏极到源极节点处的电压分配(voltage division)在MS01的漏极和MS02的源极处设置等于VSW的一半的电压。因此，2.5V的栅极电压使晶体管MS02关断。同时，2.5V的栅极电压使具有5V源极电压的PMOS晶体管MS11导通。晶体管MS11导通，MS12的源极处的电压(等于MS11的漏极处的电压)基本上等于晶体管MS11的源极电压，因此基本上等于5V。这使得栅极电压等于2.5V以使PMOS晶体管MS12导通，并且因此在第一堆叠和第二堆叠的承载输出电压VSW的公共节点处提供等于5V的高输出。替选地，当第一堆叠关断并且第二堆叠导通时，晶体管(MS01、MS02)关断并且晶体管(MS11、MS12)导通。2.5V的栅极电压使NMOS晶体管MS01导通，从而使MS01的漏极和MS02的源极达到参考(低)电压，以及2.5V的栅极电压使NMOS晶体管MS02导通，从而使第一堆叠和第二堆叠的公共节点处的电压VSW达到参考电压。在第二堆叠(MS11、MS12)关断的情况下，跨第二堆叠的电压的电压分配在MS11的漏极和MS12的源极处设置等于跨堆叠的电压的一半的电压(基本上等于2.5V)，从而允许2.5V的栅极电压使PMOS晶体管MS12关断，并且5V的栅极电压使PMOS晶体管MS11关断。
如通过施加到图2A的逆变器(110A)的第一堆叠和第二堆叠的栅极电压可以看出的，第一堆叠的晶体管MS01由栅极电压驱动，该栅极电压具有根据堆叠的晶体管的期望工作电压的电平(例如标准CMOS电平)，即在[0V，2.5V]的范围内；晶体管MS11由栅极电压驱动，该栅极电压是用于晶体管MS01的栅极电压的电平移位(向上移位2.5V)版本；以及具有公共栅极节点的晶体管(MS02，MS12)通过恒定的DC电压(2.5V)来驱动。因此，逆变器(110A)的实现将需要电平移位操作以产生PMOS晶体管MS11的栅极偏置。
图2B表示具有类似于图2A的逆变器(110A)的结构的基于堆叠的结构的逆变器(110B)的电路图，其中逆变器(110B)的第一堆叠和第二堆叠各自包括四个晶体管，而不是用于逆变器(110A)的堆叠中的两个晶体管。因此，与逆变器(110A)相比，逆变器(110B)可以在更高的电压操作，这是因为逆变器(110B)的第一NMOS堆叠(MS01至MS04)和第二PMOS堆叠(MS11至MS14)中的每一个都可以承受更高的电压。在使用与逆变器(110A)中使用的相同的晶体管器件的情况下，逆变器(110B)可以在高电压10V操作，而其组成晶体管具有2.5V的电压处理能力。
逆变器(110B)的工作原理类似于上面讨论的逆变器(110A)之一，其中两个堆叠以相反的相位操作。类似于逆变器(110A)的操作，通过对堆叠的晶体管的适当偏置来提供逆变器(110B)的适当操作，其中，对堆叠的晶体管的适当偏置必须如上所讨论地考虑晶体管中的每一个的电压处理能力。因此，用于逆变器(110B)的适当操作的示例性栅极偏置电压在图2B中示出。将栅极偏置电压(0V、2.5V、5V、7.5V、7.5V、7.5V、7.5V、7.5V)施加到晶体管(MS01、MS02、MS03、MS04、MS14、MS13、MS12、MS11)的栅极以使第一堆叠(MS01、MS02、MS03、MS04)关断并且使第二堆叠(MS11、MS12、MS13、MS14)导通，以及将栅极偏置电压(2.5V、2.5V、2.5V、2.5V、2.5V、5V、7.5V、10V)施加到晶体管(MS01、MS02、MS03、MS04、MS14、MS13、MS12、MS11)的栅极以使第二堆叠关断并使第一堆叠导通。
如通过施加到图2B的逆变器(110B)的第一堆叠和第二堆叠的栅极电压可见，第一堆叠的晶体管MS01由栅极电压驱动，该栅极电压具有根据堆叠的晶体管的期望工作电压的电平(例如标准CMOS电平)，即在[0V，2.5V]的范围内；晶体管MS11由栅极电压驱动，该栅极电压是用于晶体管MS01的栅极电压的电平移位(向上移位7.5V)版本；晶体管(MS02、MS12)由不同的DC电压驱动；并且晶体管(MS03、MS04、MS13、MS14)由具有两个不同电平的栅极电压驱动，其中，所述具有两个不同电平的栅极电压依赖于相关联的晶体管的导通状态或截止状态，并且其可以是施加到NMOS晶体管MS01的栅极的信号的函数(放大、反转、电平移位)。
根据图2B中所示的电压以高的切换速度来驱动逆变器(110B)的第一堆叠和第二堆叠的晶体管的栅极会是一个挑战，这是因为所施加的栅极电压的任何未对准会产生跨晶体管的端子的电压差，所述电压差超过晶体管的电压处理能力并因此引起对晶体管的潜在损坏。根据本公开的各个实施方式的偏置方法和电路解决了这样的挑战并且因此可以允许在第一堆叠和第二堆叠中的每一个中使用三、四、五、六、七、八或更多个晶体管来设计和实现HSHV逆变器。
特别地，根据本公开的偏置电路可以利用在图2A和图2B中描绘的实施方式中明显的某些偏置电压模式。特别地，基于施加到逆变器(110A)和逆变器(110B)的栅极的偏置电压，可以看出，为了使第一堆叠导通，所有相关联的NMOS晶体管栅极由等于2.5V(或比晶体管MS01的源极电压高2.5V)的电压来驱动，以及为了使第二堆叠导通，所有相关联的PMOS晶体管栅极由等于7.5V(或比晶体管MS11的源极电压低2.5V)的电压驱动。此外，可以看出，为了使第一堆叠关断，第一堆叠的晶体管的栅极电压从耦接至参考电压的底部NMOS晶体管MS01开始以等于2.5V的阶跃电压来增大，例如(MS01、MS02、MS03、MS04…)＝(0V、2.5V、5V、7.5V…)；以及以相同的方式，为了使第二堆叠关断，第二堆叠的晶体管的栅极电压从耦接至高电压10V的顶部PMOS晶体管MS11开始以等于(-)2.5V的阶跃电压来减小，例如(MS11、MS12、MS13、MS14…)＝(…10V、7.5V、5V、2.5V)。进一步注意到，第一堆叠和第二堆叠的晶体管的相对于逆变器的输出状态变化的栅极偏置遵循围绕公共节点(逆变器的输出)的对称性，例如，在距公共节点相同距离处的任意两个晶体管(每个堆叠中一个)针对逆变器的输出状态的切换看到对应栅极电压在幅度和极性上的相同阶跃变化。例如，这可以在图2B中看出：对于逆变器(110B)的输出状态的变化，晶体管对(MS01，MS11)、(MS02，MS12)、(MS03，MS13)和(MS04，MS14)的栅极电压的阶跃变化是相等的。进一步注意到，这样的阶跃变化的幅度与当处于关断状态时跨每个晶体管堆叠的电压的均等分布有关，例如，在工作在10V电压并且在第一堆叠/第二堆叠的每一个中使用四个晶体管的逆变器(110B)的情况下，阶跃变化等于10/4＝2.5V。
图3A表示根据本公开的实施方式的HSHV逆变器(300A)的框图，HSHV逆变器(300A)包括高堆叠电路(310)和低堆叠电路(315)，其中高堆叠电路(310)包括PMOS晶体管的堆叠(例如图4A)，所述PMOS晶体管的堆叠经由包括NMOS晶体管的堆叠(例如图4C)的相应高堆叠偏置电路(320)进行偏置，以及低堆叠电路(315)包括NMOS晶体管的堆叠(例如图4B)，所述NMOS晶体管的堆叠经由包括PMOS晶体管的堆叠(例如图4D)的低堆叠偏置电路(325)进行偏置。高堆叠电路(310)在公共节点处耦接至低堆叠电路(315)，该公共节点是HSHV逆变器(300A)的承载输出电压VSW的输出端子。HSHV逆变器(300A)在耦接至高堆叠电路(310)的高电压Vdd与耦接至低堆叠电路(315)的低参考电压(Gnd)之间操作；也就是说，HSHV逆变器(300A)的输出电压VSW在输入信号电压Cntrl的控制下在高电压Vdd与低参考电压(Gnd)之间摆动。输入信号Cntrl被馈送到逆变器(300A)的低部分(315、325)，并且经由电平移位电路(335)，输入信号的电平移位版本被馈送到逆变器(300A)的高部分(310、320)。基于堆叠的逆变器(300A)的操作原理类似于上面讨论的基于堆叠的逆变器(110A、100B)的操作，其中，高堆叠和低堆叠异相操作——一个导通而另一个关断——从而在输入信号Cntrl的控制下将承载输出信号VSW的输出节点拉高至Vdd或者拉低至参考电压(地)。高堆叠偏置电路(320)和低堆叠偏置电路(325)分别确保高堆叠(310)和低堆叠(315)的晶体管的适当偏置。
进一步参照图3A，根据本公开的实施方式，电平移位电路(335)向上移动输入信号Cntrl的DC电压，以允许输入信号的移位版本Cntrl*使耦接至高电压Vdd的高堆叠的晶体管(例如，图5C的MS11)导通/关断。在本公开的示例性实施方式中，当输入信号Cntrl处于其高状态(例如，2.5V)时，移位的输入信号Cntrl*等于Vdd。
图3B表示根据本公开的实施方式的类似于图3A的HSHV逆变器(300A)的HSHV逆变器(300B)的框图，其中，添加了另外的偏置电路(340)和(345)以用于高堆叠(310)和低堆叠(315)的相应偏置。这样的附加偏置电路可以包括如例如图5C至图5D、图6A至图6B以及图7A至图7B中所示的晶体管、电容器和电阻器的组合，附加偏置电路可以与堆叠偏置电路(320，325)相结合来如由输入信号Cntrl所指示地帮助建立高堆叠/低堆叠(310，315)的适当偏置电压以及在高堆叠/低堆叠(310，315)的切换状态之间的相应变换电压。
图3C表示根据本公开的HSHV逆变器(300C)的又一实施方式的框图，其包括在高堆叠偏置电路/低堆叠偏置电路(320，325)与高堆叠电路/低堆叠电路(310，315)之间操作的附加偏置电路(360)。根据本公开的示例性实施方式，附加偏置电路(360)可以包括连接HSHV逆变器(300C)的同一高(310，320)电路部分或同一低(315，325)电路部分的节点的电容器(例如，图5C的360A、360B)以及将高堆叠/高堆叠偏置电路(310，320)的节点连接到低堆叠/低堆叠偏置电路(315，325)的节点的电容器(例如图5C的360C)。电容器(360C)可以用作捆绑电容器(strapping capacitor)，以在与逆变器的切换相关联的导通/关断或关断/导通变换期间捆绑具有相同的电压摆动(幅度和相位)的低阻抗和高阻抗节点对。由于在堆叠的导通状态期间公共源极-漏极节点处于低阻抗以及在堆叠的关断状态期间公共源极-漏极节点处于高阻抗，所以通过电容器(360C)捆绑高堆叠/低堆叠的节点可以提供至高阻抗节点的低阻抗路径以用于快速切换。
基于图3A至图3C所描述的框图，可以看出，根据本公开的各个实施方式的HSHV逆变器包括晶体管的第一堆叠和第二堆叠，该第一堆叠和第二堆叠表示为本公开的各个图中的低堆叠(315)和高堆叠(310)，其中，堆叠包括如在例如图6A至图6B中所描绘的相反极性的晶体管。每个堆叠还包括相关联的偏置电路(例如340、345、360)，偏置电路包括晶体管和无源元件，无源元件尤其是电容器和电阻器。另外，添加了偏置晶体管的堆叠(320，325)，偏置晶体管的堆叠的极性与它们偏置的经堆叠的晶体管的极性相反。具体地，根据本公开使用PMOS晶体管的堆叠(例如，图3A至图3C、图4D、图5B、图6A、图6B的325)来偏置HSHV逆变器的低堆叠(315)的NMOS晶体管；并且，根据本公开使用NMOS晶体管的堆叠(例如，图3A至图3C、图4C、图5A、图6A、图6B的320)来偏置HSHV逆变器的高堆叠(310)的PMOS晶体管。
根据本发明的HSHV逆变器，例如逆变器300A至300C，使用不同极性的经堆叠的晶体管来将逆变器的输出节点拉高(Vdd)或拉低(Gnd)。根据本公开的示例性实施方式，高堆叠(310)包括以如图4A所描绘的堆叠配置布置的PMOS FET晶体管(MS11至MS16)，并且低堆叠(315)包括以如图4B所描绘的堆叠配置布置的NMOS FET晶体管(MS01至MS06)。类似地，对高堆叠/低堆叠(310/315)的偏置包括将高堆叠/低堆叠与经堆叠的晶体管耦接，其中，经堆叠的晶体管具有与它们偏置的堆叠的极性相反的极性。例如，用于偏置PMOS高堆叠(310)的高堆叠偏置电路(320)在图4C中示出，以及用于偏置NMOS低堆叠(320)的低堆叠偏置电路(325)在图4D中示出。如在图4C至图4D中可见，高堆叠偏置电路(320)包括以堆叠配置(也称为串联配置)布置的NMOS FET晶体管(MB11至MB15)，并且低堆叠偏置电路(325)包括以堆叠配置布置的PMOS FET晶体管(MB01至MB05)。应当注意的是，在高堆叠/低堆叠(310/320)中的每一个中使用的六个经堆叠的晶体管的示例性情况不应被视为限制发明人认为的其发明的范围，因为可以使用不同的堆叠高度来解决例如在根据本公开的HSHV逆变器的输出处的不同切换电压电平。
在图5A和图5B中分别示出了将高堆叠(310)和低堆叠(315)耦接至相应的高堆叠偏置电路(320)和低堆叠偏置电路(325)。图5A示出了以堆叠配置布置的高堆叠(310)的PMOS晶体管(MS11至MS16)，其中，通过晶体管的漏极(D)到相邻晶体管的源极(S)的连接来提供晶体管的互相连接，从而在堆叠中的相邻晶体管(例如MS12，MS13)之间提供公共源极-漏极节点(510)。堆叠布置(315、320、325)提供了通过堆叠中的晶体管的互相连接而创建的类似公共源极-漏极节点(510)。如图5A中可见，高堆叠偏置电路(320)的五个经堆叠的NMOS晶体管(MB11至MB15)被用于偏置高堆叠(310)的六个经堆叠的PMOS晶体管(MS11至MS16)。其中，PMOS晶体管(MS12至MS15)的栅极(G)连接到高堆叠偏置电路(320)的公共源极-漏极节点，并且NMOS晶体管(MB11至MB15)的栅极(G)连接到高堆叠(310)的公共源极-漏极节点，高堆叠(310)的最顶部晶体管MS11和最底部晶体管MS16是例外，其中MS11的栅极连接到高偏置堆叠(320)的最顶部晶体管MB11的漏极并且MS16的栅极连接到高偏置堆叠(320)的最底部晶体管MB15的源极。作为高堆叠(310)与高堆叠偏置电路(320)之间的耦接的结果，高堆叠(310)的公共源极-漏极节点(510)从上到下各自连接到高堆叠偏置电路(320)的从上到下的对应栅极。类似地，如图5B所示，以从上到下的顺序通过堆叠的栅极和公共源极-漏极节点(510)的连接来完成低堆叠(315)与相应低堆叠偏置电路(325)之间的耦接。
图5C表示根据本公开的HSHV逆变器(500C)的第一实施方式，HSHV逆变器(500C)包括用于捆绑晶体管堆叠(310、315、320、325)的各个节点的捆绑电容器(360A、360B、360C)，以及用于进一步帮助向高堆叠/低堆叠(310、315)提供适当偏置电压(DC)的偏置电路(340a、345a)。根据图5C的电路示意图通过简单地跟踪晶体管如何响应于输入信号Cntrl(及其电平移位版本Cntrl*)的状态的变换而导通和关断可以理解用于对堆叠(310、315)进行偏置的偏置堆叠(320、325)的基本操作，其中，输入信号Cntrl通常从脉冲宽度调制器PWM被单独提供。
应注意，可以选择晶体管的期望操作电压，使得晶体管具有特定性能。通常，基于技术的可靠性限制，常常将跨晶体管的给定节点的电压控制为低于晶体管的电压处理能力的某些期望操作电压。针对一定技术中的特定装置的可靠性限制可以基于参数例如装置类型、装置尺寸、期望寿命、操作温度和期望性能特性而变化。
进一步参照图5C的HSHV逆变器(500C)，首先考虑输出VSW节点处于高状态的情况。由于高/低堆叠(310/320)中的每一个中存在六个晶体管，其中每个晶体管具有2.5V的期望操作电压(例如，每个晶体管可以处理跨其漏极节点和源极节点的2.5V)，因此高状态可以是高达15V，并且可以由Vdd处的电压提供。
当示例性HSHV逆变器(500C)输出处于高状态并且VSW等于15V时，PMOS高堆叠(310)导通，其中PMOS高堆叠(310)的所有PMOS晶体管(MS11至MS16)的栅极电压为约12.5V并且公共源极-漏极节点(如图5C中所示的vdl5sl6至vdllsl2)处的电压为15V，并且NMOS高堆叠偏置(320)导通，其中NMOS高堆叠偏置(320)的所有NMOS晶体管(MB11至MB15)的栅极电压为15V(因为这些栅极连接到堆叠(310)的公共源极-漏极节点)并且NMOS晶体管(MB11至MB15)的公共漏极-源极节点处的电压等于约12.5V(因为这些公共漏极-源极节点连接到堆叠(310)的栅极)。同时，NMOS低堆叠(315)和PMOS低堆叠偏置(325)均关断，其中NMOS晶体管(MS01至MS06)和PMOS晶体管(MB01至MB06)的栅极-源极电压Vgs大约等于0V，并且NMOS晶体管(MS01至MS06)的漏极-源极电压Vds约为2.5V(VSW处电压跨堆叠(315)的晶体管的平均分配)。
当HSHV逆变器(500C)处于高状态时，输入信号Cntrl处于低状态。假设输入信号Cntrl从低状态变换到高状态(例如2.5V)，并考虑其对低堆叠(315)和相关联的偏置堆叠(325)的影响。需要注意的是，输入信号Cnrtl的这种变换导致输入信号的被提供给高堆叠(310)的移位版本Cntrl*的相同变换(幅度和极性上相等)，其中Cntrl*信号的低电平为12.5V以及高电平为15V。由于输入信号耦接至低堆叠(315)的NMOS晶体管MS06的栅极，因此输入信号的变换使MS06导通，从而导致MS06的漏极(节点vd6s5)从2.5V向下朝0V(GND)变换。假设在HSHV逆变器(500C)中使用的NMOS晶体管和PMOS晶体管的阈值电压Vth分别等于0.5V和-0.5V，那么一旦节点vd6s5处的电压达到2.0V，则因为达到晶体管MS05和MB05各自的阈值电压(MS05的Vgs>0.5V并且MB05的Vgs<-0.5V)，所以晶体管MS05和MB05都开始导通。由于MS05的节点vg5处的栅极电压已经处于2.5V左右，因此MB05导通不会导致vg5处的变换，但MS05导通会导致其漏极电压(节点vd5s4)朝MS05的源极电压下降。一旦节点vd5s4处的电压降至4.5V以下，则MS04和MB04开始导通。MS04的导通会导致节点vd4s3处的电压下降，而MB04导通会导致节点vg4处的电压下降。一旦vd4s3电压降至7V以下，则MS03和MB03开始导通，同样的过程会再发生并且形成涟漪(ripple)一直到使(MS02、MB02)和(MS01、MB01)顺序地导通。
因此，输入信号Cntrl的低到高变换导致所有低堆叠(315)NMOS晶体管(MS01至MS06)从堆叠的最底部晶体管MS06开始并且以堆叠的最顶部晶体管MS01结束依次导通。此外，偏置堆叠晶体管(MB01至MB05)遵循类似的顺序导通，这是因为每个晶体管(MB05、MB04、MB03、MB02、MB01)与低堆叠(315)的相关联晶体管(MS05、MS04、MS03、MS02、MS01)同时导通。当处于导通状态时，低堆叠(315)晶体管(MS01至MS06)的源极节点和漏极节点的电压为0V，并且它们的栅极节点(vgl至vg6)的电压为2.5V，然而低堆叠偏置电路(325)的晶体管(MB01至MB05)的源极节点和漏极节点的电压为2.5V，并且它们的栅极节点的电压为0V。
至HSHV逆变器(500C)的输入信号Cntrl的相同变换导致馈送至高堆叠(310)和相关联的高堆叠偏置电路(320)的电平移位信号Cnrt1*从低状态到高状态的变换。该变换在高堆叠(310)和高堆叠偏置堆叠(320)中引起类似的事件序列，所述类似的事件序列以从上到下的方式(从MS11开始关断)并且与上面关于低堆叠(315)和相关联的低堆叠偏置电路(325)对输入信号Cntrl的状态的变化的响应所描述的从下到上的事件序列同步地形成涟漪通过高堆叠(310)和高堆叠偏置电路(320)。当HSHV逆变器(500C)的下半部分(315，325)中的晶体管以从下到上的方式顺序导通时，HSHV逆变器(500C)的上半部分(310，320)中的晶体管以从上到下的方式顺序关断。HSHV逆变器(500C)的顶部和底部中的两个同步事件序列的组合效应是输出电压VSW从高状态Vdd降低到低状态Gnd。
如上所述，根据本公开的HSHV逆变器(500C)包括在上半部分和下半部分中的对称相同的节点，所述对称相同的节点响应于输入信号的状态的变化而看到相同的电压阶跃变化，并且因此这些节点同步地向上/向下移动相同的电压。处于不同DC电压电平的节点(vd6s5，vdllsl2)、(vd5s4，vdl2sl3)、(vd4s3，vdl3sl4)、(vd3s2，vdl4sl5)和(vd2s1，vdl5sl6)通过捆绑电容器(360C)彼此耦接，捆绑电容器(360C)允许立即将电压变化从一个节点(低阻抗)耦合至另一个节点(高阻抗)并且同时阻断相应的DC电压，从而确保(通过提供至高阻抗节点的低阻抗路径)向期望偏置电压电平的同步且高速的变换。需要通过例如捆绑电容器(360C)对节点进行捆绑，以在逆变器的状态转换阶段期间保持至HSHV逆变器(500C)的晶体管的适当电压，以便不使晶体管承受比它们的期望工作电压高的电压。
类似地，捆绑电容器(360A至360B)将节点彼此耦接(如图5C所示)，其立即将电压变化从一个节点耦合至另一个节点并且同时阻断相应的DC电压，从而确保向期望偏置电压电平的同步且高速的变换。特别地，这些电容器(360A至360B)将漏极/源极节点耦接至栅极节点。
如图5C和表示高堆叠(310)和相应偏置电路(340a)的放大视图的图5D所示，以电阻性分压器配置布置在电源Vdd与公共节点(承载输出电压VSW)之间的电阻器(R1至R6)向高堆叠(310)的节点(vdllsl2至vdl5sl6，vgl2至vgl6)提供所需的DC偏置电压，以在高堆叠(310)的关断状态期间适当地偏置晶体管(MS11至MS16)。在电阻器(R1至R6)的每个公共节点(N1至N5)处获得的电阻性分压被直接(例如，电阻性地)提供给公共源极-漏极节点(vdllsl2至vdl5sl6)并且经由PMOS晶体管(MP12至MP15)(例如经由晶体管耦接)被提供给栅极节点(vgl2至vgl5)。在提供晶体管MP16的情况下，如图5D所示，节点N5还经由PMOS晶体管MP16向栅极节点vgl6提供偏置电压。耦接至低堆叠(315)的偏置电路(345a)具有与偏置电路(340a)类似的互相连接的部件以向低堆叠(315)提供相同的功能，除了如图5C所示偏置电路(345a)使用NMOS晶体管代替偏置电路(340a)的PMOS晶体管(MP12至MP15)之外。
进一步参照图5C和图5D，应当注意，图5D中以虚线圆圈示出的晶体管MP16在电路(340a)的操作中不是必需的，这是因为当高堆叠处于关断状态时，对高堆叠(310)的晶体管MS16的栅极(vg16)的偏置通过低堆叠偏置电路(325)来提供，低堆叠偏置电路(325)对低堆叠(315)进行偏置，从而低堆叠(315)处于导通状态并且因此低堆叠偏置电路(325)也处于导通状态。本领域技术人员将认识到晶体管MP16的存在对电路的操作几乎没有影响，这是因为由于MP16来自高阻抗电阻器堆叠(例如R1至R5)，因此低堆叠偏置电路(325)的导通状态可以容易地过驱动MP16“导通”路径(“on”path)。因此，可以在有或没有晶体管MP16(以及低堆叠的等效物)的情况下制造本公开的HSHV逆变器的各个示例性实施方式。然而，在仅使用图5C中表示的电路的一半的情况下，例如在本公开的后面部分(例如，图10)中描述的上拉模式和/或下拉模式的示例性情况，则需要晶体管MP16来对堆叠的晶体管MS16的栅极进行偏置。
图6A表示根据本公开的第二实施方式的HSHV逆变器(600A)的电路图，HSHV逆变器(600A)使用电容性分配来减小用于适当地偏置(和保护)高堆叠(310)和低堆叠(315)的晶体管的栅极的总电容。本领域技术人员将认识到，图6A的电路图是根据图5C的电路图构建的，其中，偏置电路(340b)和(345b)包括附加的电容器和电阻器以允许对堆叠的适当偏置，同时降低电路的总电容。在堆叠(310/315)的每一个中的六个晶体管的示例性情况下，与图5C的HSHV逆变器(500C)中使用的120pF的总电容相比，图6A的HSHV逆变器(600A)中使用的总电容约为12.5pF。
经由用于高堆叠(310)的电路(340b)并且经由用于低堆叠(315)的电路(345b)提供图6A的HSHV逆变器(600A)中的电容性分配。图6B表示电路(340b)的图，电路(340b)包括互相连接并耦接至高堆叠(310)的节点以向高堆叠(310)的晶体管提供所需的偏置电压电平的多个PMOS晶体管(MP12至MP16)、多个电阻器(R1至R6，Rs1至Rs5)以及多个电容器(C1至C5)。应当注意，耦合至低堆叠(315)的电路(345b)具有与电路(340b)类似的互相连接部件以向低堆叠(315)提供相同的功能，除了电路(340b)使用NMOS晶体管而不是PMOS晶体管(MP12至MP16)之外。
进一步参照图6B中表示的电路(340b)，通过电路(340b)的功能来提供跨高堆叠(310)的电压的均等分配，所述电压的均等分配用于在逆变器(600A)的稳定状态操作期间以及在逆变器(600A)的状态变换阶段(例如，从低输出状态到高输出状态，或者从高输出状态到低输出状态)期间提供跨堆叠的晶体管(MS11至MS16)中的每一个的基本相同的电压。这是通过电路(340b)的功能来提供的。上面先前(参考图5C)描述了电阻器(R1至R6)和PMOS晶体管(MP12至MP16)。在逆变器(600A)的状态变换阶段期间，串联连接至相应晶体管(MS12至MS16)的电容器(C1至C5)的组合提供了快速电容性电压分配(Cl与MS12配对，C2与MS13配对，等等)。这是重要的，因为在输出变换期间，MS11至MS16的漏极节点将被拉低，并且电容性分配防止了栅极节点(vgl2至vgl6)被拉到低于期望的电平。由于电容器的快速响应，电路(340b)中提供的电容性电压分配可以快速调节高堆叠(310)的节点处的电压以在状态变换阶段期间在这些节点处保持期望的偏置电压，然而较慢的电阻性分压器(R1至R6)可以在关断状态期间提供所需的DC偏置电压。本领域技术人员将认识到，在高堆叠(310)的导通状态期间，高堆叠的所有晶体管均导通，并且因此节点(vdllsl2至vd15s16)处的电压基本上等于Vdd。
在HSHV逆变器(600A)的输入处的状态改变时，输出电压VSW变换至新状态的相应变化率(输出转换速率)可以依赖于耦接至承载输出电压VSW的公共节点的电容性负载。当承载电容性分压(capacitive division voltage)的电容器节点(例如，图6B的N1至N5)耦接(例如，经由晶体管MP12至MP16)至可以看到处于比输出电压VSW的转换速率更快的速率的电压变换的高偏置堆叠/低偏置堆叠(330/325)的节点时，从这样的电容器节点释放的电荷(例如，由于电容器节点与高偏置堆叠/低偏置堆叠的耦接节点之间的电压差)可以依赖于输出电压转换速率。
图7A表示根据本公开第三实施方式的HSHV逆变器(700A)的电路图，HSHV逆变器(700A)使用缓冲晶体管(在电路340c、345c中)来降低来自电容性节点(例如，340c、345c的节点N1至N5，如例如针对340c的情况在图7B所示)的电荷泄漏相对于输出电压VSW的转换速率的依赖性。本领域技术人员将认识到，图7A的电路图是根据图6A的电路图构建的，其中，具有对图6A的电路(340b，345b)的一些修改以提供例如上面讨论并且如在包括图7A的电路(340c)的进一步细节的图7B中进一步描绘的缓冲晶体管的功能。
如在图7A至图7B的电路图中可见，与串联连接的电阻器(R1至R6)的堆叠并联的串联连接的电容器(C11至C16)的堆叠在节点(N1至N5)处创建电容性且电阻性的电压分配，其中，节点(N1至N5)经由晶体管(MC11至MC15)被缓冲至偏置堆叠(320，325)的公共源极-漏极节点。除了向这些节点提供缓冲之外，NMOS晶体管(MC11至MC15)还用作夹钳(clamp)以通过关联至晶体管的Cgs电容和Cgd电容的电压耦合来使堆叠(310)的晶体管(MS11至MS16)的栅极免于被输出电压VSW的变化上拉。将图6A至图6B的HSHV逆变器的各个电容器(360)以图7A至图7B中的串联电容器堆叠(C11至C16)进行替换以提供相同的功能。应当注意，耦接至HSHV逆变器(700A)的低堆叠(315)的电路(345c)具有与图7B中描绘的电路(340c)类似的互相连接部件并且为低堆叠提供相同的功能(315)，除了电路(345c)使用PMOS晶体管而不是NMOS晶体管(MC11至MC15)之外。
期望的会是在与逆变器(700A)的输出VSW的状态变化相关联的变换时间期间进一步限制从电容器(C11至C16)的泄漏。根据本公开的一个实施方式，这可以通过用如图7C所示的PMOS晶体管替换图7B中电路(340c)的电阻器(Rs1至Rs5)来实现。本领域技术人员将认识到，通过用NMOS晶体管而不是PMOS晶体管来替换逆变器电路(345c)的下半部分中的等效电阻器，可以提供相同的功能。
图8A表示根据本公开的HSHV逆变器(800A)的第四示例性实施方式的电路图，其中，通过经堆叠的晶体管来提供对电容性且电阻性的分压器节点(例如N1至N5)的进一步隔离，其中，如图8A和图8B中可见，堆叠的每个晶体管被配置为源极跟随器。在逆变器(800A)的电路(340d)中添加经堆叠的PMOS晶体管(MF11至MF15)可以进一步隔离节点(N1-N5)，而不管在HSHV逆变器(800A)的状态变换阶段期间输出节点VSW处的电压变化的极性。如图8A中所见，向逆变器(800A)的下部电路(345d)添加的NMOS晶体管的堆叠提供相同的功能。如在图8A中可见，利用图8B中的进一步细节，电路(340d，345d)中的每一个包括极性相反的晶体管的两个堆叠(例如，图8B的(MC11至MC15)和(MF11至MF15))，所述晶体管的两个堆叠用作源极跟随器和对电容性且电阻性的节点(例如(N1至N5))的隔离，以及用作电压夹钳以将由电容性耦接引起的高堆叠/低堆叠(310/315)的节点(vgl至vg5，vgl2至vgl6)处的电压摆动限制为输出VSW电压摆动。
图8A还包含电阻器(R80)，其将偏置电路(320和325)耦接。该电阻器限制可能在输入的状态变化期间由源极跟随器晶体管组(MC11至MC15和MF11至MF15)不期望地产生的瞬时电流。如果太高，则该瞬时电流会随着时间而导致对装置的电迁移损坏。电流还可以通过产生噪声分量来破坏输入。增加的电阻器有助于限制瞬时电流，从而提高装置的可靠性并抑制这种潜在的噪声源。
根据上面提出的各个示例性实施方式的HSHV逆变器可以通过模块化且可堆叠设计方法在远高于其组成晶体管的电压处理能力的电压处从DC到高速(例如100MHz和更高)进行操作。通过使用更高高度(更高数目的经堆叠晶体管)的晶体管堆叠(310，315)来提供更高的电压能力，其中，偏置电路(320、325、340、345、360)可以精确控制施加至晶体管堆叠的偏置电压而不会牺牲操作速度。经由串联连接的电容器堆叠(C11至C16)的电容性电压分配被用于在HSHV逆变器的状态变换阶段期间提供高速偏置，以及经由串联连接的电阻器堆叠(R1至R6)的电阻性电压分配被用于在堆叠的稳定状态(例如，关断)下提供偏置。晶体管堆叠(320，325)被用于如输入信号的电平所指示的来控制主堆叠(310，315)的导通/关断操作，然而晶体管堆叠(MC11至MC15)和(MF11至MF15)被用于向堆叠(310，315)的节点提供电容性/电阻性电压分配，同时在逆变器的状态变换阶段期间通过钳住MS12至MS16的栅极电压来使堆叠(310，315)的晶体管的栅极免受过电压(高于晶体管的期望工作电压)。
图9A表示示例性电平移位器(900A)的电路图，该电平移位器(900A)可以用于向根据本发明的HSHV逆变器的高堆叠(310)提供输入信号的电平移位版本。如在电路图中可见，电平移位器(900A)包括：输入缓冲级(910)，其对逆变器的输入信号Input进行缓冲并将经缓冲的输入信号馈送到两个缓冲器；缓冲器(945)，其将Cntrl输入信号输出到HSHV逆变器的低堆叠(315)；以及缓冲器(940)，其将输入信号的与Cntrl信号同相的电平移位版本Cntrl*输出到HSHV逆变器的高堆叠(310)。缓冲器(910，945)在参考低电压(Gnd)与Vddl(例如2.5V)之间进行操作，然而缓冲器(940)在高电压Vdd(例如15V)与基本上等于Vdd-Vddl(例如12.5V)的高缓冲器参考电压之间进行操作。高缓冲器参考电压的产生是通过电路(915)、电路(925)、电路(920)和电路(930)来提供的，其中，电路(915)包括与经堆叠的串联连接的电容器并联的经堆叠的串联连接的电阻器，电路(925)包括经堆叠的PMOS晶体管，每个PMOS晶体管被配置为电压跟随器以缓冲电路(915)的节点，电路(920)包括串联连接的NMOS晶体管和串联连接的PMOS晶体管的两个并联相同的堆叠。应注意的是，电平移位器(900A)中使用的所有晶体管都具有比高电压Vdd(例如15V)低得多(例如2.5V)的电压处理能力。图9B示出了根据本公开的包括电平移位器(900A)的HSHV逆变器的简化框图。添加电容器C90和C91以确保施加至交叉耦接装置(910、930、940和945)的电压在快速变换期间被保持。具体地，电容器(C90)确保910与930之间的电压在快速变换期间被保持，而C91确保940与945之间的电压在快速变换期间被保持。
在图9A中的该电平移位器实现具有低静态电流的优点。唯一的静态电流经由电路(915)中的电阻分压器。可以通过增加电阻分压器中的电阻器值来使该电流最小化。
根据本公开的实施方式，上面提出的HSHV逆变器的上半部分或下半部分可以用作具有开漏配置的驱动器。图10中表示了这样的实施方式的示例性情况，其中，图8A的HSHV逆变器的下半部分包括低堆叠(315)、低堆叠偏置电路(325)和电路(345d)，低堆叠(315)、低堆叠偏置电路(325)和电路(345d)通过相同的互相连接被使用以在Cntrl信号的控制下提供开漏驱动器的功能。对应于电流吸收节点VSW的开漏(open-drain)可以用于连接上拉元件(1010)，上拉元件(1010)连接在节点VSW与高电压电源Vdd之间。因此，在Cntrl信号的控制下，节点VSW处的电压可以在基本上等于Vdd电压的高电压(对于Cntrl＝低)与基本上等于参考电压Gnd的低电压(对于Cntrl＝高)之间切换。尽管在图10中描绘的示例性情况下电阻器被示出为上拉元件(1010)，但是本领域技术人员容易理解，可以替代地和/或与电阻器组合来使用其他元件，例如二极管。
根据本公开的另一实施方式，可以通过考虑图8A的HSHV逆变器或上面提出的任何HSHV逆变器的上半部分来提供具有下拉元件的开漏配置。图11表示基于图8A的HSHV逆变器的具有下拉元件(1100)的这样的开漏实施方式(1100)。在这样的示例性配置中，馈送到高堆叠(310)的晶体管MS11的栅极的电平移位控制信号Cntrl*指示节点VSW处的输出信号的高状态/低状态。因此，在Cntrl*信号的控制下，节点VSW处的电压可以在基本上等于Vdd电压的高电压(对于Cntrl*＝低)与基本上等于参考电压Gnd的低电压(对于Cntrl*＝高)之间切换。
当与根据上面讨论(例如图3A至图9B)的本公开的各个实施方式的双堆叠配置——其中两个串联连接的堆叠(低堆叠315/高堆叠310)被用于在两个堆叠的公共节点处产生输出——相比较时，图10中描绘的单堆叠配置允许较简单的配置，同时提供与由双堆叠配置提供的益处相同的一些益处。特别地，堆叠偏置电路(325)和电路(345d)允许单堆叠开漏配置在比堆叠(315)的任何单个晶体管的电压处理能力高的电压进行操作，并且不需要电平移位器(例如图3A至图3C、图6A、图7A、图8A中的335)。本公开的单堆叠开漏配置可以用于例如DC-DC应用中，其中，在所述DC-DC应用中仅上拉或下拉被与二极管元件结合使用。
通过本说明书，已经公开了创新性的高速高电压HSHV驱动器，其在远高于HSHV驱动器中使用的低电压晶体管的电压处理能力的电压进行操作。
可以包括各个实施方式的新颖设备和系统的应用包括在高速计算机中使用的电子电路、通信和信号处理电路、调制解调器、单处理器或多处理器模块、单个或多个嵌入式处理器、数据交换机和专用模块，专用模块包括多层多芯片模块。这样的设备和系统还可以作为子部件被包括在各种电子系统中，例如电视、蜂窝电话、个人计算机(例如，膝上型计算机、台式计算机、手持式计算机、平板计算机等)、工作站、收音机、视频播放器、音频播放器(例如，mp3播放器)、车辆、医疗装置(例如，心脏监视器、血压监视器等)等。一些实施方式可以包括许多方法。
可以以不同于所描述的顺序的顺序执行本文描述的活动。关于本文中标识的方法来描述的各种活动可以以重复、串行或并行方式执行。
形成说明书的一部分的附图通过说明而非限制的方式示出了可以以其来实践主题的特定实施方式。以足够的细节描述了所示实施方式，以使本领域技术人员能够实践本文所公开的教示。可以利用和根据其得到其他实施方式，使得可以在不脱离本公开的范围的情况下进行结构和逻辑上的替换和改变。因此，该具体实施方式部分不应从限制性意义上来理解，并且各个实施方式的范围仅由所附权利要求以及这些权利要求有权享有的等同物的全部范围来限定。
发明主题的这样的实施方式可以在本文中单独地或共同地由术语“发明”来指代，这仅仅是为了方便起见而非意在将本申请的范围主动地限制为任何单个发明或发明构思——如果事实上公开了一个以上的发明的话。因此，尽管本文已说明和描述了特定实施方式，但经计算以实现相同目的的任何布置可以替代所示的特定实施方式。本公开旨在涵盖各个实施方式的任何和所有适应性修改或变化。在审阅以上描述后，上述实施方式的组合以及本文未具体描述的其他实施方式对于本领域技术人员而言将是明显的。
提供了本公开的摘要以使其符合37C.F.R.§1.72(b)，其中，37C.F.R.§1.72(b)要求将允许读者快速确定技术公开的性质的摘要。在以下的理解下提交了摘要：摘要将不会被用于解释或限制权利要求的范围或含义。在前面的具体实施方式中，出于组织本公开的目的，在单个实施方式中将各个特征分组在一起。本公开的该方法不应被解释为需要比每一项权利要求中明确记载的特征更多的特征。相反，发明主题可以在少于单个公开实施方式的所有特征中找到。因此，所附权利要求据此并入具体实施方式中，其中每一项权利要求独自作为单独的实施方式。

Claims (70)

1.一种高速高电压(HSHV)驱动器，包括：
第一类型的晶体管的第一堆叠，其耦接在所述HSHV驱动器的输出节点与高电压之间；
与所述第一类型相反的第二类型的晶体管的第二堆叠，其耦接在所述输出节点与参考电压之间；
第一偏置电路，其被配置成向所述第一堆叠提供偏置电压，所述第一偏置电路包括所述第二类型的晶体管的第一偏置堆叠；以及
第二偏置电路，其被配置成向所述第二堆叠提供偏置电压，所述第二偏置电路包括所述第一类型的晶体管的第二偏置堆叠，
其中：
所述HSHV驱动器操作为逆变器，所述逆变器具有输入信号和在所述输出节点处的输出信号，所述输入信号具有低电压，所述输出信号具有所述高电压，并且
所述第一堆叠、所述第二堆叠、所述第一偏置堆叠和所述第二偏置堆叠的晶体管具有远小于所述高电压的期望操作电压。
2.根据权利要求0所述的HSHV驱动器，其中，所述HSHV驱动器在以下模式下操作：
导通模式，其中，所述HSHV驱动器的所述输出节点处的电压基本上等于所述高电压，以及
关断模式，其中，所述HSHV驱动器的所述输出节点处的所述电压基本上等于所述参考电压，
其中，在所述导通模式和所述关断模式之一下的操作基于至所述HSHV驱动器的所述输入信号的电压电平。
3.根据权利要求1所述的HSHV驱动器，其中，所述第一堆叠或所述第二堆叠包括数目等于或高于三个的经堆叠的晶体管。
4.根据权利要求1所述的HSHV驱动器，其中，所述第一类型是P型并且所述第二类型是N型。
5.根据权利要求2所述的HSHV驱动器，其中，在所述导通模式下，所述第一堆叠和所述第一偏置堆叠的所有晶体管均导通，并且所述第二堆叠和所述第二偏置堆叠的所有晶体管均关断，而在所述关断模式下，所述第一堆叠和所述第一偏置堆叠的所有晶体管均关断，并且所述第二堆叠和所述第二偏置堆叠的所有晶体管均导通。
6.根据权利要求1所述的HSHV驱动器，其中：
所述第一堆叠、所述第一偏置堆叠、所述第二堆叠和所述第二偏置堆叠中的每一个的晶体管通过公共源极-漏极节点串联耦接，从而形成具有第一晶体管和末尾晶体管的耦接晶体管序列，
所述第一堆叠的第一晶体管的栅极节点被配置成接收所述输入信号的电平移位版本，
所述第二堆叠的第一晶体管的栅极节点被配置成接收所述输入信号，
所述第一堆叠的第一晶体管的源极节点耦接至所述高电压；
所述第二堆叠的第一晶体管的源极节点耦接至所述参考电压；
所述第一堆叠的末尾晶体管的漏极节点和所述第二堆叠的末尾晶体管的漏极节点耦接至所述输出节点；
所述第一堆叠的第一晶体管至末尾晶体管的栅极节点顺序地并且以一对一关系耦接至所述第一偏置堆叠的第一晶体管至末尾晶体管的源极节点和/或漏极节点，
所述第一堆叠的第一晶体管至末尾晶体管的公共源极-漏极节点顺序地并且以一对一关系耦接至所述第一偏置堆叠的第一晶体管至末尾晶体管的栅极节点，
所述第二堆叠的第一晶体管至末尾晶体管的栅极节点顺序地并且以一对一关系耦接至所述第二偏置堆叠的第一晶体管至末尾晶体管的源极节点和/或漏极节点，以及
所述第二堆叠的第一晶体管至末尾晶体管的公共源极-漏极节点顺序地并且以一对一关系耦接至所述第二偏置堆叠的第一晶体管至末尾晶体管的栅极节点。
7.根据权利要求6所述的HSHV驱动器，其中：
所述输入信号被配置成在所述参考电压与高于所述参考电压的电压之间切换，并且
所述输入信号的所述电平移位版本等于所述输入信号与DC电压之和，所述DC电压基本上等于所述高电压减去高于所述参考电压的所述电压。
8.根据权利要求7所述的HSHV驱动器，其中，高于所述参考电压的所述电压不大于所述期望操作电压中的任一个。
9.根据权利要求6所述的HSHV驱动器，其中，通过将所述第一偏置电路和所述第二偏置电路分别耦接至所述第一堆叠和所述第二堆叠的栅极节点和公共源极-漏极节点来提供至所述第一堆叠和所述第二堆叠的偏置电压。
10.根据权利要求9所述的HSHV驱动器，其中，所述第一堆叠在导通模式与关断模式之间的变换包括：与所述第一堆叠的第一晶体管至末尾晶体管响应于至所述第一堆叠的偏置电压而顺序关断同步地，所述第二堆叠的第一晶体管至末尾晶体管响应于至所述第二堆叠的偏置电压而顺序导通。
11.根据权利要求9所述的HSHV驱动器，其中，所述第一堆叠在关断模式与导通模式之间的变换包括：与所述第二堆叠的第一晶体管至末尾晶体管响应于至所述第二堆叠的偏置电压而顺序关断同步地，所述第一堆叠的第一晶体管至末尾晶体管响应于至所述第一堆叠的偏置电压而顺序导通。
12.根据权利要求6所述的HSHV驱动器，其中：
所述第一偏置电路还包括多个串联连接的电阻器，该多个串联连接的电阻器被配置为在耦接至所述第一堆叠的第一晶体管的源极节点的所述高电压与耦接至所述第一堆叠的末尾晶体管的漏极节点的所述输出节点之间的第一电阻性分压器，其中，所述第一电阻性分压器的连接所述多个串联连接的电阻器中的两个连续电阻器的电阻性节点以一对一关系耦接至所述第一堆叠的晶体管的公共源极-漏极节点，并且
所述第二偏置电路还包括多个串联连接的电阻器，该多个串联连接的电阻器被配置为在耦接至所述第二堆叠的第一晶体管的源极节点的所述参考电压与耦接至所述第二堆叠的末尾晶体管的漏极节点的所述输出节点之间的第二电阻性分压器，其中，所述第二电阻性分压器的连接所述多个串联连接的电阻器中的两个连续电阻器的电阻性节点以一对一关系耦接至所述第二堆叠的晶体管的公共源极-漏极节点。
13.根据权利要求12所述的HSHV驱动器，其中，从所述电阻性分压器的所述电阻性节点到所述公共源极-漏极节点的耦接是a)直接耦接、b)电阻性耦接和c)晶体管耦接中的一个或更多个。
14.根据权利要求12所述的HSHV驱动器，包括：
从所述电阻器节点到所述第一晶体管堆叠和所述第二晶体管堆叠的栅极节点的耦接，
其中，从所述电阻器节点到所述第一堆叠和所述第二堆叠中的晶体管的栅极节点的所述耦接经由晶体管。
15.根据权利要求14所述的HSHV驱动器，其中，经由晶体管的所述耦接包括源极跟随器电路。
16.根据权利要求14所述的HSHV驱动器，其中：
所述第一偏置电路还包括多个电容器，其中，每个电容器连接在所述第一电阻性分压器的电阻性节点与所述高电压之间，并且
所述第二偏置电路还包括多个电容器，其中，每个电容器连接在所述第二电阻性分压器的电阻性节点与所述参考电压之间。
17.根据权利要求15或16所述的HSHV驱动器，还包括：
第三偏置电路，其将所述第一堆叠的晶体管的公共源极-漏极节点耦接至所述第二堆叠的晶体管的公共源极-漏极节点。
18.根据权利要求17所述的HSHV驱动器，其中，所述第三偏置电路包括电容性耦接。
19.根据权利要求17所述的HSHV驱动器，还包括：
第四偏置电路，其将所述第一堆叠的每个晶体管的源极节点耦接至所述第一堆叠中的下一个晶体管的栅极节点，以及
第五偏置电路，其将所述第二堆叠的每个晶体管的源极节点耦接至所述第二堆叠中的下一个晶体管的栅极节点。
20.根据权利要求19所述的HSHV驱动器，其中，所述第四偏置电路和所述第五偏置电路包括电容性耦接。
21.根据权利要求12所述的HSHV驱动器，其中：
所述第一偏置电路还包括多个串联连接的电容器，该多个串联连接的电容器被配置为在耦接至所述第一堆叠的第一晶体管的源极节点的所述高电压与耦接至所述第一堆叠的末尾晶体管的所述输出节点之间的第一电容性分压器，其中，所述第一电容性分压器的连接所述多个串联连接的电容器中的两个连续电容器的电容性节点以一对一关系耦接至所述第一堆叠的晶体管的公共源极-漏极节点，并且
所述第二偏置电路还包括多个串联连接的电容器，该多个串联连接的电容器被配置为在耦接至所述第二堆叠的第一晶体管的源极节点的所述参考电压与耦接至所述第二堆叠的末尾晶体管的所述输出节点之间的第二电容性分压器，其中，所述第二电容性分压器的连接所述多个串联连接的电容器中的两个连续电容器的电容性节点以一对一关系耦接至所述第二堆叠的晶体管的公共源极-漏极节点。
22.根据权利要求21所述的HSHV驱动器，其中：
来自所述第一偏置电路的所述多个串联连接的电容器电阻性地耦接至所述第一堆叠的晶体管的公共源极-漏极节点，并且
来自所述第二偏置电路的所述多个串联连接的电容器电阻性地耦接至所述第二堆叠的晶体管的公共源极-漏极节点。
23.根据权利要求22所述的HSHV驱动器，还包括：
在来自所述第一偏置电路的所述多个串联连接的电容器与所述第一堆叠的晶体管的栅极节点之间的耦接，以及
在来自所述第二偏置电路的所述多个串联连接的电容器与所述第二堆叠的晶体管的栅极节点之间的耦接。
24.根据权利要求23所述的HSHV驱动器，其中：
在来自所述第一偏置电路的所述多个串联连接的电容器与所述第一堆叠的晶体管的栅极节点之间的所述耦接经由晶体管，并且
在来自所述第二偏置电路的所述多个串联连接的电容器与所述第二堆叠的晶体管的栅极节点之间的所述耦接经由晶体管。
25.根据权利要求6所述的HSHV驱动器，其中：
所述第一偏置电路还包括多个串联连接的电阻器，该多个串联连接的电阻器被配置为在耦接至所述第一堆叠的第一晶体管的源极节点的所述高电压与耦接至所述第一堆叠的末尾晶体管的漏极节点的所述输出节点之间的第一电阻性分压器，其中，所述第一电阻性分压器的连接所述多个串联连接的电阻器中的两个连续电阻器的电阻性节点耦接至所述第一堆叠的晶体管的栅极节点，并且
所述第二偏置电路还包括多个串联连接的电阻器，该多个串联连接的电阻器被配置为在耦接至所述第二堆叠的第一晶体管的源极节点的所述参考电压与耦接至所述第二堆叠的末尾晶体管的漏极节点的所述输出节点之间的第二电阻性分压器，其中，所述第二电阻性分压器的连接所述多个串联连接的电阻器中的两个连续电阻器的电阻性节点耦接至所述第二堆叠的晶体管的栅极节点。
26.根据权利要求25所述的HSHV驱动器，其中，从所述电阻器节点到所述第一堆叠和所述第二堆叠中的晶体管的栅极节点的所述耦接经由源极跟随器电路。
27.根据权利要求26所述的HSHV驱动器，还包括限流电路，其中，所述限流电路从所述第一偏置电路耦接至所述第二偏置电路。
28.根据权利要求27所述的HSHV驱动器，其中，所述限流电路是电阻器。
29.根据权利要求6所述的HSHV驱动器，其中，所述第一偏置电路和所述第二偏置电路被配置成以0Hz至20MHz的输出切换频率来提供所述HSHV驱动器的所述偏置电压。
30.根据权利要求6所述的HSHV驱动器，其中，所述第一偏置电路和所述第二偏置电路被配置成以0Hz至100MHz的输出切换频率来提供所述HSHV驱动器的所述偏置电压。
31.根据权利要求6所述的HSHV驱动器，其中，所述第一偏置电路和所述第二偏置电路被配置成以高于100MHz的输出切换频率来提供所述HSHV驱动器的所述偏置电压。
32.根据权利要求29至31中任一项所述的HSHV驱动器，其中，所述第一堆叠和所述第二堆叠的晶体管的偏置不超过跨所述晶体管的任意两个端子的期望操作电压。
33.一种高速高电压(HSHV)开漏驱动器，包括：
第一类型的晶体管的堆叠，其耦接在所述HSHV驱动器的输出节点与参考电压之间；
偏置电路，其被配置成向所述堆叠提供偏置电压，所述偏置电路包括第二类型的晶体管的偏置堆叠；
其中：
所述输出节点是晶体管的所述堆叠的输出晶体管的漏极节点，其适于通过上拉元件耦接至高电压，
所述HSHV驱动器操作为开漏逆变器，所述开漏逆变器具有输入信号和在所述输出节点处的输出信号，所述输入信号具有低电压，所述输出信号具有所述高电压，并且
所述堆叠和所述偏置堆叠的晶体管具有远小于所述高电压的期望操作电压。
34.一种高速高电压(HSHV)开漏驱动器，包括：
第二类型的晶体管的堆叠，其耦接在所述HSHV驱动器的输出节点与高电压之间；
偏置电路，其被配置成向所述堆叠提供偏置电压，所述偏置电路包括第一类型的晶体管的偏置堆叠；
其中：
所述输出节点是晶体管的所述堆叠的输出晶体管的漏极节点，其适于通过下拉元件耦接至参考电压，
所述HSHV驱动器操作为开漏逆变器，所述开漏逆变器具有输入信号和在所述输出节点处的输出信号，所述输入信号具有低电压，所述输出信号具有所述高电压，并且
所述堆叠和所述偏置堆叠的晶体管具有远小于所述高电压的期望操作电压。
35.根据权利要求33所述的HSHV开漏驱动器，其中，所述HSHV开漏驱动器在以下模式下操作：
导通模式，其中，所述输出节点处的电压基本上等于所述参考电压，以及
关断模式，其中，所述输出节点处的所述电压基本上等于所述高电压，
其中，在所述导通模式和所述关断模式之一下的操作基于至所述HSHV驱动器的所述输入信号的电压电平。
36.根据权利要求34所述的HSHV开漏驱动器，其中，所述HSHV开漏驱动器在以下模式下操作：
导通模式，其中，所述输出节点处的电压基本上等于所述高电压，以及
关断模式，其中，所述输出节点处的所述电压基本上等于所述参考电压，
其中，在所述导通模式和所述关断模式之一下的操作基于至所述HSHV驱动器的所述输入信号的电压电平。
37.根据权利要求33或34所述的HSHV开漏驱动器，其中，所述堆叠包括数目等于或高于三个的经堆叠的晶体管。
38.根据权利要求33或34所述的HSHV开漏驱动器，其中，所述第一类型是N型并且第二类型是P型。
39.根据权利要求35或36所述的HSHV开漏驱动器，其中，在所述导通模式下，所述堆叠和所述偏置堆叠的所有晶体管均导通，而在所述关断模式下，所述堆叠和所述偏置堆叠的所有晶体管均关断。
40.根据权利要求33所述的HSHV开漏驱动器，其中：
所述堆叠和所述偏置堆叠的晶体管通过公共源极-漏极节点串联耦接，从而形成具有第一晶体管和末尾晶体管的耦接晶体管序列，
所述堆叠的末尾晶体管是所述输出晶体管，并且所述堆叠的第一晶体管是所述HSHV开漏驱动器的输入晶体管，
所述输入晶体管的栅极节点被配置成接收所述输入信号，
所述输入晶体管的源极节点耦接至所述参考电压；
所述堆叠的第一晶体管至末尾晶体管的栅极节点顺序地并且以一对一关系耦接至所述偏置堆叠的第一晶体管至末尾晶体管的源极节点和/或漏极节点，并且
所述堆叠的第一晶体管至末尾晶体管的公共源极-漏极节点顺序地并且以一对一关系耦接至所述偏置堆叠的第一晶体管至末尾晶体管的栅极节点。
41.根据权利要求34所述的HSHV开漏驱动器，其中：
所述堆叠和所述偏置堆叠的晶体管通过公共源极-漏极节点串联耦接，从而形成具有第一晶体管和末尾晶体管的耦接晶体管序列，
所述堆叠的末尾晶体管是所述输出晶体管，并且所述堆叠的第一晶体管是所述HSHV开漏驱动器的输入晶体管，
所述输入晶体管的栅极节点被配置成接收所述输入信号，所述输入信号是电平移位信号，
所述输入晶体管的源极节点耦接至所述高电压；
所述堆叠的第一晶体管至末尾晶体管的栅极节点顺序地并且以一对一关系耦接至所述偏置堆叠的第一晶体管至末尾晶体管的源极节点和/或漏极节点，并且
所述堆叠的第一晶体管至末尾晶体管的公共源极-漏极节点顺序地并且以一对一关系耦接至所述偏置堆叠的第一晶体管至末尾晶体管的栅极节点。
42.根据权利要求40或41所述的HSHV开漏驱动器，其中，所述输入信号被配置成在所述参考电压与高于所述参考电压且低于所述期望操作电压中的每一个的电压之间进行切换。
43.根据权利要求40或41所述的HSHV开漏驱动器，其中，通过将所述偏置电路耦接至所述堆叠的栅极节点和公共源极-漏极节点来提供至所述堆叠的所述偏置电压。
44.根据权利要求40或41所述的HSHV开漏驱动器，其中，
所述偏置电路还包括多个串联连接的电阻器，该多个串联连接的电阻器被配置为在所述堆叠的第一晶体管的源极节点与所述堆叠的末尾晶体管的漏极节点之间的电阻性分压器，并且
所述电阻性分压器的连接所述多个串联连接的电阻器中的两个连续电阻器的电阻性节点以一对一关系耦接至所述堆叠的晶体管的公共源极-漏极节点。
45.根据权利要求44所述的HSHV开漏驱动器，其中，从所述电阻性分压器的所述电阻性节点到所述公共源极-漏极节点的耦接是a)直接耦接、b)电阻性耦接和c)晶体管耦接中的一个或更多个。
46.根据权利要求44所述的HSHV开漏驱动器，还包括：
从所述电阻器节点到所述晶体管堆叠的栅极节点的耦接，
其中，从所述电阻器节点到所述堆叠中的晶体管的栅极节点的所述耦接经由晶体管。
47.根据权利要求46所述的HSHV开漏驱动器，其中，经由晶体管的所述耦接包括源极跟随器电路。
48.根据权利要求46所述的HSHV开漏驱动器，其中，所述偏置电路还包括多个电容器，其中，每个电容器连接在所述电阻性分压器的电阻性节点与所述堆叠的第一晶体管的源极节点之间。
49.根据权利要求44所述的HSHV开漏驱动器，其中：
所述偏置电路还包括多个串联连接的电容器，该多个串联连接的电容器被配置为在所述堆叠的第一晶体管的源极节点与耦接至所述堆叠的末尾晶体管的漏极的所述输出节点之间的电容性分压器，并且
所述电容性分压器的连接所述多个串联连接的电容器中的两个连续电容器的电容性节点以一对一关系耦接至所述堆叠的晶体管的公共源极-漏极节点。
50.根据权利要求49所述的HSHV开漏驱动器，其中，来自所述偏置电路的所述多个串联连接的电容器电阻性地耦接至所述堆叠的晶体管的公共源极-漏极节点。
51.根据权利要求49所述的HSHV开漏驱动器，还包括在来自所述第一偏置电路的所述多个串联连接的电容器与所述堆叠的晶体管的栅极节点之间的耦接。
52.根据权利要求51所述的HSHV开漏驱动器，其中，在来自所述偏置电路的所述多个串联连接的电容器与所述堆叠的晶体管的栅极节点之间的所述耦接经由晶体管。
53.根据权利要求40或41所述的HSHV开漏驱动器，其中：
所述偏置电路还包括多个串联连接的电阻器，该多个串联连接的电阻器被配置为在所述堆叠的第一晶体管的源极节点与所述堆叠的末尾晶体管的漏极节点之间的电阻性分压器，并且
所述电阻性分压器的连接所述多个串联连接的电阻器中的两个连续电阻器的电阻性节点耦接至所述堆叠的晶体管的栅极节点。
54.根据权利要求53所述的HSHV开漏驱动器，其中，从所述电阻器节点到所述堆叠中的晶体管的栅极节点的所述耦接经由源极跟随器电路。
55.根据权利要求40或41所述的HSHV开漏驱动器，其中，所述偏置电路被配置成以0Hz至20MHz的输出切换频率来提供所述HSHV开漏驱动器的所述偏置电压。
56.根据权利要求40或41所述的HSHV开漏驱动器，其中，所述偏置电路被配置成以0Hz至100MHz的输出切换频率来提供所述HSHV开漏驱动器的所述偏置电压。
57.根据权利要求40或41所述的HSHV开漏驱动器，其中，所述偏置电路被配置成以高于100MHz的输出切换频率来提供所述HSHV开漏驱动器的所述偏置电压。
58.根据权利要求55所述的HSHV开漏驱动器，其中，所述堆叠的晶体管的偏置不超过跨所述晶体管的任意两个端子的期望操作电压。
59.根据权利要求56所述的HSHV开漏驱动器，其中，所述堆叠的晶体管的偏置不超过跨所述晶体管的任意两个端子的期望操作电压。
60.根据权利要求57所述的HSHV开漏驱动器，其中，所述堆叠的晶体管的偏置不超过所述跨晶体管的任意两个端子的期望操作电压。
61.一种用于偏置高速高电压(HSHV)驱动器的方法，所述方法包括：
提供第一类型的晶体管的第一堆叠，所述第一堆叠耦接在所述HSHV驱动器的输出节点与高电压之间；
提供与所述第一类型相反的第二类型的晶体管的第二堆叠，所述第二堆叠耦接在所述输出节点与参考电压之间；
通过耦接至所述第一堆叠的第一偏置电路向所述第一堆叠提供偏置电压，所述第一偏置电路包括所述第二类型的晶体管的第一偏置堆叠；以及
通过耦接至所述第二堆叠的第二偏置电路向所述第二堆叠提供偏置电压，所述第二偏置电路包括所述第一类型的晶体管的第二偏置堆叠；
其中：
所述HSHV驱动器操作为逆变器，所述逆变器具有输入信号和在所述输出节点处的输出信号，所述输入信号具有低电压，所述输出信号具有所述高电压，并且
所述第一堆叠、所述第二堆叠、所述第一偏置堆叠和所述第二偏置堆叠的晶体管具有远小于所述高电压的期望操作电压。
62.根据权利要求61所述的方法，还包括：
响应于所述输入信号的状态的变化，所述第一堆叠在导通模式与关断模式之间的变换阶段包括：与所述第一堆叠的第一晶体管至末尾晶体管响应于至所述第一堆叠的偏置电压而顺序关断同步地，所述第二堆叠的第一晶体管至末尾晶体管响应于至所述第二堆叠的偏置电压而顺序导通。
63.根据权利要求62所述的方法，其中：
所述第二堆叠的第一晶体管至末尾晶体管的顺序导通与所述第二偏置堆叠的第一晶体管至末尾晶体管的顺序导通同步，并且
所述第一堆叠的第一晶体管至末尾晶体管的顺序关断与所述第一偏置堆叠的第一晶体管至末尾晶体管的顺序关断同步。
64.根据权利要求63所述的方法，其中，向所述第一堆叠和所述第二堆叠提供所述偏置电压包括：
响应于所述输入信号的状态的变化，在所述第一堆叠的所述变换阶段期间通过电容性耦接来控制所述偏置电压，以及在所述变换阶段之后通过电阻性耦接来控制所述偏置电压。
65.根据权利要求64所述的方法，其中，所述电容性耦接包括捆绑电容器以捆绑所述第一堆叠和第二堆叠的在所述变换阶段期间具有相同的电压摆动的低阻抗和高阻抗节点对。
66.根据权利要求64所述的方法，其中，所述电容性耦接包括耦接在所述第一堆叠和所述第二堆叠的相邻晶体管的栅极节点与源极节点之间的电容器。
67.根据权利要求64所述的方法，其中，所述电容性耦接包括：耦接在所述高电压与所述第一堆叠的节点之间的电容器；以及耦接在所述参考电压与所述第二堆叠的节点之间的电容器。
68.根据权利要求64所述的方法，其中，所述电阻性耦接包括：第一电阻性分压器，其耦接在所述高电压与所述第一堆叠的节点之间；以及第二电阻性分压器，其耦接在所述参考电压与所述第二堆叠的节点之间。
69.根据权利要求61所述的方法，其中，所述第一堆叠或所述第二堆叠包括数目等于或大于三个的经堆叠的晶体管。
70.一种用于偏置第一类型的晶体管的堆叠的方法，所述第一类型的晶体管的堆叠用于在远高于所述晶体管的期望操作电压的高电压处操作，所述方法包括：
将第二类型的晶体管的偏置堆叠的节点以一对一关系耦接至晶体管的所述堆叠的节点；
基于所述耦接，将晶体管的所述堆叠的栅极节点连接至晶体管的所述偏置堆叠的源极节点；
基于所述耦接，将晶体管的所述偏置堆叠的栅极节点连接至晶体管的所述堆叠的漏极节点；
将电阻器网络耦接至晶体管的所述堆叠的节点；
将电容器网络耦接至晶体管的所述堆叠的节点；
在晶体管的所述堆叠的变换阶段期间，通过耦接的电容器网络控制至晶体管的所述堆叠的偏置电压；以及
在所述变换阶段之后，通过耦接的电阻器网络控制所述偏置电压，
其中：
所述变换阶段响应于至晶体管的所述堆叠的第一晶体管的输入信号的状态的变化，
在所述变换阶段期间，晶体管的所述堆叠和晶体管的所述偏置堆叠的晶体管从导通状态到关断状态或者从关断状态到导通状态顺序地改变状态，并且
所述偏置电压被控制成在所述变换阶段期间和之后不超过晶体管的所述堆叠的晶体管的期望操作电压。
CN201680083259.4A 2016-03-10 2016-04-27 高速高电压驱动器 Expired - Fee Related CN108886359B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210300849.5A CN114726351A (zh) 2016-03-10 2016-04-27 高速高电压驱动器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/066,647 US9793892B2 (en) 2016-03-10 2016-03-10 High speed and high voltage driver
US15/066,647 2016-03-10
PCT/US2016/029622 WO2017155557A1 (en) 2016-03-10 2016-04-27 High speed and high voltage driver

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202210300849.5A Division CN114726351A (zh) 2016-03-10 2016-04-27 高速高电压驱动器

Publications (2)

Publication Number Publication Date
CN108886359A true CN108886359A (zh) 2018-11-23
CN108886359B CN108886359B (zh) 2022-04-15

Family

ID=55969475

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201680083259.4A Expired - Fee Related CN108886359B (zh) 2016-03-10 2016-04-27 高速高电压驱动器
CN202210300849.5A Pending CN114726351A (zh) 2016-03-10 2016-04-27 高速高电压驱动器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202210300849.5A Pending CN114726351A (zh) 2016-03-10 2016-04-27 高速高电压驱动器

Country Status (4)

Country Link
US (5) US9793892B2 (zh)
CN (2) CN108886359B (zh)
DE (1) DE112016006565T5 (zh)
WO (1) WO2017155557A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10270437B2 (en) * 2016-01-08 2019-04-23 Qorvo Us, Inc. RF switch having reduced signal distortion
US10454529B2 (en) 2016-01-08 2019-10-22 Qorvo Us, Inc. RF branch with improved power handling
US9793892B2 (en) * 2016-03-10 2017-10-17 Peregrine Semiconductor Corporation High speed and high voltage driver
US10024887B2 (en) 2016-08-24 2018-07-17 Texas Instruments Incorporated Methods and circuitry for analyzing voltages
US10263615B2 (en) 2016-08-24 2019-04-16 Texas Instruments Incorporated Circuit and method for driving a device through drive cycles
US10608623B2 (en) 2016-12-21 2020-03-31 Qorvo US. Inc. Transistor-based radio frequency (RF) switch
US10320379B2 (en) 2016-12-21 2019-06-11 Qorvo Us, Inc. Transistor-based radio frequency (RF) switch
US10128835B2 (en) * 2017-02-20 2018-11-13 Stmicroelectronics International N.V. Aging tolerant I/O driver
DE102017112248B4 (de) * 2017-06-02 2019-06-27 Infineon Technologies Dresden Gmbh Elektronische Schaltung mit mehreren in Reihe geschalteten elektronischen Schaltern und einer Ansteuerschaltung und Verfahren
US10622994B2 (en) * 2018-06-07 2020-04-14 Vishay-Siliconix, LLC Devices and methods for driving a semiconductor switching device
US10608630B1 (en) * 2018-06-26 2020-03-31 Xilinx, Inc. Method of increased supply rejection on single-ended complementary metal-oxide-semiconductor (CMOS) switches
US11916026B2 (en) * 2018-08-16 2024-02-27 Qualcomm Incorporated High voltage supply clamp
US10911044B1 (en) * 2019-12-05 2021-02-02 Integrated Silicon Solution, (Cayman) Inc. Wide range output driver circuit for semiconductor device
US11418189B2 (en) 2020-06-26 2022-08-16 Advanced Micro Devices, Inc. High voltage output circuit with low voltage devices using data dependent dynamic biasing
US11463084B1 (en) 2021-09-01 2022-10-04 Advanced Micro Devices, Inc. Level shifting output circuit
US11799287B2 (en) 2021-11-09 2023-10-24 Qualcomm Incorporated Area efficient level translating trigger circuit for electrostatic discharge events
US20230412083A1 (en) * 2022-05-31 2023-12-21 Texas Instruments Incorporated Quasi-resonant isolated voltage converter
US12085970B1 (en) * 2023-02-07 2024-09-10 Synopsys, Inc. High-voltage IO drivers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5936433A (en) * 1998-01-23 1999-08-10 National Semiconductor Corporation Comparator including a transconducting inverter biased to operate in subthreshold
KR20010003736A (ko) * 1999-06-25 2001-01-15 김영환 고전압 인버터
JP2001094404A (ja) * 1999-09-24 2001-04-06 Toshiba Corp 電圧制御遅延回路

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5973534A (en) * 1998-01-29 1999-10-26 Sun Microsystems, Inc. Dynamic bias circuit for driving low voltage I/O transistors
US7112995B2 (en) * 2003-08-22 2006-09-26 Idaho Research Foundation, Inc. Low voltage to high voltage level shifter and related methods
US7385424B2 (en) * 2005-06-30 2008-06-10 International Business Machines Corporation High-speed differential receiver
US8610470B2 (en) * 2008-12-10 2013-12-17 Seiko Epson Corporation Inverter circuit
US7932762B2 (en) * 2008-12-18 2011-04-26 Lsi Corporation Latch and DFF design with improved soft error rate and a method of operating a DFF
US7936209B2 (en) * 2009-04-23 2011-05-03 Lsi Corporation I/O buffer with low voltage semiconductor devices
US8350624B2 (en) * 2010-09-01 2013-01-08 Peregrine Semiconductor Corporation Amplifiers and related biasing methods and devices
US8330504B2 (en) * 2011-02-04 2012-12-11 Peregrine Semiconductor Corporation Dynamic biasing systems and methods
CN103765777B (zh) * 2011-06-29 2017-06-06 辛纳普蒂克斯公司 使用中压装置的高压驱动器
GB201122265D0 (en) 2011-12-23 2012-02-01 Icsense Nv DC-DC Converter circuit
TW201419771A (zh) * 2012-11-08 2014-05-16 Ind Tech Res Inst 切換電路及射頻切換電路及其切換方法
JP6088331B2 (ja) * 2013-04-10 2017-03-01 富士通株式会社 充放電信号回路およびｄｃｄｃコンバータ
JP6171861B2 (ja) 2013-11-07 2017-08-02 富士通株式会社 充放電信号回路およびｄｃｄｃコンバータ
US9143124B2 (en) * 2014-02-18 2015-09-22 Acco Switch controls
US9843258B2 (en) * 2015-02-23 2017-12-12 Empower Semiconductor, Inc. Buck power stage with multiple MOSFET types
US9548739B2 (en) * 2015-03-27 2017-01-17 Qualcomm Incorporated Drive for cascode stack of power FETs
US9742400B2 (en) * 2015-05-06 2017-08-22 Infineon Technologies Ag System and method for driving radio frequency switch
US10270437B2 (en) * 2016-01-08 2019-04-23 Qorvo Us, Inc. RF switch having reduced signal distortion
US10044349B2 (en) * 2016-01-08 2018-08-07 Qorvo Us, Inc. Radio frequency (RF) switch with on and off switching acceleration
US10454529B2 (en) * 2016-01-08 2019-10-22 Qorvo Us, Inc. RF branch with improved power handling
US9793892B2 (en) 2016-03-10 2017-10-17 Peregrine Semiconductor Corporation High speed and high voltage driver
US10680605B2 (en) * 2018-02-28 2020-06-09 Infineon Technologies Ag Bias circuit and method for a high-voltage RF switch

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5936433A (en) * 1998-01-23 1999-08-10 National Semiconductor Corporation Comparator including a transconducting inverter biased to operate in subthreshold
KR20010003736A (ko) * 1999-06-25 2001-01-15 김영환 고전압 인버터
US6262601B1 (en) * 1999-06-25 2001-07-17 Hyundai Electronics Industries Co., Ltd. Inverter for high voltage full swing output
JP2001094404A (ja) * 1999-09-24 2001-04-06 Toshiba Corp 電圧制御遅延回路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
TOSHIYUKI YAMAGISHI: "An area-efficient, standard-cell based on-chip NMOS and PMOS performance monitor for process variability compensation", 《2012 IEEE COOL CHIPS XV》 *
何惠森: "一种精简的高速率功率MOS驱动器", 《西安电子科技大学学报》 *

Also Published As

Publication number Publication date
US20190363710A1 (en) 2019-11-28
US20180076812A1 (en) 2018-03-15
US20170264288A1 (en) 2017-09-14
US10784861B2 (en) 2020-09-22
US20180241393A1 (en) 2018-08-23
CN114726351A (zh) 2022-07-08
CN108886359B (zh) 2022-04-15
US9979387B2 (en) 2018-05-22
US11277130B2 (en) 2022-03-15
WO2017155557A1 (en) 2017-09-14
US20210067158A1 (en) 2021-03-04
US10171075B2 (en) 2019-01-01
DE112016006565T5 (de) 2018-12-20
US9793892B2 (en) 2017-10-17

Similar Documents

Publication Publication Date Title
CN108886359A (zh) 高速高电压驱动器
US10854500B2 (en) Gate driver circuitry for power transistors
CN107005163B (zh) 用于GaN电路负载的GaN电路驱动器
CN206363743U (zh) 用于半桥或全桥输出驱动级的栅极驱动器电路及电子系统
CN105934818B (zh) 用于驱动高侧功率晶体管的集成高侧栅极驱动器结构和电路
CN104124954B (zh) 电平转换电路及其操作方法
US9263935B2 (en) Charge and discharge signal circuit and DC-DC converter
KR102020071B1 (ko) 송신 회로를 갖는 구동 회로 및 동작 방법
US20170134016A1 (en) Reduced Dissipation Switch FET Gate Biasing
CN107438948A (zh) 针对功率fet的共源共栅堆叠的驱动
JPH02282788A (ja) 表示駆動回路
CN114679055B (zh) 开关电源电路及终端设备
TW201233015A (en) Power converter and gate driver of power transistor thereof
US9077259B2 (en) Gate driver circuit and method
CN102655407B (zh) 双向输入/输出电路
CN1228845C (zh) 线性电流/电压特性的金属氧化物半导体输出驱动电路
CN110391809A (zh) 堆叠晶体管电路的应力降低
CN1989582A (zh) 带有电荷转移的升压开关驱动器
JP2014039395A (ja) 半導体集積回路（エネルギー変換回路）
JP2011250646A (ja) 整流回路及び該整流回路の制御回路
US20140240028A1 (en) High voltage switching circuits
TW201034376A (en) Buffer control circuit with dead-time control
JPH03265216A (ja) 半導体素子出力回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20220415

CF01 Termination of patent right due to non-payment of annual fee