CN108877866A - 半导体器件及其内部电压调整方法 - Google Patents

半导体器件及其内部电压调整方法 Download PDF

Info

Publication number
CN108877866A
CN108877866A CN201810205142.XA CN201810205142A CN108877866A CN 108877866 A CN108877866 A CN 108877866A CN 201810205142 A CN201810205142 A CN 201810205142A CN 108877866 A CN108877866 A CN 108877866A
Authority
CN
China
Prior art keywords
semiconductor devices
voltage
builtin voltage
builtin
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810205142.XA
Other languages
English (en)
Other versions
CN108877866B (zh
Inventor
朴宰范
郑捀华
李椙晛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN108877866A publication Critical patent/CN108877866A/zh
Application granted granted Critical
Publication of CN108877866B publication Critical patent/CN108877866B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体器件可以包括：修调电路，其适用于产生基于代码值而调整的参考电压；以及内部电压发生电路，其适用于基于参考电压来产生内部电压，其中内部电压发生电路适用于以根据操作模式而变化的分压比来将内部电压进行分压，并且适用于基于分压后的内部电压与参考电压的比较来产生内部电压。

Description

半导体器件及其内部电压调整方法
相关申请的交叉引用
本申请要求2017年5月8日提交的申请号为10-2017-0057541的韩国专利申请的优先权，其公开内容通过引用整体合并于此。
技术领域
本发明的示例性实施例涉及一种半导体器件，具体地，涉及一种产生内部电压的半导体器件。
背景技术
从半导体器件外部提供的电源电压或接地电压的电压电平会随时因噪声或干扰而改变。因此，为了稳定地维持其电压电平，半导体器件使用外部电源电压或接地电压来产生各种电平的内部电压。例如，为了产生核心电压，诸如DRAM(动态随机存取存储器)、NAND闪存和微处理器的半导体器件将参考电压与反馈核心电压进行比较，当核心电压比参考电压电平低时升高核心电压的电平，而当核心电压比参考电压电平高时抑制核心电压的产生。因此，可以基于参考电压的电平来适当地调整所产生的内部电压的电平。
然而，在制造一个半导体器件时可能涉及各种工艺，并且可以不以相同的方式来执行每个工艺。因为要执行许多工艺，所以各个芯片中包括的晶体管的宽度、长度和离子掺杂浓度可以彼此不同。即，半导体器件可以包括具有与原始预期设计相比略微不同的阈值电压或电流供应能力的晶体管。
当半导体器件中内部电路的特性变化时，其内部电压可能具有与所设计的目标电平不同的电平。为了将可能随工艺变化而变化的内部电压的电平调整到设计目标电平，可以通过测试来感测内部电压的电平，并且可以修调针对内部电压的参考电压的电平。
例如，可以通过在半导体芯片的晶片处理步骤中的测试来调整参考电压的电平。在同一晶片上经历相同工艺的半导体芯片可能不具有相同的参考电压电平，确切地说，参考电压电平可能会在一定的分布范围内扩散。为此，在半导体器件的晶片处理步骤中使用用于调整分压比以将参考电压调谐到目标电平的参考电压修调电路。即，在晶片处理步骤中，可以使用参考电压修调电路来将参考电压调整到目标电平。
因此，需要一种使用参考电压的修调操作来更有效地减小内部电压的偏差的方法。
发明内容
各种实施例涉及一种能够减小由多个半导体器件产生的内部电压的偏差的内部电压调整方法。
根据本发明的一个实施例，一种半导体器件包括：修调电路，其适用于产生基于代码值而调整的参考电压；以及内部电压发生电路，其适用于基于参考电压来产生内部电压，其中，内部电压发生电路适用于以根据操作模式而变化的分压比来将内部电压分压，并且适用于基于分压后的内部电压与参考电压的比较来产生内部电压。
根据本发明的一个实施例，一种内部电压调整方法包括：基于与目标电平具有差值的预目标电平来由多个半导体器件产生内部电压，该差值与校正电平的一半相对应；基于所产生的内部电压来划分多个半导体器件；以及通过校正电平来调整被划分的半导体器件的内部电压。
根据本发明的一个实施例，一种内部电压调整方法包括：基于目标电平来由多个半导体器件产生内部电压；检测多个半导体器件之中所产生的内部电压比目标电平小或大偏差的一半的半导体器件；将检测到的半导体器件的内部电压调整偏差的一半。
附图说明
图1和图2是示出根据一个实施例的半导体器件的内部电压发生电路的框图。
图3是示出根据一个实施例的用于将参考电压提供给图1和图2的内部电压发生电路的修调电路的框图。
图4是示出根据一个实施例的半导体器件的框图。
图5是示出根据一个实施例的用于调整半导体器件的内部电压的方法的流程图。
图6和图7是示出根据一个实施例的图4的内部电压发生电路的配置的电路图。
图8是示出根据另一个实施例的用于调整半导体器件的内部电压的方法的流程图。
图9是示出根据另一个实施例的图4的内部电压发生电路的配置的电路图。
具体实施方式
下面将参照附图来更详细地描述各种实施例。然而，本发明可以采用不同的形式来实施，而不应被解释为限于本文所阐述的实施例。确切地说，提供这些实施例使得本公开将是全面和完整的，并且将向本领域技术人员充分地传达本发明的范围。贯穿本公开，在本发明的各个附图和实施例中，相同的附图标记表示相同的部件。
参考图1至图3，描述了根据一个示例性实施例的半导体器件的内部电压发生电路。
图1和图2是示出根据一个实施例的半导体器件的内部电压发生电路的框图。图1示出了使用电荷泵浦方法的内部电压发生电路，并且图2示出了使用调节方法的内部电压发生电路。
首先，参考图1，内部电压发生电路100包括电平检测器110、环形振荡器120和电荷泵130。
根据一个示例性实施例，电平检测器110将参考电压VREF_VPP与反馈内部电压(例如，高电压VPP)进行比较，并检测高电压VPP的电平使得高电压VPP可以维持恒定的电压电平。即，电平检测器110将高电压VPP与参考电压VREF_VPP进行比较，并且例如当高电压VPP比参考电压VREF_VPP低时输出检测信号DETECT_VPP。电平检测器110包括分压器111(例如，其具有串联耦接在高电压端子VPP与接地电压端子GND之间的电阻器5*R1)和使用差分放大器AMP实现的比较器112。比较器112可以将由分压器111分压得到的高电压DIV_VPP与参考电压VREF_VPP进行比较。
根据一个示例性实施例，环形振荡器120响应于检测信号DETECT_VPP来产生用于产生高电压VPP的振荡信号OSC。电荷泵130基于振荡信号OSC来执行电荷泵浦操作。在一个示例中，当所述分压得到的高电压DIV_VPP比参考电压VREF_VPP低时，内部电压发生电路100通过提升外部电源电压来产生高电压VPP。
参考图2，内部电压发生电路200包括参考电压发生器210和调节器220。
参考电压发生器210可以从修调电路300(参考图3)接收参考电压(例如，针对核心电压的参考电压VREF_VCORE)，并且选择性地升高/降低参考电压。参考电压发生器210包括比较器211、分压器212和选择器213。
比较器211包括差分放大器AMP，以通过差分放大器AMP的反馈操作将由电阻器R设置的恒定电流传递到分压器212。分压器212可以包括串联耦接并具有相同大小的电阻器R2，并且分压器212可以将电压电平输出到电阻器R2之间的第一节点UP和第二节点DN，该电压电平具有根据电阻器R2的电阻比的预定偏差。选择器213包括多路复用器MUX，以根据选择信号SEL来从第一节点UP的电压电平和第二节点DN的电压电平中进行选择，并输出可以比核心电压VCORE高出预定电平的参考电压VREF_VCORE'。
根据一个实施例，调节器220包括LDO(低压降)调节器。调节器220可以用差分放大器和晶体管(未示出)来实现，并且可以通过将从参考电压发生器210输出的参考电压VREF_VCORE'降低预定电平来产生核心电压VCORE。
图3是示出根据一个示例性实施例的用于调整提供给图1和图2的内部电压发生电路的参考电压的修调电路300的框图。
修调电路300可以输出内部电压发生电路100和200产生内部电压VPP和VCORE的参考电压VREF_VPP和VREF_VCORE。修调电路300可以分别调整参考电压VREF_VPP和VREF_CORE的电平以抵消半导体器件中的工艺变化。修调电路300包括分压器310和选择器320，并且通过以下测试过程来修调参考电压VREF_VPP和VREF_VCORE的电平。
首先，修调电路300使用设置为默认值的代码CODE1和CODE2来产生在预定电平处的参考电压VREF_VPP和VREF_VCORE，并且内部电压发生电路100和200可以基于参考电压VREF_VPP和VREF_VCORE来产生内部电压VPP和VCORE。在测试过程期间，修调电路300可以监测在半导体器件中产生的内部电压VPP和VCORE，并且基于具有各种电平A至C的参考电压VREF_VPP和VREF_VCORE来改变代码CODE1和CODE2以扫描内部电压VPP和VCORE。因此，修调电路300可以在内部电压VPP和VCORE最接近于目标电平时确保代码CODE1和CODE2，将代码CODE1和CODE2编程到例如半导体器件的熔丝电路中，并且结束用于修调半导体器件的参考电压VREF_VPP和VREF_VCORE的测试。
然而，使用根据一个实施例的如图3所示的修调电路300的测试可能具有有限的修调分辨率。参考图3，修调电路300可以通过具有相同大小的数个(例如三个)电阻器来将一个参考电压VREF进行分压，以便产生各种电平的参考电压。因此，输出到节点A至D的电压可以具有预定的电压电平差，并且修调后的参考电压不能被调整小于预定的差值。此时，参考电压电平被调整的最小单位可以被称为修调分辨率。
修调分辨率可以影响由多个半导体器件产生的内部电压的偏差。例如，当多个半导体器件的内部电压发生电路100如图1所示将反馈高电压VPP五分压并且将分压后的电压与参考电压VREF_VPP进行比较时，由多个半导体器件产生的高电压VPP的偏差可以与修调分辨率大小的五倍相对应。因此，所期望的是通过参考电压的修调操作使内部电压的偏差最小化。
图4是示出根据一个示例性实施例的半导体器件的框图。
图4示出了根据一个示例性实施例的用于调整多个半导体器件410的内部电压的系统400。系统400还可以包括用于调整和测试多个半导体器件410的内部电压的测试设备420。根据一个实施例，多个半导体器件410可以包括晶片上的存储器裸片，并且测试设备420可以包括用于测试晶片级的存储器裸片的测试装备。然而，本领域技术人员将容易理解，本实施例可以应用于半导体制造工艺中的任何合适的一种制造工艺，并且不限于测试环境。
半导体器件410中的每个半导体器件可以包括修调电路411和内部电压发生电路412。修调电路411可以产生根据代码值CODE而调整的参考电压VREF。内部电压发生电路412可以基于参考电压VREF来产生要在半导体器件410的内部电路中使用的内部电压VIN。根据一个实施例，内部电压发生电路412可以以根据操作模式而不同的分压比来将内部电压VIN进行分压，并且通过将分压后的内部电压与参考电压VREF进行比较来产生内部电压VIN。即，可以根据指示操作模式的操作模式信号MODE来调整内部电压发生电路412的内部电压VIN的分压比。
测试设备420可以监测半导体器件410的内部电压VIN，并且根据监测结果来设置用于调整半导体器件410的参考电压VREF的代码值CODE或设置用于调整内部电压VIN的分压比的操作模式信号MODE。测试设备420可以将所设置的代码值CODE或所设置的操作模式信号MODE传输到半导体器件410，并且半导体器件410可以将接收到的代码值CODE或操作模式信号MODE编程到其中的熔丝电路等中。
图5是示出根据一个实施例的用于调整半导体器件410的内部电压VIN的方法的流程图。如上所述，由内部电压发生电路412产生的内部电压VIN可以在目标电平TL附近具有与修调电路411的修调分辨率相对应的偏差TS。这里，“偏差”可以被认为是一组分布式数据中的统计标准偏差，该一组分布式数据可以是例如从多个半导体器件测量的内部电压值。
首先，在第一步骤STEP1中，在修调操作期间，半导体器件410可以基于与目标电平TL具有差值的预目标电平TL±1/2TS来产生内部电压VIN，该差值与校正电平(例如，与偏差TS相对应的电平)的一半相对应。图5示出了半导体器件410基于比目标电平TL低偏差TS的一半的预目标电平TL-1/2TS来产生内部电压VIN。
对于该操作，测试设备420可以基于预目标电平TL-1/2TS来监测半导体器件410的内部电压VIN。在改变修调电路411的代码值CODE的同时，测试设备420可以将每种情况下产生的内部电压VIN与具有预目标电平TL-1/2TS的测试电压进行比较。
在第二步骤STEP2中，通过监测内部电压VIN，测试设备420可以在内部电压VIN最接近于预目标电平TL-1/2TS时检查代码值CODE。测试设备420可以在半导体器件410中设置检查到的代码值CODE。例如，半导体器件410可以将代码值CODE编程到其中包括的熔丝电路(未示出)中。
在第三步骤STEP3中，在修调操作之后，测试设备420可以基于预目标电平TL-1/2TS来对半导体器件410进行划分或分类。即，测试设备420可以检测半导体器件410之中内部电压VIN比预目标电平TL-1/2TS低的半导体器件。例如，测试设备420可以检测半导体器件410之中基于所设置的代码值CODE产生的内部电压VIN比预目标电平TL-1/2TS低的半导体器件。
在第四步骤STEP4中，测试设备420可以将检测到的半导体器件的内部电压VIN调整校正电平或与偏差TS相对应的电平。例如，测试设备420可以降低检测到的半导体器件的内部电压的分压比，以便将内部电压VIN增大与偏差TS相对应的电平。
对于该操作，测试设备420可以分别设置检测到的半导体器件的操作模式，并将与操作模式相对应的信息MODE传输到检测到的半导体器件。在设置各个半导体器件410的代码值CODE的同时，测试设备420可以额外地设置检测到的半导体器件的操作模式。可选地，测试设备420可以在设置所有半导体器件410的代码值CODE之后分别设置与检测到的半导体器件相对应的操作模式。
操作模式信息MODE和代码值CODE可以同时被编程到半导体器件410的熔丝电路中，但是本实施例不限于此。测试设备420可以以各种方式来设置操作模式，并且将参考图6和图7更详细地描述根据所设置的操作模式来调整半导体器件410的内部电压VIN的操作。
图5还示出了在每个步骤中半导体器件410的内部电压VIN的分布。首先，由于在第一步骤STEP1中半导体器件410基于预目标电平TL-1/2TS来产生内部电压VIN，因此内部电压VIN的范围可以为从TL+1/2TS至TL-3/2TS。
然后，在第四步骤STEP4中，测试设备420可以将比预目标电平TL-1/2TS低的内部电压VIN增大与偏差TS相对应的电平。因此，范围为TL-1/2TS至TL-3/2TS的内部电压VIN可以被增大到范围为TL+1/2TS至TL-1/2TS。结果，与修调分辨率相关的内部电压VIN的偏差可以减半(1/2TS)。
基于目标电平产生内部电压以及然后选择性地增大所产生的内部电压的操作被称为折叠式修调操作(folded trimming operation)。可以通过能够改变内部电压发生电路的内部电压的分压比的配置来实现折叠式修调操作。将参考图6和图7更详细地描述该配置。
图5示出根据一个实施例，预目标电平TL-1/2TS比目标电平TL低偏差TS的一半。然而，可以根据正在使用的特定的校正模型来适当地设置预目标电平。在另一个实施例中，例如，预目标电平TL+1/2TS可以被设置为比目标电平TL高偏差TS的一半。在这种情况下，测试设备420可以检测半导体器件410之中内部电压VIN比预目标电平TL+1/2TS高的半导体器件，并通过升高检测到的半导体器件的内部电压分压比来将内部电压VIN减小与偏差TS相对应的电压电平。
图6和图7是示出根据一个实施例的图4的内部电压发生电路412的配置的电路图。
内部电压发生电路412可以包括图1和图2中所示的内部电压发生电路的组件。下面的描述将集中在与图1和图2中所示的内部电压发生电路的组件不同的组件。
图6示出了基于电荷泵浦方法的内部电压发生电路412的电平检测器600。电平检测器600可以包括用于将高电压VPP分压的分压器610和用于将分压后的高电压DIV_VPP与参考电压VREF_VPP进行比较的比较器620。
分压器610可以根据操作模式信号MODE来调整分压比，并且通过以调整后的分压比将高电压VPP分压来产生分压后的高电压DIV_VPP。分压器610可以包括串联耦接在高压端子VPP与接地电压端子GND之间的电阻器4*R6、Rf和R6。分压器610可以包括第一电阻器Rf、第二电阻器4*R6和R6以及与第一电阻器Rf并联耦接的开关SW。开关SW可以响应于操作模式信号MODE的激活/去激活而闭合/断开。
参考图4和图5，将描述半导体器件410的修调操作。根据一个实施例，半导体器件410的操作模式信号MODE可以被激活。此时，可以基于比目标电平TL低校正电平的一半的预目标电平TL-5*1/2TS来监测由半导体器件410产生的高电压VPP。当高电压VPP被五分压(如在图6的分压器610中)时，校正电平与偏差TS的5倍相对应。
因此，分压器610的开关SW可以是闭合的，并且内部电压发生电路412可以基于预目标电平TL-5*1/2TS来产生高电压VPP，而代码值CODE通过测试设备420来调整。即，分压器610可以通过将由第二电阻器4*R6和R6分压得到的高电压DIV_VPP与参考电压VREF进行比较来产生检测信号DETECT_VPP。内部电压发生电路412可以基于所产生的检测信号DETECT_VPP来产生高电压VPP，并且测试设备420可以在所产生的高电压VPP最接近于预目标电平TL-5*1/2TS时设置代码值CODE。
在修调操作之后或在图5的第三步骤STEP3中，测试设备420可以检测高电压VPP比预目标电平TL-5*1/2TS低的半导体器件，并分别设置检测到的半导体器件的操作模式。即，当基于所设置的代码值CODE由内部电压发生电路412产生的高电压VPP比预目标电平TL-5*1/2TS低时，操作模式信号MODE可以被去激活。结果，分压器610的开关SW可以断开。因此，可以将由分压器610的第一电阻器Rf以及第二电阻器4*R6和R6分压得到的高电压DIV_VPP与参考电压VREF进行比较，并且可以产生检测信号DETECT_VPP。
因为将以分压器610中下降后的分压比来分压得到的高压DIV_VPP与参考电压VREF进行比较，所以内部电压发生电路412还可以执行电荷泵浦操作以增大高电压VPP的电平。高电压VPP的电平可以与第一电阻器Rf的大小成比例地增大，并且第一电阻器Rf可以具有将高电压VPP增大与偏差TS相对应的电平的大小。当高电压VPP被五分压(如在图6的分压器610中)时，在修调操作期间，多个半导体器件410的高电压VPP可以分布在预目标电平TL-5*1/2TS附近的TL+5*1/2TS至TL-5*3/2TS的范围内。可以将检测到的半导体器件的高电压VPP增大与偏差TS相对应的电平5*TS一样多的电平，并且多个半导体器件410的高电压VPP可以分布在TL+5*1/2TS至TL-5*1/2TS的范围内。
图7示出了基于调节方法的内部电压发生电路的参考电压发生器700。参考电压发生器700可以包括比较器710、分压器720和选择器730。
比较器710可以包括差分放大器AMP，并且可以通过差分放大器AMP的反馈操作将由电阻器R确定的恒定电流传递到分压器720。分压器720还可以根据操作模式信号MODE来调整分压比，并且将电源电压VDD进行分压。分压器720可以包括串联耦接在电源电压端子VDD与接地电压端子GND之间的第一电阻器Rf和第二电阻器R7。第二电阻器R7可以具有彼此相同的电阻值。分压器720还可以包括与第一电阻器Rf并联耦接的开关SW，并且开关SW可以响应于操作模式信号MODE的激活/去激活而闭合/断开。虽然图7示出了开关SW和第一电阻器Rf位于电阻器R与第二电阻器R7之间，但是应当注意的是，开关SW和第一电阻器Rf可以位于任何其它合适的节点处，例如根据另一个实施例，开关SW和第一电阻器Rf位于任意两个相邻的第二电阻器R7之间。
参考图4和图5，将描述半导体器件410的修调操作。根据一个实施例，半导体器件410的操作模式信号MODE可以被使能。此时，可以基于比目标电平TL低校正电平的一半的预目标电平TL-1/2TS来监测由半导体器件410产生的核心电压VCORE。
因此，分压器720的开关SW可以是闭合的，并且内部电压发生电路412可以基于预目标电平TL-1/2TS来产生核心电压VCORE，而代码值CODE通过测试设备420来调整。即，具有预定偏差的电压电平可以通过分压器720中的第二电阻器R7而被输出到第一节点UP和第二节点DN。结果，内部电压发生电路412可以基于由选择器730升高/降低得到的参考电压VREF_VCORE'来产生核心电压VCORE。测试设备420可以在所产生的核心电压VCORE最接近于预目标电平TL-1/2TS时设置代码值CODE。
在修调操作之后或在图5的第三步骤STEP3中，测试设备420可以检测核心电压VCORE比预目标电平TL-1/2TS低的半导体器件，并且分别设置检测到的半导体器件的操作模式。即，当基于所设置的代码值CODE而由内部电压发生电路412产生的核心电压VCORE比预目标电平TL-1/2TS低时，操作模式信号MODE可以被去激活。结果，分压器720的开关SW可以断开。因此，第一节点UP的电压电平和第二节点DN的电压电平可以通过分压器720的第一电阻器Rf而不断地升高。此时，参考电压VREF_VCORE'的电平和核心电压VCORE的电平可以与第一电阻器Rf的大小成比例地增大，并且第一电阻器Rf可以具有将核心电压VCORE增大与偏差TS相对应的电平的大小。
在修调操作期间，多个半导体器件410的核心电压VCORE可以分布在预目标电平TL-1/2TS附近的从TL+1/2TS至TL-3/2TS的范围内。可以将检测到的半导体器件的核心电压VCORE增大与偏差TS相对应的电平一样多的电平，并且多个半导体器件410的核心电压VCORE可以分布在从TL+1/2TS至TL-1/2TS的范围内。
图6和图7的内部电压发生电路是基于根据图5所示的一个实施例的内部电压调整方法。然而，本公开的示例性实施例不限于此。即，在修调操作期间，半导体器件410的操作模式信号MODE可以被去激活。此时，可以基于比目标电平高校正电平的一半的预目标电平来监测由半导体器件410产生的内部电压VIN。
在这种情况下，测试设备420可以在修调操作之后检测内部电压VIN比预目标电平大的半导体器件，并且分别设置检测到的半导体器件的操作模式。换言之，当基于所设置的代码值CODE而由内部电压发生电路412产生的内部电压VIN比预目标电平大时，操作模式信号MODE可以被激活。结果，内部电压发生电路412可以升高内部电压分压比以将内部电压VIN减小校正电平。
图8是示出根据另一个实施例的用于调整半导体器件410的内部电压VIN的方法的流程图。如上所述，由内部电压发生电路412产生的内部电压VIN可以在目标电平TL附近具有与修调电路411的修调分辨率相对应的偏差TS。
首先，在第一步骤STEP1中，在修调操作期间，半导体器件410可以基于目标电平TL来产生内部电压VIN。对于该操作，测试设备420可以基于目标电平TL来监测半导体器件410的内部电压VIN。在改变修调电路411的代码值CODE或调整内部电压VIN的参考电压VREF的同时，测试设备420可以将每种情况下产生的内部电压VIN与具有目标电平TL的测试电压进行比较。
在第二步骤STEP2中，通过监测内部电压VIN，测试设备420可以在内部电压VIN最接近于目标电平TL时检查代码值CODE。测试设备420可以在半导体器件410中设置检查到的代码值CODE。例如，半导体器件410可以将代码值CODE编程到其中包括的熔丝电路(未示出)中。
如上所述，当由测试设备420设置代码值CODE时，半导体器件410的内部电压VIN可以分布在目标电平TL附近的TL+TS至TL-TS的范围内。在第三步骤STEP3中，测试设备420可以检测半导体器件410之中内部电压VIN在TL+1/2TS至TL-1/2TS(例如，基于目标电平TL，相差了与偏差的一半相对应的1/2TS)的范围之外的半导体器件。即，测试设备420可以选择半导体器件410之中基于所设置的代码值CODE产生的内部电压VIN比电平TL-1/2TS(例如，相对于目标电平TL，相差了与偏差的一半相对应的1/2TS)小的第一半导体器件(选中的裸片#1)，以及内部电压VIN比电平TL+1/2TS(例如，相对于目标电平TL，相差了与偏差的一半相对应的1/2TS)大的第二半导体器件(选中的裸片#2)。
在第四步骤STEP4中，测试设备420可以将检测到的半导体器件的内部电压VIN调整与偏差的一半相对应的电平1/2TS。对于该操作，测试设备420可以分别设置检测到的半导体器件的操作模式，并且将与操作模式相对应的信息UPMODE/DNMODE传输到检测到的半导体器件。根据所传输的操作模式信息UPMODE/DNMODE，可以调整检测到的半导体器件的内部电压分压比。例如，通过降低内部电压分压比，第一半导体器件(选中的裸片#1)可以将内部电压VIN增大与偏差的一半相对应的电平1/2TS一样多的电平。然而，通过提高内部电压分压比，第二半导体器件(选中的裸片#2)可以将内部电压VIN减小与偏差的一半相对应的电平1/2TS一样多的电平。
如图8所示，可以将比电平TL-1/2TS(例如，相对于目标电平TL，相差了与偏差的一半相对应的1/2TS)小的内部电压VIN增大与偏差的一半相对应的电平1/2TS一样多的电平，从而分布在TL至TL-1/2TS的范围内；以及可以将比电平TL+1/2TS(例如，相对于目标电平TL，相差了与偏差的一半相对应的1/2TS)高的内部电压VIN减小与偏差的一半相对应的电平1/2TS一样多的电平，从而分布在TL+1/2TS至TL的范围内。因此，半导体器件410的内部电压VIN可以分布在TL+1/2TS至TL-1/2TS的范围内。
图9是示出根据另一个实施例的图4的内部电压发生电路412的配置的电路图。
图9示出了基于电荷泵浦方法的内部电压发生电路412的电平检测器900。电平检测器900可以包括用于将高电压VPP分压的分压器910和用于将分压后的高电压DIV_VPP与参考电压VREF_VPP进行比较的比较器920。
分压器910可以根据操作模式来不同地调整分压比，并且通过以调整的分压比来将高电压VPP分压而产生分压后的高电压DIV_VPP。分压器910可以包括串联耦接在高压端子VPP与接地电压端子GND之间的电阻器4*R9-Rf、Rf1、Rf2和R9。此外，分压器910还可以包括第一开关SW1和第二开关SW2。第一开关SW1可以与第一电阻器Rf1并联耦接并且响应于第一操作模式信号DNMODE的激活而断开，而第二开关SW可以与第二电阻器Rf2并联耦接并且响应于第二操作模式信号UPMODE的激活而闭合。
参考图4和图8，将描述半导体器件410的修调操作。根据一个实施例，半导体器件410的第一操作模式信号DNMODE和第二操作模式信号UPMODE可以被去激活。此时，可以基于目标电平TL来监测由半导体器件410产生的高电压VPP。
即，分压器910的第一开关SW1可以闭合，并且第二开关SW2可以断开。当代码值CODE由测试设备420调整时，内部电压发生电路412可以基于目标电平TL产生高电压VPP。即，分压器910可以通过将经由电阻器4*R9-Rf、Rf2和R9五分压而得到的高电压DIV_VPP与参考电压VREF进行比较来产生检测信号DETECT_VPP。内部电压发生电路412可以基于所产生的检测信号DETECT_VPP来产生高电压VPP，并且测试设备420可以在所产生的高电压VPP最接近于目标电平TL时设置代码值CODE。因此，多个半导体器件410的高电压VPP可以分布在目标电平TL附近的从TL+5*TS至TL-5*TS的范围内。
在修调操作之后或在图8的第三步骤STEP3中，测试设备可以检测高电压VPP比电平TL-5*1/2TS(例如，相对于目标电平TL，相差了与校正电平5TS的一半相对应的1/2*5TS)小的第一半导体器件(选中的裸片#1)以及高电压VPP比电平TL+5*1/2TS(例如，相对于目标电平TL，相差了与校正电平5TS的一半相对应的1/2*5TS)大的第二半导体器件(选中的裸片#2)。测试设备420可以分别设置检测到的半导体器件的操作模式。
即，当基于所设置的代码值CODE而由内部电压发生电路412产生的高电压VPP比电平TL-5*1/2TS(例如，相对于目标电平TL，相差了与校正电平5TS的一半相对应的1/2*5TS)小时，第一操作模式信号DNMODE可以被激活。结果，分压器910的第一开关SW可以断开。因此，因为将通过分压器910的电阻器4*R9-Rf、Rf1、Rf2和R9而以较低的分压比来分压获得的高电压DIV_VPP与参考电压VREF进行比较，所以内部电压发生电路412还可以执行电荷泵浦操作以增大高电压VPP的电平。
另一方面，当由内部电压发生电路412产生的高电压VPP比电平TL+5*1/2TS(例如，相对于目标电平TL，相差了与校正电平5TS的一半相对应的1/2*5TS)大时，第二操作模式信号UPMODE可以被激活。结果，分压器910的第二开关SW2可以闭合。因此，因为将通过分压器910的电阻器4*R9-Rf和R9而以较高的分压比来分压获得的高电压DIV_VPP与参考电压VREF进行比较，所以内部电压发生电路412可以减小高电压VPP的电平。
根据一个实施例的图8的内部电压调整方法也可以基于调节方法而应用于内部电压发生电路。基于调节方法的内部电压发生电路可以仅具有与基于图9中的电荷泵浦方法的内部电压发生电路不同的电压发生方法，并且根据本公开的示例性实施例的内部电压调整方法可以应用于各种类型的内部电压发生电路。因此，这里省略对它们之间的差异的描述。
虽然已经参考实施例详细描述了本发明的技术理念，但是实施例仅用于描述，并不限制该技术理念。例如，在上述配置中，分压器使用电阻器的配置可以用作改变内部电压发生电路中的内部电压的目标电平的配置。然而，即使使用诸如二极管的有源元件而不是诸如电阻器的无源元件，分压器也可以改变内部电压的目标电平。在这种情况下，分压器可以使用具有不同沟道宽度或沟道长度的二极管来选择性地改变内部电压的目标电平。
此外，分压器可以使用具有不同大小的多个电阻器来实现通过各个步骤改变内部电压的多重折叠式修调操作。根据本实施例的内部电压发生电路的操作可以应用于每个步骤，并且对于本领域的技术人员明显的是，可以在不脱离如所附权利要求中限定的本发明的精神和范围的情况下进行各种改变和修改。
根据本发明的实施例，在基于目标电平调整多个半导体器件的内部电压之后，可以选择一部分的半导体器件，并且可以额外地调整选中的半导体器件的内部电压。可选地，可以基于与目标电平具有差值(该差值与校正电平相对应)的预目标电平来调整半导体器件的内部电压，然后将半导体器件的内部电压额外地调整与校正电平一样多的电平。
对于该操作，半导体器件可以以根据操作模式而不同的比例来产生内部电压。因此，因为在调整分压比之后通过各个步骤产生和调整半导体器件的内部电压，所以可以基于目标电平来降低所产生的内部电压的偏差。结果，可以提高半导体器件的生产率。

Claims (25)

1.一种半导体器件，包括：
修调电路，其适用于产生基于代码值而调整的参考电压；以及
内部电压发生电路，其适用于基于参考电压来产生内部电压，
其中，内部电压发生电路适用于以根据操作模式而变化的分压比来将内部电压进行分压，并且适用于基于分压后的内部电压与参考电压的比较来产生内部电压。
2.根据权利要求1所述的半导体器件，其中，内部电压发生电路包括分压器，所述分压器适用于以基于指示操作模式的信号而调整的分压比来将内部电压进行分压，以及
所述分压器包括：
第一电阻器和第二电阻器，所述第一电阻器和第二电阻器串联耦接在内部电压端子与接地电压端子之间；以及
开关，其并联耦接到第一电阻器，并且适用于响应于指示操作模式的信号的激活或去激活而闭合或断开。
3.根据权利要求2所述的半导体器件，其中，在调整代码值的修调操作期间，指示操作模式的信号被激活，并且内部电压发生电路基于比目标电平低校正电平的一半的预目标电平来产生内部电压。
4.根据权利要求3所述的半导体器件，其中，在修调操作之后，指示操作模式的信号在所产生的内部电压比预目标电平小时被去激活。
5.根据权利要求2所述的半导体器件，其中，在调整代码值的修调操作期间，指示操作模式的信号被去激活，并且内部电压发生电路基于比目标电平高校正电平的一半的预目标电平来产生内部电压。
6.根据权利要求5所述的半导体器件，其中，在修调操作之后，指示操作模式的信号在所产生的内部电压比预目标电平大时被激活。
7.根据权利要求5所述的半导体器件，其中，校正电平与由包括所述半导体器件的多个半导体器件产生的内部电压的偏差相对应。
8.根据权利要求7所述的半导体器件，其中，内部电压的偏差与基于代码值来调整参考电压的电平成比例。
9.根据权利要求1所述的半导体器件，其中，内部电压发生电路包括分压器，所述分压器适用于以根据操作模式而调整的分压比来将内部电压进行分压，以及
所述分压器包括：
第一电阻器至第三电阻器，所述第一电阻器至第三电阻器串联耦接在内部电压端子与接地电压端子之间；
第一开关，其与第一电阻器并联耦接并且适用于响应于第一操作模式信号的激活而断开；以及
第二开关，其与第二电阻器并联耦接并且适用于响应于第二操作模式信号的激活而闭合。
10.根据权利要求9所述的半导体器件，其中，在调整代码值的修调操作期间，第一操作模式信号和第二操作模式信号被去激活，并且内部电压发生电路基于目标电平来产生内部电压。
11.根据权利要求10所述的半导体器件，其中，在修调操作之后，第一操作模式信号在所产生的内部电压比目标电平小预定电平时被激活。
12.根据权利要求10所述的半导体器件，其中，在修调操作之后，第二操作模式信号在所产生的内部电压比目标电平大预定电平时被激活。
13.根据权利要求12所述的半导体器件，其中，预定电平与由包括所述半导体器件的多个半导体器件产生的内部电压的偏差的一半相对应。
14.一种内部电压调整方法，包括：
基于与目标电平具有差值的预目标电平来由多个半导体器件产生内部电压，所述差值与校正电平的一半相对应；
基于所产生的内部电压来划分所述多个半导体器件；以及
通过校正电平来调整被划分的半导体器件的内部电压。
15.根据权利要求14所述的内部电压调整方法，其中，校正电平与由所述多个半导体器件产生的内部电压的偏差相对应。
16.根据权利要求14所述的内部电压调整方法，其中，产生内部电压的步骤包括：
激活所述多个半导体器件的操作模式信号；以及
基于比目标电平低校正电平的一半的预目标电平来由所述多个半导体器件产生内部电压。
17.根据权利要求16所述的内部电压调整方法，其中，划分所述多个半导体器件的步骤包括检测所述多个半导体器件之中所产生的内部电压比预目标电平小的半导体器件。
18.根据权利要求17所述的内部电压调整方法，其中，通过校正电平来调整被划分的半导体器件的内部电压的步骤包括：
去激活检测到的半导体器件的操作模式信号；
响应于被去激活的操作模式信号来降低检测到的半导体器件的内部电压分压比；以及
基于所降低的内部电压分压比来将检测到的半导体器件的内部电压增大校正电平。
19.根据权利要求14所述的内部电压调整方法，其中，产生内部电压的步骤包括：
去激活所述多个半导体器件的操作模式信号；以及
基于比目标电平高校正电平的一半的预目标电平而由所述多个半导体器件来产生内部电压。
20.根据权利要求19所述的内部电压调整方法，其中，划分所述多个半导体器件的步骤包括检测所述多个半导体器件之中所产生的内部电压比预目标电平大的半导体器件。
21.根据权利要求20所述的内部电压调整方法，其中，通过校正电平来调整被划分的半导体器件的内部电压的步骤包括：
激活检测到的半导体器件的操作模式信号；
响应于被激活的操作模式信号来升高检测到的半导体器件的内部电压分压比；以及基于所升高的内部电压分压比来将检测到的半导体器件的内部电压减小校正电平。
22.一种内部电压调整方法，包括：
基于目标电平来由多个半导体器件产生内部电压；
检测所述多个半导体器件之中所产生的内部电压比目标电平小或大偏差的一半的半导体器件；
将检测到的半导体器件的内部电压调整偏差的一半。
23.根据权利要求22所述的内部电压调整方法，其中，产生内部电压的步骤包括：
通过控制代码值来调整针对内部电压的参考电压；
基于所调整的参考电压来产生内部电压；
将所产生的内部电压与目标电平进行比较；以及
基于比较结果来设置代码值。
24.根据权利要求22所述的内部电压调整方法，其中，检测半导体器件的步骤包括：
检测所述多个半导体器件之中所产生的第一内部电压比目标电平小偏差的一半的第一半导体器件；以及
检测所述多个半导体器件之中所产生的第二内部电压比目标电平大偏差的一半的第二半导体器件。
25.根据权利要求24所述的内部电压调整方法，其中，调整检测到的半导体器件的内部电压的步骤包括：
通过降低第一半导体器件的内部电压分压比来将所产生的第一内部电压增大偏差的一半；以及
通过升高第二半导体器件的内部电压分压比来将所产生的第二内部电压减小偏差的一半。
CN201810205142.XA 2017-05-08 2018-03-13 半导体器件及其内部电压调整方法 Active CN108877866B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170057541A KR20180123384A (ko) 2017-05-08 2017-05-08 내부 전압을 생성하는 반도체 장치 및 그의 내부 전압 조정 방법
KR10-2017-0057541 2017-05-08

Publications (2)

Publication Number Publication Date
CN108877866A true CN108877866A (zh) 2018-11-23
CN108877866B CN108877866B (zh) 2022-08-05

Family

ID=64015508

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810205142.XA Active CN108877866B (zh) 2017-05-08 2018-03-13 半导体器件及其内部电压调整方法

Country Status (4)

Country Link
US (1) US10236767B2 (zh)
KR (1) KR20180123384A (zh)
CN (1) CN108877866B (zh)
TW (1) TWI759386B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109785896A (zh) * 2018-12-17 2019-05-21 珠海博雅科技有限公司 一种上电同时读取修调位的电路、方法及装置
CN111354387A (zh) * 2018-12-24 2020-06-30 爱思开海力士有限公司 内部电压发生装置以及用于产生内部电压的方法
CN111865073A (zh) * 2019-04-30 2020-10-30 合肥格易集成电路有限公司 一种pump系统的分压反馈电路
CN113410156A (zh) * 2021-08-20 2021-09-17 上海芯龙半导体技术股份有限公司南京分公司 一种晶圆的修调方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11313901B2 (en) * 2019-12-09 2022-04-26 Smart Prong Technologies, Inc. Trimming analog circuits
KR20220125598A (ko) 2021-03-05 2022-09-14 삼성전자주식회사 전압 트리밍 회로
KR20220148035A (ko) 2021-04-28 2022-11-04 삼성전자주식회사 보조 회로를 포함하는 전압 생성 회로 및 이의 동작 방법
JP2023040523A (ja) 2021-09-10 2023-03-23 キオクシア株式会社 半導体集積回路、及び、半導体記憶装置、並びに、メモリシステム
CN114815943B (zh) * 2022-03-31 2023-03-24 深圳市迪浦电子有限公司 校正修调电路及集成电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333864B1 (en) * 1999-12-27 2001-12-25 Fujitsu Limited Power supply adjusting circuit and a semiconductor device using the same
CN101729056A (zh) * 2008-10-14 2010-06-09 海力士半导体有限公司 半导体存储器装置的调整电路和其调整方法
US20100270994A1 (en) * 2008-11-26 2010-10-28 Micron Technology, Inc. Adjustable voltage regulator for providing a regulated output voltage
US20140233337A1 (en) * 2013-02-21 2014-08-21 Samsung Electronics Co., Ltd. Nonvolatile memory device and memory system including the same
US20150029806A1 (en) * 2013-04-18 2015-01-29 Micron Technology, Inc. Voltage control integrated circuit devices
CN105553461A (zh) * 2014-10-22 2016-05-04 爱思开海力士有限公司 集成电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW466834B (en) * 2000-07-03 2001-12-01 Ic Plus Corp Comparator circuit of analog-to-digital converter
US6861829B2 (en) * 2002-08-12 2005-03-01 Micron Technology, Inc. Apparatus and methods for regulated voltage
JP4076925B2 (ja) * 2003-08-12 2008-04-16 ローム株式会社 電圧生成回路
KR100803362B1 (ko) 2006-11-13 2008-02-13 주식회사 하이닉스반도체 반도체 메모리 장치의 기준 전압 생성 회로
KR20160023185A (ko) 2014-08-21 2016-03-03 에스케이하이닉스 주식회사 내부 전압 조정 장치 및 내부 전압 조정 시스템

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333864B1 (en) * 1999-12-27 2001-12-25 Fujitsu Limited Power supply adjusting circuit and a semiconductor device using the same
CN101729056A (zh) * 2008-10-14 2010-06-09 海力士半导体有限公司 半导体存储器装置的调整电路和其调整方法
US20100270994A1 (en) * 2008-11-26 2010-10-28 Micron Technology, Inc. Adjustable voltage regulator for providing a regulated output voltage
US20140233337A1 (en) * 2013-02-21 2014-08-21 Samsung Electronics Co., Ltd. Nonvolatile memory device and memory system including the same
US20150029806A1 (en) * 2013-04-18 2015-01-29 Micron Technology, Inc. Voltage control integrated circuit devices
CN105553461A (zh) * 2014-10-22 2016-05-04 爱思开海力士有限公司 集成电路

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109785896A (zh) * 2018-12-17 2019-05-21 珠海博雅科技有限公司 一种上电同时读取修调位的电路、方法及装置
CN109785896B (zh) * 2018-12-17 2020-12-15 珠海博雅科技有限公司 一种上电同时读取修调位的电路、方法及装置
CN111354387A (zh) * 2018-12-24 2020-06-30 爱思开海力士有限公司 内部电压发生装置以及用于产生内部电压的方法
CN111354387B (zh) * 2018-12-24 2023-03-17 爱思开海力士有限公司 内部电压发生装置以及用于产生内部电压的方法
CN111865073A (zh) * 2019-04-30 2020-10-30 合肥格易集成电路有限公司 一种pump系统的分压反馈电路
CN111865073B (zh) * 2019-04-30 2021-10-19 合肥格易集成电路有限公司 一种pump系统的分压反馈电路
CN113410156A (zh) * 2021-08-20 2021-09-17 上海芯龙半导体技术股份有限公司南京分公司 一种晶圆的修调方法

Also Published As

Publication number Publication date
US10236767B2 (en) 2019-03-19
US20180323703A1 (en) 2018-11-08
TWI759386B (zh) 2022-04-01
CN108877866B (zh) 2022-08-05
KR20180123384A (ko) 2018-11-16
TW201843555A (zh) 2018-12-16

Similar Documents

Publication Publication Date Title
CN108877866A (zh) 半导体器件及其内部电压调整方法
US6504394B2 (en) Configuration for trimming reference voltages in semiconductor chips, in particular semiconductor memories
US7606099B2 (en) Semiconductor memory device controlling output voltage level of high voltage generator according to temperature variation
US7639033B2 (en) On-chip voltage regulator using feedback on process/product parameters
EP1818676B1 (en) Test apparatus and test method
KR100687991B1 (ko) 피-웰 전압 조정 장치 및 그를 이용한 메모리 장치의 결함누설 스크린 테스트 방법 및 장치
US9651981B2 (en) Integrated chip with heating element and reference circuit
US20070098042A1 (en) Temperature detecting circuit
US8929158B1 (en) Auto-trimming of internally generated voltage level in an integrated circuit
US20220276302A1 (en) System and method for parallel testing of electronic device
US11054466B2 (en) Semiconductor device test system and semiconductor device test method
US7248102B2 (en) Internal reference voltage generation for integrated circuit testing
US20100277150A1 (en) Semiconductor device and manufacturing method thereof
CN112965012A (zh) 电源极性反接测试装置、测试系统及方法
US20090140713A1 (en) Regulator circuit for testing inherent performance of an integrated circuit
US20100309735A1 (en) Internal power supply circuit, semiconductor device, and semiconductor device manufacturing method
US20180210027A1 (en) Semiconductor device testing
US9368416B2 (en) Continuous voltage product binning
CN220795341U (zh) 一种用于存储芯片的基准电压测量装置及存储芯片
JP7410390B2 (ja) 電圧検出回路
US10698008B2 (en) Current-sense ratio calibration
US8030958B2 (en) System for providing a reference voltage to a semiconductor integrated circuit
JP2006238331A (ja) 電圧比較器、それを用いた過電流検出回路ならびに半導体装置
KR20030032680A (ko) 반도체 메모리 장치의 고전압 검출 회로
US20130100734A1 (en) Apparatus and method for trimming reference cell in semiconductor memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant