CN108763720A - 采样率可任意下调的ddc的实现方法 - Google Patents

Abstract

本发明特别涉及一种采样率可任意下调的DDC的实现方法，包括如下步骤：(A)将采样信号通过CIC滤波器进行整数倍抽取；(B)再依次通过三个HB滤波器进行1～8倍的整数倍抽取；(C)再通过64阶段的FIR滤波器进行滤波；(D)最后采用NEWTON拟合算法实现1～2倍小数抽取完成抽取重采样。通过对输入的中频信号进行正交混频、然后级联CIC、HB以及FIR滤波器、最后巧妙应用了NEWTON插值算法并将之转换为了小数倍抽取重采样算法，最终实现采样率可以任意向下调节，该方法非常适合FPGA实时实现，也适合软件实现；同时本方法可以兼容当输入为基带采样信号下的下采样，即将输入基带信号不经过正交混频，直接进入后级即可实现。

Description

采样率可任意下调的DDC的实现方法

技术领域

本发明涉及电子测试测量行业仪器仪表技术领域，特别涉及一种采样率可任意下调的DDC的实现方法。

背景技术

目前的DDC(Direct Digital Control，即直接数字控制)主要采用CIC+HB+FIR结构，由于CIC抽取因子为整数，而HB中的每一级抽取因子都为2，因此该结构只能完成一定范围内的整数倍抽取，不能满足目前的采样率可任意转换的需求。

为了实现采样率任意可调的数字正交下变频，有的方案采用sinc直接拟合抽取+FIR滤波的方式，其降采样的抽取主要由sinc滤波器完成，它的工作原理主要是采用拟合方式在原始序列基础上直接进行重采样，这对于窄带理想单频信号是不存在问题，但通常接收端接收到的信号是带有噪声或者杂散的非理想信号，未经滤波器而直接拟合抽取会导致频谱混叠，因此会将带外噪声或者杂散引入带内，从而随着抽取倍数增加而导致带内信噪比恶化更加严重。

发明内容

本发明的目的在于提供一种采样率可任意下调的DDC的实现方法，保证了带内信噪比不恶化的同时使得采样率在一定范围内任意可调。

为实现以上目的，本发明采用的技术方案为：一种采样率可任意下调的DDC的实现方法，包括如下步骤：(A)将采样信号通过CIC滤波器进行整数倍抽取，其抽取范围为1～8192的整数；(B)将经过CIC滤波器滤波后的信号依次通过三个HB滤波器进行1～8倍的整数倍抽取；(C)将经过HB滤波器滤波后的信号通过64阶段的FIR滤波器进行滤波，该FIR滤波器的通带截止频率等于解调带宽和基带采样率的比值，其阻带截止频率为通带截止频率加上0.2；(D)将经过FIR滤波器进行滤波后的信号采用NEWTON拟合算法实现1～2倍小数抽取完成抽取重采样。

与现有技术相比，本发明存在以下技术效果：通过对输入的中频信号进行正交混频、然后级联CIC、HB以及FIR滤波器、最后巧妙应用了NEWTON插值算法并将之转换为了小数倍抽取重采样算法，最终实现采样率可以任意向下调节，该方法非常适合FPGA实时实现，也适合软件实现；同时本方法可以兼容当输入为基带采样信号下的下采样，即将输入基带信号不经过正交混频，直接进入后级即可实现。

附图说明

图1是本系统的原理框图；

图2是本系统的工作流程框图；

图3是正交混频流程框图；

图4是HB滤波器的幅频特性；

图5是64阶FIR滤波器的频率响应特性；

图6是累加器工作流程图；

图7是累加器采样时刻确定示意图；

图8是0-k阶差分计算示意图；

图9是N_k(x)运算流程框图。

具体实施方式

下面结合图1至图9，对本发明做进一步详细叙述。

参阅图1、图2，一种采样率可任意下调的DDC的实现方法，包括如下步骤：(A)将采样信号通过CIC滤波器进行整数倍抽取，其抽取范围为1～8192的整数；(B)将经过CIC滤波器滤波后的信号依次通过三个HB滤波器进行1～8倍的整数倍抽取；(C)将经过HB滤波器滤波后的信号通过64阶段的FIR滤波器进行滤波，该FIR滤波器的通带截止频率等于解调带宽和基带采样率的比值，其阻带截止频率为通带截止频率加上0.2；(D)将经过FIR滤波器进行滤波后的信号采用NEWTON拟合算法实现1～2倍小数抽取完成抽取重采样，从而补偿整数抽取过程中不能覆盖的采样率范围，也就实现了采样率任意向下调节。进行基带采样信号下的采样率变换时，直接将输入的基带信号依次经过级联的CIC、HB以及FIR滤波器，最后巧妙应用了NEWTON插值算法并将之转换为了小数倍抽取重采样算法，最终实现采样率可以任意向下调节，该方法非常适合FPGA实时实现，也适合软件实现。

CIC(Cascaded integrator-comb),简称积分梳状滤波器，主要用于小带宽信号的整数倍抽取，其抽取范围为1～8192的整数。由于其实现上只需要加/减法器、寄存器，而不需要乘法器，因此能高效实现。本发明中优选地，所述的步骤A中，CIC滤波器的传递函数如下：

HB滤波器(也称半带滤波器)是一种特殊的FIR滤波器，其通带带宽等于阻带带宽，所以比较适用于抽取。而且，其相对于一般的FIR滤波器而言，其系数有一半为0，因此大大降低了对乘法器数量的需求，因此适合高效计算。本实施例中采用3级HB滤波器级联，可以提供最大抽取为8的抽取滤波器。图4所示的是HB滤波器的幅频特性，HB滤波器的主要特点如下：(1)半带滤波的特点：通带和阻带对称，通带误差和阻带误差相同；(2)滤波器的系数具有偶对称性，且滤波器的长度为偶数(必须为偶数，阶数为奇数)。滤波器大于0的偶数序列号的冲激响应的值均为0，减少了一半的乘法次数。(3)信号经过半带滤波器后将通带镜像位置处的杂散及噪声信号抑制，抽取后这部分便不会混叠到通带内；(4)由于输入的信号过度带上可能会有杂散，而半带滤波器无法对其进行抑制，因此在某些应用中还需要额外的滤波器滤除。

经过CIC以及HB抽取滤波器只能进行有限的整数倍抽取，并不能保证抽取之后的信号带宽与信号采样率之比是定值，这里的FIR滤波器的截止频率必须可调整。前级抽取后的信号过渡带较宽里面可能会混叠有杂散信号，这里必须使用一个具有较大矩形系数的FIR滤波器，这样才能对带外杂散及噪声形成有效的抑制，为后续解调等处理提供保证。另外，由于原始采样率是固定的，经过滤波器抽取后的基带采样率是原始采样率的2的N次方分频，解调带宽也是任意的，为了保证最大程度抑制带外噪声，保证解调信噪比，这里通过重配FIR滤波器的系数来完成最佳接收。故本实施例中，采用64阶段的FIR滤波器进行滤波，图5即为64阶FIR滤波器的频率响应特性，该FIR滤波器的通带截止频率等于解调带宽和基带采样率的比值，其阻带截止频率为通带截止频率加上0.2，这里所述的解调带宽就是用户使用时需要的带宽，基带采样率指经过任意下调后的采样率。通过这样设计，可以保证在滤波器阶数不变的条件下，不同的截止频率其通带内纹波特性，过渡带特性，阻带衰减特性等都几乎保持不变。该滤波器的实现通常采用等纹波设计方法，工程中，可以将其系数保持在一个文件中，通过不同的通带截止频率进行选择，从而大大降低滤波器设计的复杂度。

参阅图6-图9，作为本发明的优选方案，所述的步骤D中，重采样后的值N_k(x)通过按以下步骤计算得出：(D1)根据输入采样周期T1和输出采样周期T2计算累加步进step＝T2/T1-1；(D2)通过DDS信号发生器进行相位累加得到偏移值x和溢出标志；(D3)将输入信号依次进行k次差分运算得到y₀、Δy₀、Δ²y₀、...、Δ^ky₀；(D4)将偏移值x和y₀、Δy₀、Δ²y₀、...、Δ^ky₀值代入下列公式中：

根据溢出标志将采样后的值N_k(x)输出即完成抽取重采样。

一般来说，NEWTON拟合的k阶插值多项式见下式所示：(其中h为步进)

假设输入序列为y(x)，其中x为表示采样时刻，可将其采样间隔归一化，此时h＝1，h^k＝1。另外原始序列的采样时刻为从0开始，并采用k阶拟合，因此输入点索引及其对应的值为：

x₀＝0、x₁＝１、x₂＝2…、x_k＝k

y₀、y₁、y₂、…、y_k

因此输入数据的其0～k阶差分为：

零阶：y₀、y₁、y₂、…、y_k；

一阶：Δy₀＝y₁-y₀、Δy₁＝y₂-y₁、...、Δy_k-1＝y_k-y_k-1；

二阶：

Δ²y₀＝Δy₁-Δy₀、Δ²y₁＝Δy₂-Δy₁、...、Δ²y_k-2＝Δy_k-1-Δy_k-2；

……

k-1阶：Δ^k-1y₀＝Δ^k-2y₁-Δ^k-2y₀、Δ^k-1y₁＝Δ^k-2y₂-Δ^k-2y₁；

k阶：Δ^ky₀＝Δ^k-1y₁-Δ^k-1y₀；

假设输入采样周期为T1，输出采样周期为T2，且很显然抽取因子

将输入采样周期归一化为1，即输入步进为h1＝1，输出采样周T2＝T1·d，此时输入步进为h2＝d。因此，累加步进step＝h2-1即为其小数部分，采用DDS进行相位累加，其溢出时刻恰好为重采样时刻，此时偏移值为x，且x∈[0，1)，其累加过程中的偏置x和溢出标志关系如图7所示，累加流程图如图6所示。

图8所示的是将输入信号依次进行k次差分运算的示意图，运算后可以得到y₀、Δy₀、Δ²y₀、...、Δ^ky₀。

至此，NEWTON拟合的k阶插值多项式中所有参数已知，将以上参数代入即可得到步骤D4中的公式。

参阅图3，作为本发明的优选方案，当输入的信号不是基带采样信号、而是中频采样信号时，需要先进性正交混频处理，故所述的步骤A之前，还包括以下步骤：(S1)通过数字振荡器产生两路正交的单频信号，其频率为f0；(S2)将输入的中频采样信号和数字振荡器产生的单频信号进行混频处理后再执行步骤A-D。

优选地，所述的CIC滤波器以及三个HB滤波器的抽取倍数根据输入的中频采样率f_s以及所需的下调后采样率f_base来确定：

当f_base∈[f_s/2，f_s]时，CIC滤波器和三个HB滤波器的抽取倍数均配置为1；

当f_base∈[f_s/4，f_s/2]时，CIC滤波器的抽取倍数配置为1，三个HB滤波器的抽取倍率分别配置为1、1、2；

当f_base∈[f_s/8，f_s/4]时，CIC滤波器的抽取倍数配置为1，三个HB滤波器的抽取倍率分别配置为1、2、2；

当f_base∈[f_s/16，f_s/8]时，CIC滤波器的抽取倍数配置为1，三个HB滤波器的抽取倍率均配置2；

当f_base∈[f_s/2^k+4，f_s/2^k+3]时，CIC滤波器的抽取倍数配置为2^k，三个HB滤波器的抽取倍率均配置为2，其中k＝1、2、3、...、13。

为了更清楚的示意图上述关系，下面给出了任意采样率下调时各级滤波器设置关系表供参考，由于FIR滤波器只滤波不抽取，因此在下表中省略。

在实际硬件实现中，假设f_s＝100MHz，则其基带采样率范围为f_s/2¹⁷～f_s，即763sps～100MHz，很显然通过选取合适的级联方式及内插因子可以完全覆盖该范围内的任意采样率变换。若要获得更低的采样率，则增加CIC滤波器的抽取因子即可，而要获得更高的采样率，则可以通过提高中频采样率来实现。

Claims (5)

1.一种采样率可任意下调的DDC的实现方法，包括如下步骤：

(A)将采样信号通过CIC滤波器进行整数倍抽取，其抽取范围为1～8192的整数；

(B)将经过CIC滤波器滤波后的信号依次通过三个HB滤波器进行1～8倍的整数倍抽取；

(C)将经过HB滤波器滤波后的信号通过64阶段的FIR滤波器进行滤波，该FIR滤波器的通带截止频率等于解调带宽和基带采样率的比值，其阻带截止频率为通带截止频率加上0.2；

(D)将经过FIR滤波器进行滤波后的信号采用NEWTON拟合算法实现1～2倍小数抽取完成抽取重采样。

2.如权利要求1所述的采样率可任意下调的DDC的实现方法，其特征在于：所述的步骤D中，重采样后的值N_k(x)通过按以下步骤计算得出：

(D1)根据输入采样周期T1和输出采样周期T2计算累加步进step＝T2/T1-1；

(D2)通过DDS信号发生器进行相位累加得到偏移值x和溢出标志；

(D3)将输入信号依次进行k次差分运算得到y₀、Δy₀、Δ²y₀、...、Δ^ky₀；

(D4)将偏移值x和y₀、Δy₀、Δ²y₀、...、Δ^ky₀值代入下列公式中：

根据溢出标志将采样后的值N_k(x)输出即完成抽取重采样。

3.如权利要求2所述的采样率可任意下调的DDC的实现方法，其特征在于：所述的步骤A之前，还包括以下步骤：

(S1)通过数字振荡器产生两路正交的单频信号，其频率为f0；

(S2)将输入的中频采样信号和数字振荡器产生的单频信号进行混频处理后再执行步骤A-D。

4.如权利要求3所述的采样率可任意下调的DDC的实现方法，其特征在于：所述的CIC滤波器以及三个HB滤波器的抽取倍数根据输入的中频采样率f_s以及所需的下调后采样率f_base来确定：

当f_base∈[f_s/2，f_s]时，CIC滤波器和三个HB滤波器的抽取倍数均配置为1；

当f_base∈[f_s/4，f_s/2]时，CIC滤波器的抽取倍数配置为1，三个HB滤波器的抽取倍率分别配置为1、1、2；

当f_base∈[f_s/8，f_s/4]时，CIC滤波器的抽取倍数配置为1，三个HB滤波器的抽取倍率分别配置为1、2、2；

当f_base∈[f_s/16，f_s/8]时，CIC滤波器的抽取倍数配置为1，三个HB滤波器的抽取倍率均配置2；

当f_base∈[f_s/2^k+4，f_s/2^k+3]时，CIC滤波器的抽取倍数配置为2^k，三个HB滤波器的抽取倍率均配置为2，其中k＝1、2、3、...、13。

5.如权利要求4所述的采样率可任意下调的DDC的实现方法，其特征在于：所述的步骤A中，CIC滤波器的传递函数如下：