CN103973324A - 一种宽带数字接收机及其实时频谱处理方法 - Google Patents

Abstract

本发明属于数字信号处理领域，特别涉及一种宽带数字接收机，目的是为了解决现有数字接收机实时频谱处理带宽较窄、频谱分辨率较低的问题。本发明提供一种宽带数字接收机，包括输入端及输出端，还包括第一滤波器组、模拟混频模块、第二滤波器组、模数转换模块、频谱变换模块及频谱变换模块。第一滤波器组分别与输入端及模拟混频模块连接，第二滤波器组分别与模拟混频模块及模数转换模块连接，时频变换模块分别与模数转换模块及频谱拼接模块连接，输出端与频谱拼接模块连接。本发明适用于电子侦察接收、实时频谱分析、雷达、通信等领域。

Description

一种宽带数字接收机及其实时频谱处理方法

技术领域

本发明属于数字信号处理领域，特别涉及一种宽带数字接收机实时频谱处理方法。

背景技术

面对日益复杂的电磁环境，新型的电子侦察接收设备需要对宽带信号进行采集和实时频谱处理，传统的接收机已经不能满足目前电磁监测的需要。高效的数字接收机具有高速、高灵敏度、大动态范围、多信号并行处理、宽带信号实时处理的能力，成为目前电磁监测领域的研究热点。

数字接收机可以采用软件无线电技术，很容易在数字域完成传统接收机在模拟域完成的信号处理工作。但目前常用的数字接收机往往信号处理带宽较窄，实时运算速度较慢，灵敏度和动态范围较低，也不能很好的满足电磁监测的需要。

发明内容

本发明的目的是为了解决现有数字接收机实时频谱处理带宽较窄、频谱分辨率较低的问题。

本发明设计了一种多通道可变带宽的宽带数字接收机，每个通道最大带宽为50MHz（每个通道的处理带宽根据分析需要可选多种带宽），通道个数可根据系统最大带宽进行配置，接收机的多通道射频部分每个通道的本振信号数字可控，各个通道混频、滤波后得到的中频信号频率一致。利用带通采样定理，设计出合理的中频信号频率、ADC采样频率，以FPGA为数字信号处理的核心，FPGA（根据系统的最大分析带宽，可选择用多片FPGA）多通道并行处理，每一片FPGA芯片完成多个通道ADC采样后的数字下变频处理、FFT运算，将各个通道的的频谱数据（只保留带内有用的频谱）存入与FPGA相连的DDR2中，后续完成整个分析带宽频谱的拼接，最终合成宽带信号，并将合成宽带信号送至上位机显示频谱。

本发明的具体方案是提供一种宽带数字接收机，包括输入端及输出端，还包括：

第一滤波器组，用于将射频信号的整个分析带宽分为N路并通过各个子通道传输给模拟混频模块；

模拟混频模块，用于将各个子通道内的射频信号解调至中频信号并传输给第二滤波器组；

第二滤波器组，用于对各个子通道内多种带宽信号进行滤波；

模数转换模块，用于将第二滤波器组输出的各个子通道内的模拟中频信号转换为数字中频信号；

时频变换模块，用于将各个子通道内的数字中频信号进行数字下变频处理（包括数字混频、滤波、抽取等）及可变点快速傅里叶变换，得到信号频谱；

频谱拼接模块，将各个子通道内经过快速傅里叶变换后的频谱进行带内保留、带外截去，得到各个子通道的带内频谱，并将各个子通道的带内频谱进行拼接得到整个分析带宽内的信号频谱；

所述第一滤波器组分别与输入端及模拟混频模块连接，所述第二滤波器组分别与模拟混频模块及模数转换模块连接，所述时频变换模块分别与模数转换模块及频谱拼接模块连接，所述输出端与频谱拼接模块连接，N为正整数，子通道的个数为N个。

具体地，所述时频变换模块包括N个时频变换子模块，每个时频变换子模块包括：

时钟单元，用于为各模块工作提供时钟同步信号；

数字混频单元，用于将子通道内的数字中频信号进行下变频；

路径选择电路，用于根据不同的分析带宽，选择合适的数字下变频处理路径，将数字混频单元输出的I信号分量和Q信号分量传输至数字下变频处理单元；

多带宽信号处理单元，用于对数字混频后的I信号分量及Q信号分量进行数字滤波、抽取等处理；

变点快速傅里叶变换单元，用于将多带宽信号处理单元输出的基带信号的I信号分量及Q信号分量进行变点快速傅里叶变换；

所述数字混频单元分别与第二滤波器组及路径选择电路连接，所述多带宽信号处理单元分别与路径选择电路及变点快速傅里叶变换单元连接，所述变点快速傅里叶变换单元与频谱拼接模块连接。

具体地，所述多带宽信号处理单元包括CIC滤波器组及多相滤波器组，CIC滤波器组用于对窄带宽的信号进行滤波，多相滤波器组用于对宽带宽的信号进行滤波，所述CIC滤波器组分别与路径选择电路及多相滤波器组连接，所述多相滤波器组分别与路径选择电路（或CIC滤波器组，选择大部分带宽的情况下，需要先经过CIC滤波器并抽取后，再送入多相滤波器。）及变点快速傅里叶变换单元连接。

具体地，所述CIC滤波器组包括CIC滤波器及CIC补偿滤波器，所述CIC滤波器为采用多级级联结构的滤波器。

本发明的宽带数字接收机的实时频谱处理方法，包括如下步骤：

A.输入端接收到射频信号，通过N个滤波器将射频信号的整个分析带宽分为N个通道，每个通道带宽B最大可为50MHz(根据实时频谱分析需要，为了提高频谱分辨率，还可选择其它较小的带宽)；

B.利用带通采样定理，设计出合理的中频信号频率f₀、ADC采样频率f_s。每个通道设有数字可控的本振信号完成将射频信号中心频率下变频至中频f₀处；

C.根据子通道内信号的带宽设计通带宽度不同的滤波器，对通道内混频后的信号进行滤波，经过模数转换模块将模拟中频信号转换为数字信号；

D.将各个子通道内的数字中频信号进行数字混频、滤波、抽取及变点快速傅里叶变换，得到子通道带内信号频谱；

E.频谱拼接模块将各个子通道内的经过时频变换之后的带内信号频谱截取出来进行拼接得到整个分析带宽内的信号频谱。

本发明的有益效果是：通过这种宽带数字接收机实时频谱处理方法，可以对接收到的宽带射频信号进行并行多通道处理，提高FPGA资源利用率，实现实时频谱的合成宽带处理。通过信号带宽选择，可以实现不同分辨率的实时频谱处理。

附图说明

图1为本发明的一种宽带数字接收机的原理框图。

图2为实施例的数据预处理单元具体实现结构框图。

图3为实施例的变点快速傅里叶变换模块结构图。

具体实施方式

下面结合附图及实施例对本发明的技术方案做进一步描述。

如图1所示，本发明提供一种宽带数字接收机，包括输入端及输出端，还包括第一滤波器组、模拟混频模块、第二滤波器组、模数转换模块、时频变换模块及频谱拼接模块。

第一滤波器组，用于将射频信号的整个分析带宽分为N路并通过各个子通道传输给模拟混频模块；模拟混频模块，用于将各个子通道内的射频信号解调至中频信号并传输给第二滤波器组；第二滤波器组，用于对各个子通道内多种带宽信号进行滤波；模数转换模块，用于将第二滤波器组输出的各个子通道内的模拟中频信号转换为数字中频信号；时频变换模块，用于将各个子通道内的数字中频信号进行数字下变频处理（包括数字混频、滤波、抽取等）及可变点快速傅里叶变换，得到信号频谱；频谱拼接模块，将各个子通道内经过快速傅里叶变换后的频谱进行带内保留、带外截去，得到各个子通道的带内频谱，并将各个子通道的带内频谱进行拼接得到整个分析带宽内的信号频谱；第一滤波器组分别与输入端及模拟混频模块连接，所述第二滤波器组分别与模拟混频模块及模数转换模块连接，所述时频变换模块分别与模数转换模块及频谱拼接模块连接，所述输出端与频谱拼接模块连接，N为正整数，子通道的个数为N个。

时频变换模块包括N个时频变换子模块，每个时频变换子模块包括时钟单元、数字混频单元、路径选择电路、多带宽信号处理单元及变点快速傅里叶变换单元。

时钟单元，用于为各模块工作提供时钟同步信号；数字混频单元，用于将子通道内的数字中频信号进行下变频；路径选择电路，用于根据不同的分析带宽，选择合适的数字下变频处理路径，将数字混频单元输出的I信号分量和Q信号分量传输至数字下变频处理单元；多带宽信号处理单元，用于对数字混频后的I信号分量及Q信号分量进行数字滤波、抽取等处理；变点快速傅里叶变换单元，用于将多带宽信号处理单元输出的基带信号的I信号分量及Q信号分量进行变点快速傅里叶变换；数字混频单元分别与第二滤波器组及路径选择电路连接，多带宽信号处理单元分别与路径选择电路及变点快速傅里叶变换单元连接，变点快速傅里叶变换单元与频谱拼接模块连接。

多带宽信号处理单元，用于对模数转换模块后的数字I、Q信号进行抽取滤波处理，包括CIC滤波器组及多相滤波器组，其中，CIC滤波器组又包括CIC滤波器及补偿滤波器。CIC滤波器的抽取因子可以根据每种信号的带宽进行灵活选择，本发明采取五级级联CIC抽取滤波器的结构，为降低多级CIC级联带来的通带衰减加大的负面效果，在处理带宽较窄的信号时加入CIC补偿滤波器。选择大部分带宽的情况下，需要先经过CIC滤波器并抽取后，再送入多相滤波器。多相滤波器组采用先抽取后滤波的形式，这样就可以很大程度的节省FPGA的乘法器资源，分为三个单元分别进行实现，包括数据预处理单元、多相滤波单元、时分复用单元。

本发明的宽带数字接收机实时频谱处理方法，包括如下步骤：首先，输入端接收到射频信号，通过N个滤波器将射频信号的整个分析带宽分为N个通道，每个通道带宽B最大可为50MHz(根据实时频谱分析需要，为了提高频谱分辨率，还可选择其它较小的带宽)。利用带通采样定理其中M取能满足f_s≥2B的正整数，设计合理的中频信号频率f₀和模数转换的采样频率f_s。其次，通过模拟混频模块将每个通道的中心频率调制至f₀，并且进行滤波；再次，每个通道并行输出至ADC将模拟信号转换为数字信号，通道内再经数字混频得到I、Q两路信号，路径选择电路根据分析带宽选择合适的处理路径，将数字混频模块输出的I、Q信号分量传输至多带宽信号处理模块。在多带宽信号处理模块，信号经过抽取、滤波，有效地降低了数据率，在CIC滤波器组中针对不同带宽采用不同的抽取倍数，采用CIC滤波器的抽取系统没有乘法运算，只有符号、延迟和加法运算，具有非常高的处理效率，很适合抽取系统中的第一级抽取和进行大的抽取因子的工作。多相滤波器采用一种高效的FIR实现方式，滤波在抽取之后进行，可大大降低对硬件的速度要求。设FIR滤波器，其阶数为N，将其分为D组，每组长度为L=N/D,其对应的转移函数为令m_k(n)=h(nD+k)，其转移函数为M_k(z)，则之后，变点快速傅里叶变换模块对多相滤波处理后输出的基带信号的I、Q信号分量进行傅里叶变换，先将前一个模块得到的I、Q数据在保证误差很小的情况下截取高有效位，以降低快速傅里叶变换运算的难度，根据分析带宽参数，选择相应的点数作快速傅里叶变换运算；最后，频谱拼接模块将各个子通道内的经过时频变换之后的带内信号频谱截取出来进行拼接得到整个分析带宽内的信号频谱。

实施例

下面以接收机通道数N=6为例，对接收机的实时频谱处理过程做详细介绍。

接收机有6个通道，其中每个通道信号带宽最大为50Mhz(根据实时频谱分析需要，为了提高频谱分辨率，还可选择其它较小的带宽)，AD采样率选为280Mhz，每个通道的中心频率选为490MHz。以单一通道处理为例说明：

配置时钟模块，为CIC滤波器组、多相滤波器组提供正确频率的工作时钟。

对于本发明来说，数字混频所需要的余弦和正弦样本信号为：

$\cos (2\mathrm{\π}\frac{70}{280}\·n)=\mathrm{1,0},-\mathrm{1,0,1}...(n=\mathrm{0,1,2,3,4}...)$

$\sin (2\mathrm{\π}\frac{70}{280}\·n)=\mathrm{1,0},-\mathrm{1,0,1}...(n=\mathrm{0,1,2,3,4}...)$

由上式可知，正弦和余弦样本信号值都为简单的整数形式，设输入信号为x(n)，输入信号分别与余弦，正弦信号混频后得到的I、Q两路基带信号为I(n)和Q(n)，那么它们满足下面的关系：

I(n)=x(1),0,-x(3),0…

Q(n)=0,x(2),0,-x(4)…

所以在输出端设计一个4状态的状态机，不需要乘法器，采用与输入数据同步的时钟信号即可。

配置路径选择电路，50Mhz带宽的I、Q两路信号选择多相滤波模块处理，其余四种带宽I、Q两路信号选择CIC滤波器组处理。

配置CIC滤波器组，CIC滤波器抽取因子对应500Khz、1Mhz、2Mhz、5Mhz、10Mhz、20Mhz六种带宽,依次为100、50、20、10、4、2，采用5级级联结构。CIC滤波器采用最佳一致逼近法设计，这种算法利用Remez交换法和chebyshev近似理论来设计滤波器，使实际频率响应拟合频率响应达到最优，在频域内，滤波器呈现等波纹特点。CIC滤波器在完成滤波后对信号进行相应倍数的抽取。

本发明介绍一种宽带CIC补偿器，如下一个多项式结构的线性相位补偿器，其转移函数为H(z^D)=bz^-D+az^-2D+bz^-3D，幅频响应为：|H(w)|=|2bcos(Dw)+a|，D为抽取倍数，a、b为常数。补偿器的幅频响应在ω=0一定为1，因此有2b+a=1。CIC滤波器在通带ω_p内的幅频响应H_c(w_p)，和补偿器刚好相反，则补偿器和CIC滤波器的幅频响应呈如下关系：β为常数，取值范围为0.9<β≤1，且ω_p=π(2D)，所以 $b=0.5[1-\frac{{\mathrm{\&beta;D}}^Q{\sin }^Q(\mathrm{\&pi;}/4D)}{{\sin }^Q(\mathrm{\&pi;}/4)}].$

配置多相滤波器组：实现100抽头的滤波器，采用基于多相滤波的乘法器时分复用结构。采用4相结构，每相的滤波器为25阶。改进型多相滤波结构的数字滤波器均位于抽取器之后，而且，这种多相滤波结构每一分支路滤波器的系数也减少为1/4个。本例中，则采用改进型的多相滤波结构后，对于每一个支路来说，分支滤波器都分别是25阶的滤波器，这样滤波器阶数大大减少，提高了分支滤波器的计算速度和精度。

数字滤波器的设计采用滤波器经典的横截型结构，即要实现滤波运算，可以让输入数据与滤波系数对应相乘，结果再累加在一起作为一次输出。即是每个支路的输入数据按一定顺序与各自分支滤波器的25个系数对应相乘，再累加得一个输出。根据以上分析，为了方便多相滤波器组的设计实现，多相滤波模块的数据预处理单元在具体实现的时候特地设计以如图2所示的结构。

DFF表示一个时钟的延迟，在FPGA中具体实现为延迟器；4DFF即为4个时钟的延迟；输入数据为x[n]，每四个时钟的延迟后有一个数据输出口。例如，第一个输入数据x[0]经过4个时钟延迟后到达L1,经过8个时钟延迟后到达L2，而此时第五个输入数据x[4]也刚好到达L1，以此类推。这样利用这种结构，输入数据被平均分成四组，即我们前面所说的四个支路，每一组支路数据各自在独立的时间出现在L1-L25输出口，随后一组数据进入各个分支多相滤波器进行数字滤波。根据对数据预处理单元的设计分析，由L1～L25输出的数据应当乘以对应的分支滤波器系数，然后将这25个乘积累加，则可得到多相滤波的输出。

对变点快速傅里叶变换模块进行适当配置。在具体参数设置为：16k变点快速傅里叶变换变换，输入数据位宽18bits。为了得到正确的输出数据，现在对几个重要的管脚和工作流程进行简要说明。如图3所示，在输入端，sink_valid表示数据输入到快速傅里叶变换模块的数据开始有效，同时应该将sink_sop置为高电平，时间持续为一个时钟，它表示加载的数据段的开始，在数据段的第一个数据到来时置为高电平，sink_eop表示输入的数据段的结束，应该在数据段最后一个数据到来时置为高电平，如果sink_sop和sink_eop设置错误，source_error[1..0]将会报错，在输出端，source_valid高电平表示输出数据结果有效，source_sop高电平时，表示输出数据段的第一个有效数据，持续一个时钟周期，source_eop置为高电平时，表示输出数据段的最后一个有效数据，持续时间依然为一个时钟周期。

最后将6个通道有效的频率成分合并起来，得到6个通道有效频谱的总频谱。

以上实施例仅仅是为了帮助读者更好地理解本发明的技术方案，示例中的参数是可以根据需要进行选取的，因此，上述示例不用以限制本发明权利要求的保护范围。

Claims (7)

1.一种宽带数字接收机，包括输入端及输出端，其特征在于，还包括：

第一滤波器组，用于将射频信号的整个分析带宽分为N路并通过各个子通道传输给模拟混频模块；

模拟混频模块，用于将各个子通道内的射频信号解调至中频信号并传输给第二滤波器组；

第二滤波器组，用于对各个子通道内多种带宽信号进行滤波；

模数转换模块，用于将第二滤波器组输出的各个子通道内的模拟中频信号转换为数字中频信号；

时频变换模块，用于将各个子通道内的数字中频信号进行数字下变频处理，包括数字混频、滤波、抽取及可变点快速傅里叶变换，得到信号频谱；

频谱拼接模块，将各个子通道内经过快速傅里叶变换后的信号频谱进行带内保留、带外截去，得到各个子通道的带内频谱，并将各个子通道的带内频谱进行拼接得到整个分析带宽内的信号频谱；

所述第一滤波器组分别与输入端及模拟混频模块连接，所述第二滤波器组分别与模拟混频模块及模数转换模块连接，所述时频变换模块分别与模数转换模块及频谱拼接模块连接，所述输出端与频谱拼接模块连接，N为正整数，子通道的个数为N个。

2.如权利要求1所述的宽带数字接收机，其特征在于，所述时频变换模块包括N个时频变换子模块，每个时频变换子模块包括：

时钟单元，用于为各模块工作提供时钟同步信号；

数字混频单元，用于将子通道内的数字中频信号下变频；

路径选择电路，用于根据不同的分析带宽，选择合适的数字下变频处理路径，将数字混频单元输出的I信号分量和Q信号分量传输至数字下变频处理单元；

多带宽信号处理单元，用于对数字混频后的I信号分量及Q信号分量进行数字滤波、抽取等处理；

变点快速傅里叶变换单元，用于将多带宽信号处理单元输出的基带信号的I信号分量及Q信号分量进行变点快速傅里叶变换；

所述数字混频单元分别与第二滤波器组及路径选择电路连接，所述多带宽信号处理单元分别与路径选择电路及变点快速傅里叶变换单元连接，所述变点快速傅里叶变换单元与频谱拼接模块连接。

3.如权利要求2所述的宽带数字接收机，其特征在于，所述多带宽信号处理单元包括CIC滤波器组及多相滤波器组，CIC滤波器组用于对窄带宽的信号进行滤波，多相滤波器组用于对宽带宽的信号进行滤波，所述CIC滤波器组分别与路径选择电路及多相滤波器组连接，所述多相滤波器组分别与路径选择电路及变点快速傅里叶变换单元连接。

4.如权利要求2所述的宽带数字接收机，其特征在于，所述CIC滤波器组包括CIC滤波器及CIC补偿滤波器，所述CIC滤波器为采用多级级联结构的滤波器。

5.一种宽带数字接收机的实时频谱处理方法，其特征在于，包括如下步骤：

A.输入端接收到射频信号，通过N个滤波器将射频信号的整个分析带宽分为N个通道；

B.利用带通采样定理，设计出合理的中频信号频率f₀、ADC采样频率f_s，每个通道设有数字可控的本振信号完成将射频信号中心频率下变频至中频f₀处；

C.根据子通道内信号的带宽设计通带宽度不同的滤波器，对通道内混频后的信号进行滤波，经过模数转换模块将模拟中频信号转换为数字信号；

D.将各个子通道内的数字中频信号进行数字混频、滤波、抽取及变点快速傅里叶变换，得到子通道带内信号频谱；

E.频谱拼接模块将各个子通道内的经过时频变换之后的带内信号频谱截取出来进行拼接得到整个分析带宽内的信号频谱。

6.如权利要求5所述的一种宽带数字接收机的实时频谱处理方法，其特征在于，步骤D包括如下步骤：

D1.通道内信号经数字混频，得到I、Q两路信号；

D2.对I路和Q路信号根据分析带宽的选取，选择合适的处理路径进行数字下变频至基带；

D3.将数字下变频后的基带信号进行变点快速傅里叶变换。

7.如权利要求5所述的一种宽带数字接收机的实时频谱处理方法，其特征在于，步骤E包括如下步骤：

E1.将各个子通道内经过快速傅里叶变换后的频谱进行带内保留、带外截去，得到各个子通道的带内频谱；

E2.将各个子通道的带内频谱进行拼接得到整个分析带宽内的信号频谱。