CN108763144A - 一种集成四核dsp及1553b总线控制器的sip封装电路 - Google Patents

一种集成四核dsp及1553b总线控制器的sip封装电路 Download PDF

Info

Publication number
CN108763144A
CN108763144A CN201810275500.4A CN201810275500A CN108763144A CN 108763144 A CN108763144 A CN 108763144A CN 201810275500 A CN201810275500 A CN 201810275500A CN 108763144 A CN108763144 A CN 108763144A
Authority
CN
China
Prior art keywords
fpga
core dsp
bus
directionally connected
integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810275500.4A
Other languages
English (en)
Inventor
曲新春
王欣伟
杨博
习亮
万星
宋峙峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Institute of Computer Technology and Applications
Original Assignee
Beijing Institute of Computer Technology and Applications
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Institute of Computer Technology and Applications filed Critical Beijing Institute of Computer Technology and Applications
Priority to CN201810275500.4A priority Critical patent/CN108763144A/zh
Publication of CN108763144A publication Critical patent/CN108763144A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling

Abstract

本发明公开了一种集成四核DSP及1553B总线控制器的SIP封装电路，其中，包括：1553B收发器、用户I/O、配置PROM、ADC、总线驱动、FPGA、JTAG总线、FLASH、四核DSP、EMIF总线和SRAM；FPGA与四核DSP通过EMIF总线双向连接，FPGA与四核DSP通过EMIF总线双向连接，FPGA与四核DSP连接，FLASH通过EMIF总线双向连接FPGA和四核DSP，SRAM通过EMIF总线双向连接FPGA和四核DSP，1553B收发器和FPGA双向连接，配置PROM和FPGA双向连接，ADC和总线驱动单向互联，FPGA和总线驱动单向互联。本发明可在有限空间内集成多种元件裸片，有效减小计算控制器的体积和重量。

Description

一种集成四核DSP及1553B总线控制器的SIP封装电路
技术领域
本发明涉及一种SiP封装电路，特别是一种集成四核DSP、FPGA及4M 1553B总线控制器的高速大容量SIP封装电路。
背景技术
当前航空航天系统、先进制造设备等诸多高精尖领域，对于高性能、高可靠、小型化器件的需求日趋强烈，特别是飞行器控制、雷达、电子对抗等细分领域，要求元器件具备高可靠、高性能、小型化等特点。现阶段通常采用SoC和SiP等技术满足以上要求，但由于部分高性能元器件产品长期处于国外技术封锁和产品禁运状态，高性能电子元器件核心技术长期处于受制于人的处境。同时，采用系统级封装技术(SiP)将高计算性能、高存储容量、高传输速率电子元器件进行高密度集成，也需克服散热、信号完整性等方面难题。
发明内容
本发明的目的在于提供一种集成四核DSP及1553B总线控制器的SIP封装电路，用于解决计算机控制器无法满足某些应用中对小体积和重量的要求的问题。
本发明一种集成四核DSP及1553B总线控制器的SIP封装电路，其中，包括：1553B收发器、用户I/O、配置PROM、ADC、总线驱动、FPGA、JTAG总线、FLASH、四核DSP、EMIF总线和SRAM；FPGA与四核DSP通过EMIF总线双向连接，FPGA与四核DSP通过EMIF总线双向连接，FPGA与四核DSP连接，FLASH通过EMIF总线双向连接FPGA和四核DSP，SRAM通过EMIF总线双向连接FPGA和四核DSP，1553B收发器和FPGA双向连接，配置PROM和FPGA双向连接，ADC和总线驱动单向互联，FPGA和总线驱动单向互联。
根据本发明的集成四核DSP及1553B总线控制器的SIP封装电路的一实施例，其中，FPGA读取配置PROM中存储的固件程序，并执行相应启动程序完成内部I/O分配、1553B控制器配置、JTAG控制器配置。
根据本发明的集成四核DSP及1553B总线控制器的SIP封装电路的一实施例，其中，四核DSP读取FLASH中存储的固件程序，并执行相应的启动程序完成配置。
根据本发明的集成四核DSP及1553B总线控制器的SIP封装电路的一实施例，其中，553B收发器、用户I/O、配置PROM、ADC、总线驱动、FPGA、JTAG总线、FLASH、四核DSP、EMIF总线和SRAM通过系统级封装集成于封装内。
根据本发明的集成四核DSP及1553B总线控制器的SIP封装电路的一实施例，其中，封装尺寸为40mm×40mm×7mm。
根据本发明的集成四核DSP及1553B总线控制器的SIP封装电路的一实施例，其中，1553B收发器为两个。
根据本发明的集成四核DSP及1553B总线控制器的SIP封装电路的一实施例，其中，ADC和总线驱动A单向互联，ADC和总线驱动B单向互联，FPGA和总线驱动A单向互联，FPGA和总线驱动B单向互联。
根据本发明的集成四核DSP及1553B总线控制器的SIP封装电路的一实施例，其中，EMIF总线包括：AEMIF总线A以及AEMIF总线B；FPGA与DSP通过EMIF总线A双向连接，FPGA与DSP通过EMIF总线B双向连接，FLASH通过EMIF总线A与FPGA和DSP双向连接，SRAM通过EMIF总线B与FPGA和SP双向连接。
根据本发明的集成四核DSP及1553B总线控制器的SIP封装电路的一实施例，其中，FPGA与四核DSP通过HPI总线双向连接。
本发明可在有限空间内集成多种元件裸片，有效减小计算控制器的体积和重量，同时具备更高的信号完整性和更低的系统功耗。因此，采用国产自主核心芯片，实现高性能、低功耗、小型化的先进元器件，对于打破技术壁垒、提高系统性能、提升系统级封装技术能力，具有重要现实意义。
附图说明
图1所示为本发明通用控制器SIP电路的示意图。
具体实施方式
为使本发明的目的、内容、和优点更加清楚，下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
图1所示为本发明通用控制器SIP电路的示意图，如图1所示，本发明的一种通用控制器SIP电路，包括：1553B收发器A 1、1553B收发器B 2、用户I/O 3、PROM 4、ADC 6、总线驱动A 7、总线驱动B 8、FPGA 9、JTAG总线10、FLASH 11、EMIF总线A 12、HPI总线13、四核DSP14、DSP-JTAG 15、EMIF总线B 16和SRAM 17。
如图1所示，FPGA 9与四核DSP 14通过EMIF总线A 13双向连接，FPGA 9与四核DSP14通过EMIF总线B 16双向连接，FPGA 9与四核DSP 14通过HPI 13总线双向连接，FLASH 11与FPGA 9、四核DSP 14通过EMIF总线A 13双向连接，SRAM 17与FPGA 9、四核DSP 14通过EMIF总线B 16双向连接，1553B收发器A 1和FPGA 9双向连接，1553B收发器B 2和FPGA 9双向连接，配置PROM 4和FPGA 9双向连接，ADC 6和总线驱动A 7单向互联，ADC和总线驱动B 8单向互联，FPGA 9和总线驱动A 7单向互联，FPGA 9和总线驱动B 8单向互联。
如图1所示，本发明一种集成四核DSP及4M 1553B总线控制器的高速大容量SIP封装电路上电时，FPGA 9读取配置PROM中存储的固件程序，并执行相应启动程序完成内部I/O分配、1553B控制器配置、JTAG控制器配置等功能。四核DSP 14读取FLASH 11中存储的固件程序，并执行相应的启动程序完成配置。完成配置后，集成四核DSP及4M 1553B总线控制器的高速大容量SIP封装电路将按照用户设置的程序完成相应的计算和控制功能。一种集成四核DSP及4M 1553B总线控制器的高速大容量SIP封装电路,将1553B收发器A 1、1553B收发器B 2、用户I/O 3、配置PROM 4、ADC 6、总线驱动A 7、总线驱动B 8、FPGA 9、JTAG总线10、FLASH 11、EMIF总线A 12、HPI总线13、四核DSP 14、DSP-JTAG 15、EMIF总线B 16和SRAM 17等裸芯片或模块通过系统级封装技术集成于40mm×40mm×7mm的小体积封装内，实现了高速信号总线、大容量存储、高计算性能元器件在小体积空间内的高密度集成，提供了小体积、高性能、面向多种应用的通用计算控制平台。
如图1所示，本发明的一种通用控制器SIP电路,将1553B收发器A1、1553B收发器B2、用户I/O 3、配置PROM 4、ADC 6、总线驱动A 7、总线驱动B 8、FPGA 9、JTAG总线10、FLASH11、EMIF总线A 12、HPI总线13、DSP 14、DSP-JTAG 15、EMIF总线B 16和SRAM 17等未封装的裸芯片通过立体封装技术封装于40mm×40mm×7mm的同一封装内，实现了高速大容量通用控制器的高度集成。
本发明集成的四核DSP和4M SRAM，能够提供高速并行计算能力和大容量存储能力，提供的两路1553B收发器，能够实现4M的信号传输速率，并具备信号完整性。集成四核DSP及4M 1553B总线控制器的高速大容量SIP封装电路，可有效减小计算控制器的体积和重量，同时具备更高的抗干扰性和更低的系统功耗。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (9)

1.一种集成四核DSP及1553B总线控制器的SIP封装电路，其特征在于，包括：1553B收发器、用户I/O、配置PROM、ADC、总线驱动、FPGA、JTAG总线、FLASH、四核DSP、EMIF总线和SRAM；
FPGA与四核DSP通过EMIF总线双向连接，FPGA与四核DSP通过EMIF总线双向连接，FPGA与四核DSP连接，FLASH通过EMIF总线双向连接FPGA和四核DSP，SRAM通过EMIF总线双向连接FPGA和四核DSP，1553B收发器和FPGA双向连接，配置PROM和FPGA双向连接，ADC和总线驱动单向互联，FPGA和总线驱动单向互联。
2.如权利要求1所述的集成四核DSP及1553B总线控制器的SIP封装电路，其特征在于，FPGA读取配置PROM中存储的固件程序，并执行相应启动程序完成内部I/O分配、1553B控制器配置、JTAG控制器配置。
3.如权利要求1所述的集成四核DSP及1553B总线控制器的SIP封装电路，其特征在于，四核DSP读取FLASH中存储的固件程序，并执行相应的启动程序完成配置。
4.如权利要求1所述的集成四核DSP及1553B总线控制器的SIP封装电路，其特征在于，553B收发器、用户I/O、配置PROM、ADC、总线驱动、FPGA、JTAG总线、FLASH、四核DSP、EMIF总线和SRAM通过系统级封装集成于封装内。
5.如权利要求4所述的集成四核DSP及1553B总线控制器的SIP封装电路，其特征在于，封装尺寸为40mm×40mm×7mm。
6.如权利要求1所述的集成四核DSP及1553B总线控制器的SIP封装电路，其特征在于，1553B收发器为两个。
7.如权利要求1所述的集成四核DSP及1553B总线控制器的SIP封装电路，其特征在于，ADC和总线驱动A单向互联，ADC和总线驱动B单向互联，FPGA和总线驱动A单向互联，FPGA和总线驱动B单向互联。
8.如权利要求1所述的集成四核DSP及1553B总线控制器的SIP封装电路，其特征在于，EMIF总线包括：AEMIF总线A以及AEMIF总线B；FPGA与DSP通过EMIF总线A双向连接，FPGA与DSP通过EMIF总线B双向连接，FLASH通过EMIF总线A与FPGA和DSP双向连接，SRAM通过EMIF总线B与FPGA和SP双向连接。
9.如权利要求1所述的集成四核DSP及1553B总线控制器的SIP封装电路，其特征在于，FPGA与四核DSP通过HPI总线双向连接。
CN201810275500.4A 2018-03-30 2018-03-30 一种集成四核dsp及1553b总线控制器的sip封装电路 Pending CN108763144A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810275500.4A CN108763144A (zh) 2018-03-30 2018-03-30 一种集成四核dsp及1553b总线控制器的sip封装电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810275500.4A CN108763144A (zh) 2018-03-30 2018-03-30 一种集成四核dsp及1553b总线控制器的sip封装电路

Publications (1)

Publication Number Publication Date
CN108763144A true CN108763144A (zh) 2018-11-06

Family

ID=63980880

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810275500.4A Pending CN108763144A (zh) 2018-03-30 2018-03-30 一种集成四核dsp及1553b总线控制器的sip封装电路

Country Status (1)

Country Link
CN (1) CN108763144A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109902036A (zh) * 2019-01-29 2019-06-18 湖北三江航天红峰控制有限公司 基于emif接口的双速率1553b总线设备通信方法
CN110543444A (zh) * 2019-07-25 2019-12-06 上海航天控制技术研究所 一种基于SiP技术多处理器信息处理电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103198042A (zh) * 2013-04-22 2013-07-10 哈尔滨工业大学 Pci航空串行总线板卡及实现动态加载数据处理方法
CN105137863A (zh) * 2015-07-31 2015-12-09 上海卫星工程研究所 空间飞行器控制管理SoC芯片
CN105608048A (zh) * 2015-12-21 2016-05-25 北京时代民芯科技有限公司 一种星载dsp软件任务动态重构电路及重构方法
CN107277373A (zh) * 2017-07-28 2017-10-20 北京计算机技术及应用研究所 一种高速实时图像处理系统的硬件电路
CN107786235A (zh) * 2016-08-22 2018-03-09 北京计算机技术及应用研究所 4MHz工作频率的1553B收发电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103198042A (zh) * 2013-04-22 2013-07-10 哈尔滨工业大学 Pci航空串行总线板卡及实现动态加载数据处理方法
CN105137863A (zh) * 2015-07-31 2015-12-09 上海卫星工程研究所 空间飞行器控制管理SoC芯片
CN105608048A (zh) * 2015-12-21 2016-05-25 北京时代民芯科技有限公司 一种星载dsp软件任务动态重构电路及重构方法
CN107786235A (zh) * 2016-08-22 2018-03-09 北京计算机技术及应用研究所 4MHz工作频率的1553B收发电路
CN107277373A (zh) * 2017-07-28 2017-10-20 北京计算机技术及应用研究所 一种高速实时图像处理系统的硬件电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
缑丽敏等: "基于DSP+FPGA的弹载综合控制计算机设计与实现", 《电子技术》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109902036A (zh) * 2019-01-29 2019-06-18 湖北三江航天红峰控制有限公司 基于emif接口的双速率1553b总线设备通信方法
CN109902036B (zh) * 2019-01-29 2023-07-25 湖北三江航天红峰控制有限公司 基于emif接口的双速率1553b总线设备通信方法
CN110543444A (zh) * 2019-07-25 2019-12-06 上海航天控制技术研究所 一种基于SiP技术多处理器信息处理电路

Similar Documents

Publication Publication Date Title
KR102403705B1 (ko) 멀티-다이 패키지들에서의 통신을 위한 방법 및 회로들
US20140181453A1 (en) Processor with Host and Slave Operating Modes Stacked with Memory
CN108763144A (zh) 一种集成四核dsp及1553b总线控制器的sip封装电路
CN103200081A (zh) 一种面向异构网络环境的物联网网关开发平台
CN203632688U (zh) 基于PowerPC嵌入式系统的多功能通信接口机装置
CN104103610B (zh) 多芯片封装系统
CN201263157Y (zh) 一种小型嵌入式UART接口转CAN-bus网络模块
CN207607589U (zh) 一种平衡车专用蓝牙模块降压一体板
CN202906873U (zh) 一种多功能通讯接口信号转换器
CN103558903A (zh) 一种具有抗辐性能的PowerPC计算机模块
CN104750581A (zh) 一种冗余互连的内存共享的服务器系统
CN210864698U (zh) 一种基于vpx结构的信号处理板卡
CN111209246B (zh) 一种基于多芯片封装技术的微型可编程片上计算机
CN208384387U (zh) 一种用于嵌入式控制系统的控制器
CN204595215U (zh) 基于imx28平台最小系统模块的gnss接收机
CN204145526U (zh) 带双主控模块的can总线中继器
CN202310123U (zh) 车载gprs通信装置
CN206743668U (zh) 一种电路板
CN204669014U (zh) 一种具有多挡位充电功能的汽车应急启动电源
CN201608174U (zh) 一种半导体器件的系统级封装结构
CN214474812U (zh) 一种基于fpga的高速数据处理装置
CN202889378U (zh) 工业级通讯信息处理平台
CN204496487U (zh) 扩展芯片及可扩展的芯片系统
CN208636879U (zh) 一种无人机通用图像处理系统
CN204287844U (zh) 一种集成化整车控制器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181106

RJ01 Rejection of invention patent application after publication