CN107786235A - 4MHz工作频率的1553B收发电路 - Google Patents

4MHz工作频率的1553B收发电路 Download PDF

Info

Publication number
CN107786235A
CN107786235A CN201610702763.XA CN201610702763A CN107786235A CN 107786235 A CN107786235 A CN 107786235A CN 201610702763 A CN201610702763 A CN 201610702763A CN 107786235 A CN107786235 A CN 107786235A
Authority
CN
China
Prior art keywords
circuit
4mhz
data
isolating transformer
transtation mission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610702763.XA
Other languages
English (en)
Inventor
邓超
杜晖
曲新春
宋峙峰
金玉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Institute of Computer Technology and Applications
Original Assignee
Beijing Institute of Computer Technology and Applications
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Institute of Computer Technology and Applications filed Critical Beijing Institute of Computer Technology and Applications
Priority to CN201610702763.XA priority Critical patent/CN107786235A/zh
Publication of CN107786235A publication Critical patent/CN107786235A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明公开了一种4MHz工作频率的1553B收发电路，包括：驱动电路用于进行主控芯片与接收电路和发送电路之间的数据电平转换；接收电路用于接收隔离变压器的数据，并将隔离变压器输入的数据进行比较处理，将比较后符合要求的数据输入给驱动电路；发送电路用于根据主控芯片的控制，将驱动电路发送的主控芯片的指令输出给隔离变压器；隔离变压器，用于将外部输入的数据进行隔离变压后输入给接收电路，以及将发送电路发送的数据进行隔离变压后输出。本发明4MHz工作频率的1553B收发电路，工作频率可达4MHz，输出信号波形上升时间和下降时间在25ns到75ns之间，能够满足4M1553B标准。

Description

4MHz工作频率的1553B收发电路
技术领域
本发明涉及一种数据收发电路，特别涉及一种4MHz工作频率的1553B收发电路。
背景技术
1553B总线以其高度的可靠性和灵活性在航空设备中得到了广泛的应用。1553B收发器是1553B总线的接口部分,在1553B总线中起着至关重要的作用。目前，1553B总线终端所用收发器的传输速率为1Mbps，已经不能满足高速传输的要求，高速1553B总线协议要求的通讯传输码速率提高至4Mbps。那么，相应的收发器工作频率也要增高到4MHz。目前标准的收发芯片工作频率是1MHz，尚没有高达4MHz的收发器芯片。因此需要采用分立器件搭建具备4MHz工作频率的收发电路。
发明内容
本发明目的在于提供一种4MHz工作频率的1553B收发电路，用于解决上述现有技术的问题。
本发明的一种4MHz工作频率的1553B收发电路，其中，包括：主控芯片、驱动电路、接收电路、发送电路以及隔离变压器；该驱动电路用于进行主控芯片与接收电路和发送电路之间的数据电平转换；该接收电路用于接收该隔离变压器的数据，并将该隔离变压器输入的数据进行比较处理，将比较后符合要求的数据输入给该驱动电路；该发送电路用于根据主控芯片的控制，将该驱动电路发送的主控芯片的指令输出给该隔离变压器；该隔离变压器，用于将外部输入的数据进行隔离变压后输入给该接收电路，以及将发送电路发送的数据进行隔离变压后输出。
根据本发明4MHz工作频率的1553B收发电路的一实施例，其中，该发送电路为2个，该接收电路为2个，该发送驱动电路为2个，该接收驱动电路为2个，每一发送电路对应连接一发送驱动电路，每一接收电路对应连接一接收驱动电路。
根据本发明4MHz工作频率的1553B收发电路的一实施例，其中，该隔离变压器为2个，一该发送电路以及一该接收电路连接一该隔离变压器，另一该发送电路以及另一该接收电路连接另一该隔离变压器。
根据本发明4MHz工作频率的1553B收发电路的一实施例，其中，该主控芯片为FPGA，该FPGA内部使用1553B的IP核进行逻辑控制。
根据本发明4MHz工作频率的1553B收发电路的一实施例，其中，该发送驱动电路包括2片电平转换芯片，该接收驱动电路包括2片电平转换芯片，该电平转换芯片能够被该主控芯片控制。
根据本发明4MHz工作频率的1553B收发电路的一实施例，其中，该接收电路能够对输入数据进行隔直滤波处理，并将隔直滤波处理后的数据输入一比较器，并与标准电平进行比较，转换成数字信号后，将接收的数据输出给该驱动电路。
根据本发明4MHz工作频率的1553B收发电路的一实施例，其中，该发送电路具有MOS管，该主控芯片通过控制MOS管的通断，以控制该主控芯片信号的自该发送电路的发送。
根据本发明4MHz工作频率的1553B收发电路的一实施例，其中，该隔离变压器为中间抽头的隔离变压器。
综上，本发明4MHz工作频率的1553B收发电路，工作频率可达4MHz，输出信号波形上升时间和下降时间在25ns到75ns之间，能够满足4M1553B标准。
附图说明
图1所示为本发明4MHz工作频率的1553B收发电路的模块图；
图2所示为主控芯片与发送驱动电路的工作原理图；
图3所示为接收电路的原理模块图；
图4所示为发送电路的原理图；
图5所示为隔离变压器的结构示意图。
具体实施方式
为使本发明的目的、内容、和优点更加清楚，下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
图1所示为本发明4MHz工作频率的1553B收发电路的模块图，如图1所示，本发明的一种4MHz工作频率的1553B收发电路，包括：主控芯片1、接收驱动电路8、发送驱动电路7、接收驱动电路3、发送驱动电路2、接收驱动电路3、接收电路10、发送电路9、接收电路5、发送电路4、隔离变压器6以及隔离变压器11。
如图1所示，其中主控芯片1可以采用FPGA实现；各接收和驱动电路采用2片电平转换芯片实现。接收电路5和接收电路10采用电容电阻搭建隔直、直流叠加和低通滤波电路，采用比较器将模拟信号转换成数字信号。发送电路9和发送电路4采用PMOS管配合外围电容电阻实现。
如图1所示，主控芯片1据客体采用FPGA实现，具体采用Xilinx公司的XC7Z045-2FFG900C。FPGA内部使用1553B的IP核进行控制。
图2所示为主控芯片与发送驱动电路的工作原理图，如图1以及图2所示，发送驱动电路7、接收驱动电路3、发送驱动电路2、接收驱动电路3各采用2片电平转换芯片实现，具体采用TI公司的SN74LVC8T245。以发送电路9和发送驱动电路7为例，发送驱动电路7的电平转换芯片1的A端电源接3.3V，B端电源接5V。A端的两对差分对数据线与主控芯片1相连，B端的两对差分对数据与发送电路9相连。电平转换芯片还具有使能和方向控制功能，使能由主控芯片1控制，此电平转换芯片方向设定为A到B单向。对于，接收驱动电路8的电平转换芯片的A端电源接3.3V，B端电源接5V。A端的两对差分对数据线与主控芯片1相连，B端的两对差分对数据线与接收电路10的比较器输出端相连，接收驱动电路8的电平转换芯片的使能还是由主控芯片1控制，方向设定为B到A单向。
图3所示为接收电路的原理模块图，如图3所示，以接收电路10为例，接收电路10采用比较器实现，具体采用maximintegrated公司的MAX978实现。MAX978的上升下降时间均为1.6ns，4MHz频率的信号周期为250ns，上升下降时间只占信号周期的0.64％，远小于10％的要求，因此MAX978满足4MHz频率的要求。此芯片内部集成4路比较器，正好与接收电路的2对差分对信号数量一致。MAX978的输出端接接收驱动电路8的电平转换芯片的B端，输入端的正极接经过处理的模拟信号，负极接基准电平2.5V。此基准电平由两个相同阻值的电阻对5V分压产生，特别的，此阻值要求为1K。进入比较器正极的模拟信号需要经过隔直滤波等处理。隔离变压器6和11输出的模拟信号经过一个1nF电容隔直后叠加上2.5V的直流偏执。此直流偏执由两个相同阻值的电阻对5V分压产生，特别的，此阻值要求为1K。叠加直流偏执以后的模拟信号经过低通滤波器后进入上述比较器的正极输入端。此低通滤波器为RC滤波器，特别的，RC滤波器的电阻R选择100欧姆，电容C选择120pF，截止频率为13.26MHz，可有效通过4MHz的信号并且滤除高频噪声。
图4所示为发送电路的原理图，如图4所示，以发送电路4为例，发送电路4采用MOS管实现，具体采用TI公司的TPS1120芯片实现。TPS1120内部PMOS管开关时上升时间为10ns，下降时间为2ns，加上负载后上升时间和下降时间会有所增加，可通过调整负载将时间调整到4M1553B要求的时间范围内，即25ns到75ns之间。此芯片内部集成2片增强型PMOS管，开关的上升下降时间分别为10ns和2ns，满足设计要求。PMOS管15的G极作为控制极与发送数据的一对差分对的正极信号连接。PMOS管16的S极连接一个大功率的低阻值电阻与5V电源相连，特别的，此电阻为1206封装的5欧姆电阻。PMOS管1的D极连接一个电阻下拉到地，同时连到后端隔离变压器6的输入端的同名端相连，特别的，此下拉电阻为49.9K。PMOS管16的G极作为控制极与发送数据的一对差分对的负极信号连接。PMOS管16的S极连接一个大功率的低阻值电阻与5V电源相连，特别的，此电阻为1206封装的5欧姆电阻。PMOS管16的D极连接一个电阻下拉到地，同时连到后端隔离变压器6的输入端的非同名端相连，特别的，此下拉电阻为49.9K。PMOS管15和PMOS管16的D极信号之间接一个低容值电容，特别的，此容值为1pF。
图5所示为隔离变压器的结构示意图，如图5所示，隔离变压器6和11采用中间抽头的隔离变压器实现，具体采用PM-DB2725EX实现。此隔离变压器的一端接发送电路和接收电路，另一端对外输出，接耦合器。
本发明中的1553B收发电路工作频率最高可达4MHz。
综上，本发明4MHz工作频率的1553B收发电路，工作频率可达4MHz，输出信号波形上升时间和下降时间在25ns到75ns之间，能够满足4M1553B标准。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (8)

1.一种4MHz工作频率的1553B收发电路，其特征在于，包括：主控芯片、驱动电路、接收电路、发送电路以及隔离变压器；
该驱动电路用于进行主控芯片与接收电路和发送电路之间的数据电平转换；
该接收电路用于接收该隔离变压器的数据，并将该隔离变压器输入的数据进行比较处理，将比较后符合要求的数据输入给该驱动电路；
该发送电路用于根据主控芯片的控制，将该驱动电路发送的主控芯片的指令输出给该隔离变压器；
该隔离变压器，用于将外部输入的数据进行隔离变压后输入给该接收电路，以及将发送电路发送的数据进行隔离变压后输出。
2.如权利要求1所述的4MHz工作频率的1553B收发电路，其特征在于，该发送电路为2个，该接收电路为2个，该发送驱动电路为2个，该接收驱动电路为2个，每一发送电路对应连接一发送驱动电路，每一接收电路对应连接一接收驱动电路。
3.如权利要求2所述的4MHz工作频率的1553B收发电路，其特征在于，该隔离变压器为2个，一该发送电路以及一该接收电路连接一该隔离变压器，另一该发送电路以及另一该接收电路连接另一该隔离变压器。
4.如权利要求1所述的4MHz工作频率的1553B收发电路，其特征在于，该主控芯片为FPGA，该FPGA内部使用1553B的IP核进行逻辑控制。
5.如权利要求2所述的4MHz工作频率的1553B收发电路，其特征在于，该发送驱动电路包括2片电平转换芯片，该接收驱动电路包括2片电平转换芯片，该电平转换芯片能够被该主控芯片控制。
6.如权利要求1所述的4MHz工作频率的1553B收发电路，其特征在于，该接收电路能够对输入数据进行隔直滤波处理，并将隔直滤波处理后的数据输入一比较器，并与标准电平进行比较，转换成数字信号后，将接收的数据输出给该驱动电路。
7.如权利要求1所述的4MHz工作频率的1553B收发电路，其特征在于，该发送电路具有MOS管，该主控芯片通过控制MOS管的通断，以控制该主控芯片信号的自该发送电路的发送。
8.如权利要求1所述的4MHz工作频率的1553B收发电路，其特征在于，该隔离变压器为中间抽头的隔离变压器。
CN201610702763.XA 2016-08-22 2016-08-22 4MHz工作频率的1553B收发电路 Pending CN107786235A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610702763.XA CN107786235A (zh) 2016-08-22 2016-08-22 4MHz工作频率的1553B收发电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610702763.XA CN107786235A (zh) 2016-08-22 2016-08-22 4MHz工作频率的1553B收发电路

Publications (1)

Publication Number Publication Date
CN107786235A true CN107786235A (zh) 2018-03-09

Family

ID=61387718

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610702763.XA Pending CN107786235A (zh) 2016-08-22 2016-08-22 4MHz工作频率的1553B收发电路

Country Status (1)

Country Link
CN (1) CN107786235A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108763144A (zh) * 2018-03-30 2018-11-06 北京计算机技术及应用研究所 一种集成四核dsp及1553b总线控制器的sip封装电路
CN110716518A (zh) * 2019-10-11 2020-01-21 北京航天长征飞行器研究所 多种总线通讯机制高可靠兼容型火工品控制平台

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070268973A1 (en) * 2006-05-22 2007-11-22 John Fanson Data communications system and method of data transmission
CN201821375U (zh) * 2010-09-30 2011-05-04 中国航天科工集团第三研究院第八三五七研究所 1553b总线收发电路
CN202587010U (zh) * 2012-04-09 2012-12-05 中国电子科技集团公司第五十八研究所 适用于高速1553总线的分立收发器电路
CN202978980U (zh) * 2012-06-20 2013-06-05 北京神州飞航科技有限责任公司 4m1553板卡

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070268973A1 (en) * 2006-05-22 2007-11-22 John Fanson Data communications system and method of data transmission
CN201821375U (zh) * 2010-09-30 2011-05-04 中国航天科工集团第三研究院第八三五七研究所 1553b总线收发电路
CN202587010U (zh) * 2012-04-09 2012-12-05 中国电子科技集团公司第五十八研究所 适用于高速1553总线的分立收发器电路
CN202978980U (zh) * 2012-06-20 2013-06-05 北京神州飞航科技有限责任公司 4m1553板卡

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108763144A (zh) * 2018-03-30 2018-11-06 北京计算机技术及应用研究所 一种集成四核dsp及1553b总线控制器的sip封装电路
CN110716518A (zh) * 2019-10-11 2020-01-21 北京航天长征飞行器研究所 多种总线通讯机制高可靠兼容型火工品控制平台

Similar Documents

Publication Publication Date Title
CN204291039U (zh) 一种适用于交换机的rj45接口电路
CN103873262B (zh) 同轴电缆供电系统
CN204258828U (zh) 实现机顶盒与eoc模块一体化的网络接口电路
CN115280295A (zh) 高频传输线的端接
CN107786235A (zh) 4MHz工作频率的1553B收发电路
CN107147431B (zh) 一种基于差分耦合的低压直流载波通信电路及其实现方法
CN109120307A (zh) 一种电力线载波通信系统及其带通匹配耦合器
CN210137320U (zh) 一种自动切换收发状态的rs485电路
CN201821375U (zh) 1553b总线收发电路
CN103472291B (zh) 一种高速高精度高隔离电压的数据采集系统
CN101931538B (zh) 电容器耦合电路及以太网网络设备
CN106506040A (zh) 保持电力线通讯载波质量的方法及装置
CN206658201U (zh) 一种多功能混传双工收发设备
CN109314515A (zh) 数据接口、芯片和芯片系统
CN104079858B (zh) 反向信号传输混合装置
CN107239428A (zh) Can接口电路
CN208401838U (zh) 一种双模数传电台
EP2660990B1 (en) Asymmetric full duplex communication with high tolerance for coax characteristic impedance
CN206340120U (zh) 一种基于pos机双天线输出与接收的非接应用电路
CN203368469U (zh) 电力线通信高速调制信号与直流电源的耦合分离电路
CN209200301U (zh) Usb数据线
CN106488152B (zh) 遥感ccd相机高速差分信号转换电路
CN208608987U (zh) 基于usb通道的通信模块
CN107492921A (zh) 电子装置及其充电控制电路
CN205721154U (zh) 一种食品加工机用控制电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180309

WD01 Invention patent application deemed withdrawn after publication