CN202587010U

CN202587010U - 适用于高速1553总线的分立收发器电路

Info

Publication number: CN202587010U
Application number: CN 201220150281
Authority: CN
Inventors: 魏敬和; 蔡洁明
Original assignee: CETC 58 Research Institute
Current assignee: CETC 58 Research Institute
Priority date: 2012-04-09
Filing date: 2012-04-09
Publication date: 2012-12-05
Anticipated expiration: 2022-04-09

Abstract

本实用新型的目的是克服现有技术中存在的不足，提供一种适用于高速1553总线的分立收发器电路，包括发送器和接收器。所述发送器发送器与协议处理器连接，完成高速曼彻斯特码的发送，包括电压转换驱动电路、LDMOS（或NMOS）及一定阻值和容值的电阻/电容。所述接收器包括一阶有源滤波器、比较器、电压基准和电压转换驱动电路，通过其电压转换驱动电路与协议处理器连接。其优点是：本实用新型通过与外部协议处理器协同工作，实现10Mbps速率1553总线数据的传输，不改变原有的总线结构，采用分立器件搭建，实现起来灵活方便。

Description

适用于高速1553总线的分立收发器电路

技术领域

本实用新型涉及一种收发器电路，尤其是一种适用于高速1553总线的分立收发器电路。

背景技术

MIL-STD-1553数据总线因其高可靠性特诸多优点被广泛应用于飞机、航空、航天等多个领域。在过去的半个多世纪，MIL-STD-1553一直被认为是当今我们俗称的网络战起源，它实现了传感器等各种电子装备的信息共享与传输，从根本上改变了以美国为代表及其同盟的作战方式。但随着更快处理器的诞生，封装的小型化以及软件技术的革新，1553B仅仅1Mbps的数据传输速度无疑成为了信息数据传输的瓶颈，推出一种更快速度的传输方式迫在眉睫。

国外在高速1553总线的研究比较早。早在2006年，John Keller在AVIONICS magazine上发表了题为“Rebirth of the 1553 databus”的文章，介绍了由Edgewater负责开发的高速1553总线Extended 1553以及DDC公司的Hyper 1553，它们均采用类似于DSL传输载波的方式，在不改变原有线缆及接口的基础上，将高频低频信号调制为不同的通道传输，实现了在原有1553平台上传输高速信号。此外，Andrew D.Parker也在AVIONICS magazine上发表了题为“Product Focus: High-Speed 1553: Technology Advances Boost Performance”的文章，谈到了介于1M1553与100M1553之间的10M系统：增强型比特流1553，由SAE开发。

类似于Extended 1553及Hyper1553的百兆1553的主要缺点有：1、虽然不需要改动原有的总线结构及线缆、器件等，但由于采用的是调制解调载波传输方式，收发器电路部分需要进行比较大的改动，开发周期也会大大增加。

至于SAE的10M1553，根据文章介绍，其收发器电路采用的是RS485总线收发器，它同样存在一些缺点：1、RS485是一种既定的协议标准，协议已无更改的余地，且终端电阻、线长等也有明确的规定，灵活性差；2、RS485虽然能达到10Mbps的传输速度，也能传输较远的距离，但在高速传输时很难保证总线上的电压达到1553总线规范要求的28Vpp；3、采用RS485的收发器电路，其传输介质已不再是原来的1553线缆，必须换成RS485专用线缆，并且总线接口也要更换，这无疑增加了系统开发的成本，而且将花费很长的时间对已有的1553系统进行重新部署。

发明内容

本实用新型的目的是克服现有技术中存在的不足，提供一种适用于高速1553总线的分立收发器电路，通过与外部协议处理器协同工作，实现10Mbps速率1553总线数据的传输，不改变原有的总线结构，采用分立器件搭建，实现起来灵活方便。

按照本实用新型提供的技术方案，所述适用于高速1553总线的分立收发器电路包括发送器和接收器，所述发送器完成10Mbps速率的曼彻斯特码发送，包括：带三态输出的电压转换驱动电路的输入端与协议处理器相连，所述带三态输出的电压转换驱动电路的第一输出端通过电阻与第一功率MOS管的栅极连接，第一功率MOS管漏极通过电容与第一功率MOS管栅极相连，并通过电阻与隔离变压器的1脚连接；所述带三态输出的电压转换驱动电路的输出端通过电阻与第二功率MOS管的栅极连接，第二功率MOS管漏极通过电容与第二功率MOS管栅极相连，并通过电阻连接隔离变压器的3脚；隔离变压器输入线圈的两端分别为1脚和3脚，输入线圈的中间抽头为2脚，隔离变压器输出线圈的两端分别为4脚和8脚，三个中间抽头依次为5脚、6脚、7脚，其中3脚和8脚为同名端，隔离变压器的2脚接+5V电源，5脚和7脚之间接负载；所述接收器包括：总线正曼彻斯特码模拟信号接第一一阶有源滤波器的负输入端和第二一阶有源滤波器的正输入端，总线负曼彻斯特码模拟信号接第一一阶有源滤波器的正输入端和第二一阶有源滤波器的负输入端；第一一阶有源滤波器的输出端连接第一比较器的负输入端，第一比较器正输入端接电压基准，第一比较器负输出端输出负曼彻斯特码数字信号，并经过电压转换送至协议处理器的接收负信号端；第二一阶有源滤波器的输出端连接第二比较器的负输入端，第二比较器正输入端接电压基准，第二比较器的负输出端输出正曼彻斯特码数字信号，并经过电压转换送至协议处理器的接收正信号端。

协议处理器送给发送器3.3V信号，所述电压转换驱动器采用集成电路SN74LVC2T45，电压转换驱动器将10Mbps、3.3V的信号转换为10Mbps、5V的信号，将第一功率MOS管和第二功率MOS管栅极的电平抬高，保证数据高速传输时漏端有足够大的电流，同时集成电路SN74LVC2T45的VCC能够用作发送器的使能端。

所述第一功率MOS管和第二功率MOS管为LDMOS或NMOS。

所述LDMOS或NMOS采用开关速度不低于1800MHz高速功率晶体管，满足开启电压1.9V，且在栅源电压达到5.65V时，漏极电流能达3.1A。

所述接收器从1553总线上接收10MHz的曼彻斯特码，通过滤波、比较、电平转换产生与协议处理器匹配的TTL电平信号。

所述第一一阶有源滤波器和第二一阶有源滤波器要求带宽不低于140MHz，转换速率不低于480V/μs。

所述比较器输入端的频率不低于90MHz，且具有5V工作电压下4ns的延时。

所述电压基准提供稳定的1.8V输出电压基准。

本实用新型的优点是：

1) 不改变原有的总线结构，不用改换线缆及接口方式，节省了大量成本与时间；

2) 采用分立器件搭建，省去了昂贵的流片费用，实现起来灵活方便；

3) 由于采用分立器件，可以通过改变不同的电容电阻等参数来满足不同传输速率的要求，具有很好的通用性和强大的可扩展性。

附图说明

图1是与本实用新型相关的协议处理器电路框图。

图2是本实用新型型号为SN74LVC2T45电压转换驱动器电路引脚图。

图3是本实用新型型号为BLF6G21－10G LDMOS引脚图。

图4是本实用新型的隔离变压器引脚图。

图5是本实用新型型号为THS4521高速运算放大器电路引脚图。

图6是本实用新型型号为AD8611比较器电路引脚图。

图7是本实用新型型号为LM4120-1.8电压基准电路引脚图。

图8是本实用新型高速1553总线分立器件发送器结构框图。

图9是本实用新型高速1553总线分立器件接收器结构框图。

图10是本实用新型一阶有源滤波器电路原理图。

图11是本实用新型的电压基准电路原理图。

图12是本实用新型的比较器电路原理图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步说明。

本实用新型采用分立器件搭建的方式，分为发送器与接收器两个部分。

发送器与协议处理器连接，完成高速曼彻斯特码的发送，它由双向带三态输出的电压转换驱动器、LDMOS（或NMOS）及一定阻值和容值的电阻/电容构成。高速协议处理器电路的结构框图、SN74LVC2T45、LDMOS－BLF6G21-10G的电路引脚图分别见图1、图2和图3。

如图1所示，所述高速协议处理器电路包括：双通道通信协议处理模块、外部接口逻辑模块、配置寄存器模块、存储管理模块、位宽选择模块、总线监控模块、总线控制模块、远程终端控制模块和时钟/复位模块；所述双通道通信协议处理模块、配置寄存器模块、存储管理模块、位宽选择模块、总线监控模块、总线控制模块、远程终端控制模块和时钟/复位模块通过1533总线互相连接，所述双通道通信协议处理模块通过外部接口逻辑模块连接外部设备。外部接口逻辑模块包括有发送正信号端Txa、发送负信号端Txa_n、接收正信号端Rxa、接收负信号端Rxa_n。

所述发送器完成10Mbps速率的曼彻斯特码发送，包括：带三态输出的电压转换驱动电路的输入端与协议处理器相连，所述带三态输出的电压转换驱动电路的第一输出端B1通过电阻与第一功率MOS管M1的栅极连接，第一功率MOS管M1漏极通过电容与第一功率MOS管M1栅极相连，并通过电阻与隔离变压器的1脚连接；所述带三态输出的电压转换驱动电路的输出端B2通过电阻与第二功率MOS管M2的栅极连接，第二功率MOS管M2漏极通过电容与第二功率MOS管M2栅极相连，并通过电阻连接隔离变压器的3脚。所述接收器包括：总线正曼彻斯特码模拟信号RXIN+接第一一阶有源滤波器的负输入端和第二一阶有源滤波器的正输入端，总线负曼彻斯特码模拟信号RXIN-接第一一阶有源滤波器的正输入端和第二一阶有源滤波器的负输入端；第一一阶有源滤波器的输出端连接第一比较器的负输入端，第一比较器正输入端接电压基准，第一比较器负输出端输出负曼彻斯特码数字信号RXOUT-，并经过电压转换送至协议处理器的接收负信号端Rxa_n；第二一阶有源滤波器的输出端连接第二比较器的负输入端，第二比较器正输入端接电压基准，第二比较器的负输出端输出正曼彻斯特码数字信号RXOUT+，并经过电压转换送至协议处理器的接收正信号端Rxa。

集成电路SN74LVC2T45是双向带三态输出的电压转换驱动器。由于协议处理器送给发达器的为3.3V电平信号，为了保证数据高速传输时LDMOS的漏端有足够大的电流，需要将栅极的电平抬高。电压转换驱动器可以将3.3V的高速电平信号转换为5V的高速电平信号，电路SN74LVC2T45的A1和A2引脚分别接协议处理器的发送正信号端Txa、发送负信号端Txa_n，VCC用作发送器的使能端。

LDMOS采用NXP公司的高速功率晶体管BLF6G21-10G，，开关速度不低于1800MHz，开启电压1.9V，在栅源电压达到5.65V时，漏极电流可达3.1A，输入输出电容在几pF~十几pF之间，满足设计要求。

隔离变压器其引脚如图4所示。该隔离变压器的有效输出端为1：1.79的变压器耦合输出端，变压器输入端的中间抽头（第2脚）接+5V电源。隔离变压器输入线圈的两端分别为1脚和3脚，输入线圈的中间抽头为2脚，隔离变压器输出线圈的两端分别为4脚和8脚，三个中间抽头依次为5脚、6脚、7脚。其中3脚和8脚为同名端，5脚和7脚之间接负载。

接收器部分从1553总线上接收高速曼彻斯特码，通过滤波、比较、电平转换产生与协议处理器匹配的TTL电平信号。

滤波器采用高速运算放大器搭建的一阶有源滤波器。要求带宽不低于140MHz，转换速率不低于480V/μs，其电路原理图如图10所示。

采用的比较器要求该器件在输入端的频率不低于90MHz的条件下，具有5V工作电压下小于4ns的延时。比较器中的电压基准要求能提供稳定的1.8V输出电压基准，其电路原理图如图12所示。

滤波器采用TI公司的运算放大器THS4521搭建的一阶有源滤波器。THS4521带宽能达到145MHz，转换速率能达到490V/μs。其引脚如图5所示。

比较器采用ADI公司的比较器AD8611，该器件输入端的频率可以达到100MHz，且具有5V工作电压下4ns的延时，如图6所示。

比较器中的电压基准采用National Semicondutor公司的LM4120，它能提供稳定的1.8V输出电压基准，如图7所示，其电路原理图如图11所示。

本实用新型的高速1553总线分立器件收发器电路分发送和接收两个部分工作。如图8虚线框内所示的分立器件发送器，协议处理器产生一对差分信号Txa、Txa_n送至SN74LVC2T45的A1、A2端口，SN74LVC2T45的电源端VCCA通过跳线选择3.3V电源或GND，以控制发送器的开启与关断，电源端VCCB接5.0V电源，这是由于协议处理器采用3.3V标准的端口电压，为了保证LDMOS有足够大的电流以驱动下一级，将协议处理器输出的信号经过电平转换器件转换至5V电压。方向控制端DIR接高电平，使数据信号由A端送至B端。接地端GND与电路板的地端相连。经过电平转换后的信号通过10Ω电阻以减少信号反射。接着两路差分信号被分别送至两个LDMOS管的栅极Pin2，源极Pin3跟衬底连在一起接到地，漏极Pin1作为输出并串接2Ω电阻至变压器的初级端Pin1、Pin3，LDMOS的栅极与漏极跨接100pF的反馈电容用于调整信号的阶梯现象。信号经过隔离变压器至次级，负载接于隔离变压器的引脚5与引脚7之间。发送器的工作原理如下。

当Txa对应的曼码为高电平时，Txa_n对应的曼码应为低电平，这时，图8中的第一功率MOS管导通，于是变压器1号抽头被拉至地，电流从中间抽头Pin2往1号抽头流，在变压器输入端的3号抽头与中间抽头之间耦合产生方向相反的电流，这样1、3号抽头之间就形成了正负电平的曼码；同理，当Txa_n对应于曼码为高电平时，Txa对应的曼码应为低电平，这时，第二功率MOS管导通，于是变压器3号抽头被拉至地，电流从中间抽头往3号抽头流。在变压器输入端的1号抽头与中间抽头之间耦合产生相反的电流，这样1、3号抽头之间同样形成了正负电平的曼码。

发送器的输出与接收器的输入直接相连，即图8中的TXOUT+与图9中的RXIN+连接，图8中的TXOUT-与图9中的RXIN-连接，通过图9中的一阶有源滤波器（见图10）、比较器（见图12）、型号为SN74LVC2T45的电压转换驱动器，分别送至协议处理器的Rxa，Rxa_n端。

一阶有源滤波器由高速运放构成，发送器输出的差分信号经1/2分压后连接至其差分输入端Pin1、Pin8，以降低共模电压信号使运放能够正常响应。电源Vs+（Pin3）接+5V，Vs-（Pin6）接地，共模电压输入端VOCM（Pin2）接0.1uF电容到地，以降低管脚上的耦合噪声。

对于一阶有源滤波器，它的截止频率为：

（式1）

通过选取合适的R、C值可以使一定频率范围内的信号通过。为了避免高频噪声信号对正常曼码的影响，在这里我们选取：

Figure 2012201502815100002DEST_PATH_IMAGE004

，代入1式有：

Figure 2012201502815100002DEST_PATH_IMAGE006

（式2）

即

Figure 2012201502815100002DEST_PATH_IMAGE008

，可以满足方波的五次谐波分量通过，而更高的谐波分量（大多是噪声）被滤掉。

为了能够使比较器有较高的灵敏度，需要将滤波器的输出信号经过放大，这里选择放大倍数为6。因此，在运算放大器的正输出VOUT+（Pin4）与负输入端VIN-（Pin1）跨接反馈电阻R_F。

运算放大器的放大倍数由下式决定：

Figure 2012201502815100002DEST_PATH_IMAGE010

（式3）

有源滤波器的输出（Pin4）被接至比较器的负输入端IN-（Pin3），比较器的门限定为1.8V，因此电压参考LM4120的输入端VIN（Pin4）与使能端Enable（Pin3）接至+5V电源，REF端（Pin1）悬空，GND（Pin2）接至共地端，其输出（VOUT）被接到比较器的正输入端IN+（Pin2）。当滤波器输出波形的电平高于1.8V时，输出电平为高（+5V），输出电平低于1.8V时，输出电平为低（0V）。这样，经过总线传输之后的曼彻斯特码就被滤波整形，防止噪声信号使协议处理器产生误操作。

最后，输出的5V信号要经过电平转换电路，将其转换为协议处理器可以接收的3.3V电平信号。输入端A1、A2分别接RXOUT-、RXOUT+,与发送器中的电压转换驱动器接法不同的是，接收器不需要使能控制，故VCCA接固定的3.3V电平，DIR接地，以使数据信号由B端送至A端。输出的信号B1、B2被分别送至协议处理器的Rxa_n、Rx。

Claims

1. 适用于高速1553总线的分立收发器电路，包括发送器和接收器，其特征是，所述发送器包括：带三态输出的电压转换驱动电路的输入端与协议处理器相连，所述带三态输出的电压转换驱动电路的第一输出端（B1）通过电阻与第一功率MOS管（M1）的栅极连接，第一功率MOS管（M1）漏极通过电容与第一功率MOS管（M1）栅极相连，并通过电阻与隔离变压器的1脚连接；所述带三态输出的电压转换驱动电路的输出端（B2）通过电阻与第二功率MOS管（M2）的栅极连接，第二功率MOS管（M2）漏极通过电容与第二功率MOS管（M2）栅极相连，并通过电阻连接隔离变压器的3脚；隔离变压器输入线圈的两端分别为1脚和3脚，输入线圈的中间抽头为2脚，隔离变压器输出线圈的两端分别为4脚和8脚，三个中间抽头依次为5脚、6脚、7脚，其中3脚和8脚为同名端，隔离变压器的2脚接+5V电源，5脚和7脚之间接负载；所述接收器包括：总线正曼彻斯特码模拟信号（RXIN+）接第一一阶有源滤波器的负输入端和第二一阶有源滤波器的正输入端，总线负曼彻斯特码模拟信号（RXIN-）接第一一阶有源滤波器的正输入端和第二一阶有源滤波器的负输入端；第一一阶有源滤波器的输出端连接第一比较器的负输入端，第一比较器正输入端接电压基准，第一比较器负输出端输出负曼彻斯特码数字信号（RXOUT-），并经过电压转换驱动器送至协议处理器的接收负信号端（Rxa_n）；第二一阶有源滤波器的输出端连接第二比较器的负输入端，第二比较器正输入端接电压基准，第二比较器的负输出端输出正曼彻斯特码数字信号（RXOUT+），并经过电压转换驱动器送至协议处理器的接收正信号端（Rxa）。

2.如权利要求1所述适用于高速1553总线的分立收发器电路，其特征是，所述第一功率MOS管（M1）和第二功率MOS管（M2）为LDMOS或NMOS。