CN108735255A - 存储器系统 - Google Patents

存储器系统 Download PDF

Info

Publication number
CN108735255A
CN108735255A CN201711449420.8A CN201711449420A CN108735255A CN 108735255 A CN108735255 A CN 108735255A CN 201711449420 A CN201711449420 A CN 201711449420A CN 108735255 A CN108735255 A CN 108735255A
Authority
CN
China
Prior art keywords
mode
data
calibration
value
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711449420.8A
Other languages
English (en)
Other versions
CN108735255B (zh
Inventor
卢永东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN108735255A publication Critical patent/CN108735255A/zh
Application granted granted Critical
Publication of CN108735255B publication Critical patent/CN108735255B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories

Abstract

本发明涉及一种存储器系统，其包括：控制器，其适于：生成具有第一相位差的第一数据时钟和第一模式数据，在写入校准模式下，根据第二信息校准第一相位差，在读取校准模式下，根据第一时钟和第二时钟检测第一模式数据的第一值和第二模式数据的第二值，根据第一值和第二值的比较生成第一信息，通过根据第一信息校准由存储器装置生成的第二相位差来进行接收；以及存储器装置，其适于：生成具有第二相位差的第二时钟和第二模式数据，在写入校准模式下，根据第一时钟和第二时钟检测第一模式数据的第一值和第二模式数据的第二值，根据第一值和第二值的比较生成第二信息。

Description

存储器系统
相关申请的交叉引用
本申请要求于2017年4月21日向韩国知识产权局提交的申请号为10-2017-0051359的韩国专利申请的优先权，该公开的全部内容通过引用而并入本文。
技术领域
示例性实施例涉及一种存储器系统，且更特别地，涉及一种支持数据时钟校准操作的存储器系统。
背景技术
计算机环境范例已经转变至可随时随地使用的普适计算系统。由于该事实，诸如例如移动电话、数码相机和笔记本电脑的便携式电子装置的使用已经快速增长。这些便携式电子装置通常使用具有用于存储数据的一个或多个存储器装置的存储器系统。存储器系统可以用作便携式电子装置的主存储装置或辅助存储装置。
因为存储器系统不具有移动部件，所以它们提供优良的稳定性、耐久性、高信息访问速度和低功耗。具有这种优点的存储器系统的示例包括通用串行总线(USB)存储器装置、具有各种接口的存储卡和固态驱动器(SSD)。
发明内容
各个实施例涉及一种能够执行数据时钟校准操作的存储器系统。
在本发明的实施例中，存储器系统旨在减少数据时钟校准操作中的固件干预。
本发明的实施例涉及一种存储器系统，可以包括：控制器，其适于：生成具有第一相位差的第一数据时钟和第一模式数据，在写入校准模式下，根据第二比较信息校准第一相位差，在读取校准模式下，根据第一数据时钟检测第一模式数据的第一值以及根据第二数据时钟检测第二模式数据的第二值，在读取校准模式下，比较在读取校准模式中检测到的第一值和第二值，并且在读取校准模式下，根据在读取校准模式中检测到的第一值和第二值的比较结果，生成第一比较信息，以及在读取校准模式下，通过根据第一比较信息校准由存储器装置生成的第二相位差来接收；以及存储器装置，其适于：生成具有第二相位差的第二数据时钟和第二模式数据，在写入校准模式下，根据第一数据时钟检测第一模式数据的第一值，以及根据第二数据时钟检测第二模式数据的第二值，在写入校准模式下，比较在写入校准模式中检测到的第一值和第二值，并且在写入校准模式下，根据在写入校准模式中检测到的第一值和第二值的比较结果，生成第二比较信息。
控制器可以包括：第一生成单元，其适于：生成第一数据时钟和第一模式数据，并且在写入校准模式下根据第二比较信息校准第一相位差；第一比较单元，其适于：在读取校准模式中下检测第一值和第二值，在读取校准模式下比较在读取校准模式中检测到的第一值和第二值，并且在读取校准模式中生成第一比较信息；以及第一校准单元，其适于：在读取校准模式下通过校准第二相位差来接收。
存储器装置可以包括：第二生成单元，其适于生成第二数据时钟和第二模式数据；以及第二比较单元，其适于：在写入校准模式下检测第一值和第二值，在写入校准模式下比较在写入校准模式中检测到的第一值和第二值，并且在写入校准模式下生成第二比较信息。
由控制器生成的第一模式数据可以与由存储器装置生成的第二模式数据相同。
控制器可以进一步包括校准命令生成单元，其适于通过分别生成读取校准命令和写入校准命令来控制读取校准模式和写入校准模式的启动。
在启动操作时段期间，校准命令生成单元可以响应于在第一预定时间点进入的读取校准时段来生成读取校准命令，然后响应于第一比较单元的输出信号选择是否另外地生成读取校准命令，并且可以响应于在第二预定时间点进入的写入校准时段来生成写入校准命令，然后响应于比较信息选择是否另外地生成写入校准命令。
控制器可以进一步包括确定单元，其适于在正常操作时段中基于从存储器装置读取的正常数据的位翻转的数量，来控制校准命令生成单元以生成读取校准命令和写入校准命令。
在正常操作时段期间，校准命令生成单元可以响应于进入的中间校准时段来生成读取校准命令和写入校准命令，其中，根据确定单元的输出信号选择是否进入该中间校准时段，然后可以响应于第一比较单元的输出信号选择是否另外地生成读取校准命令，并且可以响应于比较信息来选择是否另外地生成写入校准命令。
在正常操作时段期间，确定单元可以检查存储器装置的空闲状态是否保持至少预定时间，并且可以根据检查结果来选择校准命令生成单元是否将进入中间校准时段。
在实施例中，存储器系统可以包括：控制器，其适于：在第一写入校准模式下，生成并输出第一数据时钟和第一模式数据，其中根据输入到控制器中的第一比较信息对第一数据时钟和第一模式数据的相位差进行校准；在第二写入校准模式下，生成并输出第二数据时钟和第二模式数据，其中根据输入到控制器中的第二比较信息对第二数据时钟和第二模式数据的相位差进行校准；在第一读取校准模式下，基于输入到控制器的第三数据时钟来确定输入到控制器的第三模式数据的值，并且通过根据将第三模式数据的值和在控制器中生成的第一模式数据的值进行比较的结果来校准第三数据时钟的相位来接收第三数据时钟；并且在第二读取校准模式下，基于输入到控制器的第四数据时钟来确定输入到控制器的第四模式数据的值，并且通过根据将第四模式数据的值和在控制器中生成的第二模式数据的值进行比较的结果来校准第四数据时钟的相位来接收第四数据时钟；第一存储器装置，其适于：在第一写入校准模式下，基于输入到第一存储器装置的第一数据时钟确定输入到第一存储器装置的第一模式数据的值，并且生成并输出第一比较信息，其中根据将第一模式数据的值与在第一存储器装置中生成的第三模式数据的值进行比较的结果来确定第一比较信息的值，并且在第一读取校准模式下，生成并输出具有预定相位差的第三模式数据和第三数据时钟；以及第二存储器装置，其适于，在第二写入校准模式下，基于输入到第二存储器装置的第二数据时钟确定输入到第二存储器装置的第二模式数据的值，并且生成并输出第二比较信息，其中根据将第二模式数据的值与在第二存储器装置中生成的第四模式数据的值进行比较的结果来确定所述第二比较信息的值，并且在第二读取校准模式下，生成并输出具有预定相位差的第四模式数据和第四数据时钟。
控制器可以进一步包括：第一生成单元，其适于：在第一读取校准模式下，生成具有预定相位差的第一模式数据和第一数据时钟；在第二读取校准模式下，生成具有预定相位差的第二模式数据和第二数据时钟；在第一写入校准模式下，生成第一数据时钟和第一模式数据，其中根据第一比较信息对第一数据时钟和第一模式数据的相位差进行校准；并且在第二写入校准模式下，生成第二数据时钟和第二模式数据，其中根据第二比较信息对第二数据时钟和第二模式数据的相位差进行校准；第一比较单元，其适于：在第一读取校准模式下，将基于第一数据时钟确定的第一模式数据的值和从第一存储器装置输入的基于第三数据时钟确定的第三模式数据的值进行比较；第二比较单元，其适于：在第二读取校准模式下，将基于第二数据时钟确定的第二模式数据的值和从第二存储器装置输入的基于第四数据时钟确定的第四模式数据的值进行比较；第一校准单元，其适于：在第一读取校准模式下，通过响应于第一比较单元的输出信号校准第三数据时钟的相位来接收第三数据时钟，使得通过对第三数据时钟和第三模式数据的相位差进行校准来接收第三数据时钟和第三模式数据；以及第二校准单元，其适于：在第二读取校准模式下，通过响应于第二比较单元的输出信号校准第四数据时钟的相位来接收第四数据时钟，使得通过对第四数据时钟和第四模式数据的相位差进行校准来接收第四数据时钟和第四模式数据。
第一存储器装置可以包括：第二生成单元，其适于：在第一读取校准模式和第一写入校准模式下，生成具有预定相位差的第三模式数据和第三数据时钟；以及第三比较单元，其适于：在第一写入校准模式下，将基于第三数据时钟确定的第三模式数据的值和从控制器输入的基于第一数据时钟确定的第一模式数据的值进行比较，并且根据比较结果确定并生成第一比较信息的值。
第二存储器装置可以包括：第三生成单元，其适于：在第二读取校准模式和第二写入校准模式下，生成具有预定相位差的第四模式数据和第四数据时钟；以及第四比较单元，其适于：在第二写入校准模式下，将基于第四数据时钟确定的第四模式数据的值和从控制器输入的基于第二数据时钟确定的第二模式数据的值进行比较，并且根据比较结果确定并生成第二比较信息的值。
基于在控制器的第一生成单元中生成的第一数据时钟确定的第一模式数据的值与基于在第一存储器装置的第二生成单元中生成的第三数据时钟确定的第三模式数据的值可彼此相同，并且基于在控制器的第一生成单元中生成的第二数据时钟确定的第二模式数据的值与基于在第二存储器装置的第三生成单元中生成的第四数据时钟确定的第四模式数据的值可彼此相同。
控制器可以进一步包括：校准命令生成单元，其适于生成用于控制进入第一读取校准模式的第一读取校准命令，生成用于控制进入第二读取校准模式的第二读取校准命令，生成用于控制进入第一写入校准模式的第一写入校准命令，以及生成用于控制进入第二写入校准模式的第二写入校准命令。
在启动操作时段期间，校准命令生成单元可以响应于在第一预定时间点进入读取校准时段而生成第一读取校准命令和第二读取校准命令，然后可以响应于第一比较单元的输出信号来选择是否另外地生成第一读取校准命令，并且可以响应于第二比较单元的输出信号来选择是否另外地生成第二读取校准命令，并且校准命令生成单元可以响应于在第二预定时间点进入写入校准时段而生成第一写入校准命令和第二写入校准命令，然后可以响应于第一比较信息来选择是否另外地生成第一写入校准命令，并且可以响应于第二比较信息来选择是否另外地生成第二写入校准命令。
控制器可以进一步包括：第一确定单元，其适于：在正常操作时段中，确定从第一存储器装置输入的数据的位翻转的数量是否超过预定参考；以及第二确定单元，其适于：在正常操作时段中，确定从第二存储器装置输入的数据的位翻转的数量是否超过预定参考。
在正常操作时段期间，校准命令生成单元可以响应于进入的第一中间校准时段来生成第一读取校准命令和第一写入校准命令，其中根据第一确定单元的输出信号选择是否进入该第一中间校准时段，以及然后可以响应于第一比较单元的输出信号来选择是否另外地生成第一读取校准命令，并且可以响应于第一比较信息来选择是否另外地生成第一写入校准命令，并且在正常操作时段期间，校准命令生成单元可以响应于进入的第二中间校准时段来生成第二读取校准命令和第二写入校准命令，其中根据第二确定单元的输出信号选择是否进入该第二中间校准时段，以及然后可以响应于第二比较单元的输出信号来选择是否另外地生成第二读取校准命令，并且可以响应于第二比较信息来选择是否另外地生成第二写入校准命令。
在正常操作时段期间，第一确定单元可以检查第一存储器装置的空闲状态是否保持至少预定时间，并且可以根据检查结果选择校准命令生成单元是否将进入第一中间校准时段，并且在正常操作时段期间，第二确定单元可以检查第二存储器装置的空闲状态是否保持至少预定时间，并且可以根据检查结果来选择校准命令生成单元是否将进入第二中间校准时段。
在实施例中，一种存储器系统的操作方法，该存储器系统包括存储器装置和用于控制该存储器装置的操作的控制器，该方法可包括：在第一和第二校准模式下，在存储器装置中生成具有预定相位差的存储器模式数据和存储器数据时钟的动作；在第二校准模式下，在控制器中生成具有预定相位差的控制器模式数据和控制器数据时钟的动作；在第一校准模式下，在控制器中生成根据从存储器装置传输到控制器的比较信息对其相位差进行校准的控制器数据时钟和控制器模式数据，并将控制器数据时钟和控制器模式数据传输到存储器装置的第一传输动作；在第一校准模式下并在第一传输动作之后，在存储器装置中基于从控制器传输到存储器装置的控制器数据时钟，确定控制器模式数据的值，在存储器装置中根据将所确定的控制器模式数据的值和存储器模式数据的值进行比较的结果来生成比较信息，并将比较信息传输到控制器的第二传输动作；以及在第二校准模式下，在控制器中基于从存储器装置传输到控制器的存储器数据时钟，确定第一存储器模式数据的值，并且通过根据在控制器中将所确定的存储器模式数据的值与控制器模式数据的值进行比较的结果，在控制器中校准存储器数据时钟的相位来接收从存储器装置传输到控制器的存储器数据时钟的动作。
在实施例中，非易失性存储器系统可以包括：控制器，其适于生成具有第一相位差的第一数据时钟和第一模式数据，并根据第二比较信息校准第一相位差；以及存储器装置，其适于生成具有第二相位差的第二数据时钟和第二模式数据，根据第一数据时钟检测第一模式数据的第一值并且根据第二数据时钟检测第二模式数据的第二值，将第一值和第二值进行比较，并且根据第一值和第二值的比较结果生成第二比较信息，由控制器生成的第一模式数据可以与由存储器装置生成的第二模式数据相同。
在实施例中，非易失性存储器系统可以包括：存储器装置，其适于生成具有第二相位差的第二数据时钟和第二模式数据；以及控制器，其适于生成具有第一相位差的第一数据时钟和第一模式数据，根据第一数据时钟检测第一模式数据的第一值并且根据第二数据时钟检测第二模式数据的第二值，将第一值和第二值进行比较，并且通过根据第一值和第二值的比较结果校准第二相位差来接收，由控制器生成的第一模式数据可以与由存储器装置生成的第二模式数据相同。
附图说明
图1是示出包括根据本发明的实施例的存储器系统的数据处理系统的框图。
图2是示出根据本公开的实施例的存储器系统的框图。
图3是示出根据本公开的实施例的存储器系统的框图。
图4A至图4D是示出图2和图3所示的存储器系统的数据时钟校准操作的简图。
图5至图13是示意性示出根据本发明的各个实施例的图1所示的数据处理系统的应用示例的简图。
具体实施方式
以下参照附图更详细地描述本发明的各个实施例。然而，应注意的是，本发明可以以不同的其它实施例、形式和变化实施，并且不应被解释为限于本文阐述的实施例。相反，提供这些实施例使得本公开将是彻底且完整的，并且将向本发明所属领域的技术人员完全传达本发明。在整个公开中，相同的附图标记在整个本发明的各个附图和实施例中表示相同的部件。
将理解的是，虽然术语“第一”、“第二”、“第三”等可在本文使用以描述各种元件，但是这些元件不受这些术语限制。这些术语被用于区分一个元件与另一元件。因此，在不脱离本发明的精神和范围的情况下，以下描述的第一元件也可被称为第二元件或第三元件。
附图不一定按比例绘制，在一些情况下，为了清楚地示出实施例的特征，可能已经以优先级顺序夸大了比例。
将进一步理解的是，当一个元件被称为“连接至”或“联接至”另一元件时，它可以直接在其它元件上、连接至或联接至其它元件，或可存在一个或多个中间元件。另外，也将理解的是，当元件被称为在两个元件“之间”时，两个元件之间可以仅有一个元件或也可存在一个或多个中间元件。
本文使用的术语的目的仅是描述特定实施例而不旨在限制本发明。如本文使用的，单数形式也旨在包括复数形式，除非上下文另有清楚地说明。将进一步理解的是，当在该说明书中使用术语“包括”、“包括有”、“包含”和“包含有”时，它们指定阐述的元件的存在而不排除一个或多个其它元件的存在或增加。如本文使用的，术语“和/或”包括一个或多个相关的所列项目的任何一个和所有组合。
除非另有限定，否则本文所使用的包括技术术语和科学术语的所有术语具有与本发明所属领域中普通技术人员通常理解的含义相同的含义。将进一步理解的是，诸如在常用词典中限定的那些术语的术语应被理解为具有与它们在本公开的上下文和相关领域中的含义一致的含义并且将不以理想化或过于正式的意义来解释，除非本文如此明确地限定。
在以下描述中，为了提供本发明的全面理解，以优先级顺序阐述了许多具体细节。本发明可在没有一些或全部这些具体细节的情况下被实施。在其它情况下，为了不使本发明被不必要地模糊，未以优选顺序详细地描述公知的进程结构和/或进程。
也应注意的是，在一些情况下，对相关领域的技术人员显而易见的是，结合一个实施例描述的特征或元件可单独使用或与另一实施例的其它特征或元件结合使用，除非另有明确说明。
图1是示出根据本发明的实施例的包括存储器系统110的数据处理系统100的框图。
参照图1，数据处理系统100可以包括操作性地联接到存储器系统110的主机102。
主机102可以是包括诸如移动电话、MP3播放器和膝上型计算机的便携式电子装置或诸如台式计算机、游戏机、TV和投影仪的非便携式电子装置。
存储器系统110可以响应于主机102的请求来操作以存储用于主机102的数据。存储器系统110的非限制性示例可以包括固态驱动器(SSD)、多媒体卡(MMC)、安全数字(SD)卡、通用存储总线(USB)装置、通用闪速存储(UFS)装置、标准闪存(CF)卡、智能媒体(SM)卡、个人计算机存储卡国际协会(PCMCIA)卡和记忆棒。MMC可包括嵌入式MMC(eMMC)、缩小尺寸的MMC(RS-MMC)和微型-MMC。SD卡可包括迷你-SD卡和微型-SD卡。
存储器系统110可以由各种类型的存储装置来体现。包括在存储器系统110的存储装置的非限制性示例可以包括诸如DRAM动态随机存取存储器(DRAM)和静态RAM(SRAM)的易失性存储器装置或诸如只读存储器(ROM)、掩膜ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、铁电RAM(FRAM)、相变RAM(PRAM)、磁阻RAM(MRAM)、电阻式RAM(RRAM)和闪速存储器的非易失性存储器装置。存储器系统可以具有2维或3维(3D)堆叠结构。例如存储器系统可以是3D堆叠结构的闪速存储器。存储器系统110可以包括存储器装置150和控制器130。存储器装置150可以存储用于主机120的数据，并且控制器130可以控制将数据存储到存储器装置150中，并检索存储的数据以供主机使用。
控制器130和存储器装置150可以被集成到单个半导体装置中，其可以被包括在如上所例示的各种类型的存储器系统中。
存储器系统110的非限制性应用示例可以包括计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板、平板计算机、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航系统、黑匣子、数码相机、数字多媒体广播(DMB)播放器、3维(3D)电视、智能电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、配置数据中心的存储装置、能够在无线环境下传输/接收信息的装置、配置家庭网络的各种电子装置中的一个、配置计算机网络的各种电子装置中的一个、配置远程信息处理的各种电子装置中的一个、射频识别(RFID)装置或配置计算系统的各种部件中的一个。
存储器装置150可以是非易失性存储器装置，并且即使不供给电力也可以保留其中存储的数据。存储器装置150可以通过写入操作来存储从主机102提供的数据，并且通过读取操作将存储在其中的数据提供给主机102。存储器装置150可以包括多个存储器管芯(未示出)，每个存储器管芯包括多个平面(未示出)，并且每个平面包括多个存储块152至156。存储块152至156中的每一个可以包括多个页面，并且每个页面可以包括联接至字线的多个存储器单元。存储块152至156的每一个中的存储器单元可以被布置在2D存储器单元阵列中。多个存储器单元阵列可以堆叠在一起以形成3D存储器单元阵列。注意的是，存储器装置的存储器单元阵列的架构可以根据设计而变化，并且本发明不限于任何特定的架构。
控制器130可以响应于来自主机102的请求而控制存储器装置150，包括控制存储器装置150的读取、写入、编程和擦除操作。例如，控制器130可以控制读取操作以将从存储器装置150读取的数据提供到主机102或控制写入操作以将从主机102提供的数据存储到存储器装置150中。
控制器130可以包括全部经由通常在图1中利用较宽的双箭头表示的内部总线操作性地联接的主机接口(I/F)单元132、处理器134、错误校正码(ECC)单元138、电源管理单元(PMU)140、NAND闪存控制器(NFC)142和存储器144。
主机接口单元132可以被配置为处理主机102的命令和数据，并且可以通过诸如以下的各种接口协议中的一种或多种与主机102通信：通用串行总线(USB)、多媒体卡(MMC)、高速外围组件互连(PCI-E)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、增强型小型磁盘接口(ESDI)和集成驱动电路(IDE)。
ECC单元138可以检测并且校正从存储器装置150读取的数据中包含的错误。换言之，ECC单元138可以通过在ECC编码进程期间使用的ECC代码对从存储器装置150读取的数据执行错误校正解码进程。根据错误校正解码进程的结果，ECC单元138可以输出信号，例如错误校正成功/失败信号。当错误位的数量大于可校正错误位的阈值时，ECC单元138不能校正错误位，并且可以输出错误校正失败信号。
ECC单元138可以通过诸如低密度奇偶校验(LDPC)码、博斯-查德胡里-霍昆格姆(Bose-Chaudhuri-Hocquenghem，BCH)码、涡轮码、里德-所罗门(Reed-Solomon，RS)码、卷积码、递归系统码(RSC)、网格编码调制(TCM)、分组编码调制(BCM)等的编码调制来执行错误校正操作。然而，ECC单元138不限于此。ECC单元138可以包括用于错误校正的所有电路、模块、系统或装置。
PMU 140可提供和管理控制器130的电源。
NFC 142可以用作用于将控制器130和存储器装置150接口连接的存储器/存储接口，使得控制器130响应于来自主机102的请求来控制存储器装置150。当存储器装置150是闪速存储器或具体是NAND闪速存储器时，NFC 142可以在处理器134的控制下生成用于存储器装置150的控制信号并且处理待提供给存储器装置150的数据。NFC 142可以用作用于处理控制器130和存储器装置150之间的命令和数据的接口(例如，NAND闪存接口，也称为NFC控制器)。NFC 142可以支持控制器130和存储器装置150之间的命令和数据传送。
存储器144可以用作存储器系统110和控制器130的工作存储器，并且存储用于驱动存储器系统110和控制器130的数据。控制器130可以响应于来自主机102的请求来控制存储器装置150执行读取操作、写入操作、编程操作和擦除操作。控制器130可以将从存储器装置150读取的数据提供给主机102，并且将从主机102提供的数据存储到存储器装置150中。存储器144可以存储控制器130和存储器装置150执行这些操作所需的数据。
存储器144可以由易失性存储器来实施。例如，存储器144可以由静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)来实施。存储器144可以被设置在控制器130的内部或外部。图1例示设置在控制器130内的存储器144。在实施例中，存储器144可以由具有在存储器144和控制器130之间传送数据的存储器接口的外部易失性存储器实施。
处理器134可以控制存储器系统110的总体操作。处理器134可以驱动固件以控制存储器系统110的总体操作。固件可以被称为闪存转换层(FTL)。
控制器130的处理器134可以包括用于执行存储器装置150的坏块管理操作的管理单元(未示出)。管理单元可以对包括在存储器装置150中的多个存储块152至156中的且在编程操作期间由于NAND闪速存储器的特征而发生编程失败的坏块进行检查的坏块管理操作。管理单元可以将坏块的编程失败的数据写入新存储块。在具有3D堆叠结构的存储器装置150中，坏块管理操作可降低存储器装置150的使用效率和存储器系统110的可靠性。因此，坏块管理操作需要被更可靠性地执行。
图2是示出根据本公开的第一实施例的存储器系统110的框图。
图4A至图4C是示出根据第一实施例的数据时钟校准操作的简图。
参照图2，在写入校准模式下，控制器130生成第一数据时钟DCLK1和第一模式数据PTDATA1，将根据从存储器装置150提供的比较信息COMP_IF来校准第一数据时钟DCLK1和第一模式数据PTDATA1的相位差。
此外，在读取校准模式下，控制器130根据从存储器装置150提供的第二数据时钟DCLK2检测从存储器装置150提供的第二模式数据PTDATA2的值，将第二模式数据PTDATA2的检测值与控制器130的第一模式数据PTDATA1的值进行比较，并且接收从存储器装置150提供的第二数据时钟DCLK2，根据第一模式数据PTDATA1和第二模式数据PTDATA2的检测值之间的比较结果来校准第二数据时钟DCLK2。
具体而言，根据图2的实施例，MDI 142包括第一生成单元500、第一比较单元510和第一校准单元530。
当在读取校准模式下操作时，第一生成单元500生成具有预定相位差的第一模式数据PTDATA1和第一数据时钟DCLK1。此外，当在写入校准模式下操作时，第一生成单元500生成具有根据从存储器装置接收的比较信息COMP_IF而被校准的相位差的第一数据时钟DCLK1和第一模式数据PTDATA1。
例如，第一生成单元500在存储器系统110响应于读取校准命令RDTR_CMD而进入的读取校准模式中生成具有预定相位差的第一模式数据PTDATA1和第一数据时钟DCLK1。在实施例中，预定相位差使得第一数据时钟DCLK1的边缘大约位于第一模式数据PTDATA1的数据窗口的中间。因此，可在第一数据时钟DCLK1的边缘处最精确地检测到第一模式数据PTDATA1的值。
此外，第一生成单元500在存储器系统110响应于写入校准命令WTTR_CMD而进入的写入校准模式中，通过根据比较信息COMP_IF的值而改变第一模式数据PTDATA1和第一数据时钟DCLK1的相位差来生成第一模式数据PTDATA1和第一数据时钟DCLK1。当假设在第一时间点，第一模式数据PTDATA1和第一数据时钟DCLK1具有相位差K并且比较信息COMP_IF表示相位改变，则在晚于第一时间点的第二时间点，第一生成单元500生成具有改变的相位差K+A的第一模式数据PTDATA1和第一数据时钟DCLK1。
在读取校准模式下，第一比较单元510将根据第一数据时钟DCLK1检测的第一模式数据PTDATA1的值和根据从存储器装置150提供的第二数据时钟DCLK2检测的第二模式数据PTDATA2的值进行比较，并且根据第一模式数据PTDATA1和第二模式数据PTDATA2的检测值之间的比较结果生成比较信号COMP_RS。
如上所述，因为第一数据时钟DCLK1的边缘由于第一模式数据PTDATA1和第一数据时钟DCLK1之间的预定相位差而位于第一模式数据PTDATA1的数据窗口的中间，所以在第一数据时钟DCLK1的边缘处最精确地检测到第一模式数据PTDATA1的值。
然而，由于在第二数据时钟DCLK2和第二模式数据PTDATA2从存储器装置150传输到控制器130时的各种不可预知的环境因素，因此从存储器装置150提供的第二数据时钟DCLK2和第二模式数据PTDATA2可能具有失真的相位差，这可能导致根据第二数据时钟DCLK2而错误检测第二模式数据PTDATA2的值。
因此，即使当第一模式数据PTDATA1和第二模式数据PTDATA2的初始值相同并且第一数据时钟DCLK1和第二数据时钟DCLK2相同时，第一模式数据PTDATA1和第二模式数据PTDATA2的检测值可能由于第二模式数据PTDATA2和第二数据时钟DCLK2之间失真的相位差而不同。因此，第一比较单元510可以输出具有值“0”的比较信号COMP_RS，值“0”表示虽然第一模式数据PTDATA1和第二模式数据PTDATA2的初始值可能相同，但第一模式数据PTDATA1和第二模式数据PTDATA2的检测值彼此不同。
在读取校准模式下，第一校准单元530根据在读取校准模式下从第一比较单元510提供的比较信号COMP_RS来校准从存储器装置150提供的第二数据时钟DCLK2的相位。由此，可以补偿从存储器装置150提供的第二数据时钟DCLK2和第二模式数据PTDATA2的失真的相位差。
第一校准单元530响应于具有值“0”的比较信号COMP_RS而改变第二数据时钟DCLK2的相位，并且响应于具有值“1”的比较信号COMP_RS而保持第二数据时钟DCLK2的相位。
在写入校准模式下，存储器装置150根据第一数据时钟DCLK1检测第一模式数据PTDATA1的值，将第一模式数据PTDATA1的检测值和第二模式数据PTDATA2的检测值进行比较，根据第一模式数据PTDATA1和第二模式数据PTDATA2的检测值之间的比较结果生成比较信息COMP_IF，并将比较信息COMP_IF输出到控制器130。此外，在读取校准模式下，存储器装置150生成具有预定相位差的第二模式数据PTDATA2和第二数据时钟DCLK2并输出到控制器130。
根据图2的实施例，存储器装置150包括第二生成单元540和第二比较单元550。
第二生成单元540在读取校准模式和写入校准模式下生成具有预定相位差的第二模式数据PTDATA2和第二数据时钟DCLK2。即，在响应于读取校准命令RDTR_CMD而进入的读取校准模式中以及响应于写入校准命令WTTR_CMD而进入的写入校准模式中，第二生成单元540生成被固定成具有预定相位差的状态的第二模式数据PTDATA2和第二数据时钟DCLK2。由于预定相位差，第二数据时钟DCLK2的边缘位于第二模式数据PTDATA2的数据窗口的中间。因此，可以在第二数据时钟DCLK2的边缘处最精确地检测到第二模式数据PTDATA2的值。例如，当假定被指定为第二模式数据PTDATA2的值为“0 0 0 1 1 1 0 0 0 1 1 1”时，通过基于第二数据时钟DCLK2的边缘来检查第二模式数据PTDATA2的值，则可以可靠地检查“0 00 1 1 1 0 0 0 1 1 1”的值。
作为参考，在第二生成单元540中生成的第二模式数据PTDATA2的值并非固定值。换言之，其仅仅表示第二模式数据PTDATA2被指定为具有如上所述的值“0 0 0 1 1 1 0 00 1 1 1”的一个实施例，并且将注意的是，第二模式数据PTDATA2实际上可以被指定为具有任何其它值。
在写入校准模式下，第二比较单元550将根据第二数据时钟DCLK2检测的第二模式数据PTDATA2的值和根据从控制器130提供的第一数据时钟DCLK1检测的第一模式数据PTDATA1的值进行比较，并且根据第一模式数据PTDATA1和第二模式数据PTDATA2的检测值之间的比较结果生成比较信息COMP_IF。
如上所述，因为第二数据时钟DCLK2的边缘由于第二模式数据PTDATA2与第二数据时钟DCLK2之间的预定相位差而位于第二模式数据PTDATA2的数据窗口的中间，所以可以在第二数据时钟DCLK2的边缘处最精确地检测到第二模式数据PTDATA2的值。
然而，由于在第一数据时钟DCLK1和第一模式数据PTDATA1从控制器130传输到存储器装置150时的各种不可预知的环境因素，从控制器130提供的第一数据时钟DCLK1和第一模式数据PTDATA1可能具有失真的相位差，这可能导致根据第一数据时钟DCLK1而错误检测第一模式数据PTDATA1的值。
因此，即使当第一模式数据PTDATA1和第二模式数据PTDATA2的初始值相同并且第一数据时钟DCLK1和第二数据时钟DCLK2相同时，第一模式数据PTDATA1和第二模式数据PTDATA2的检测值可能由于第一模式数据PTDATA1和第一数据时钟DCLK1之间失真的相位差而不同。因此，第二比较单元550可以输出具有值“0”的比较信息COMP_IF，值“0”表示虽然第一模式数据PTDATA1和第二模式数据PTDATA2的初始值相同，但第一模式数据PTDATA1和第二模式数据PTDATA2的检测值彼此不同。
第一生成单元500在写入校准模式中根据从第二比较单元550提供的比较信息COMP_IF来校准从控制器130提供的第一数据时钟DCLK1的相位。由此，可以补偿从控制器130提供的第一数据时钟DCLK1和第一模式数据PTDATA1的失真的相位差。
第一生成单元500可以响应于具有值“0”的比较信息COMP_IF来改变第一数据时钟DCLK1的相位，并且响应于具有值“1”的比较信息COMP_IF来保持第一数据时钟DCLK1的相位。
根据第一生成单元500中的第一数据时钟DCLK1检测的第一模式数据PTDATA1的初始值可以与根据第二生成单元540中的第二数据时钟DCLK2检测的第二模式数据PTDATA2的初始值相同。
例如，在进入读取校准模式或写入校准模式之后，在生成第一模式数据PTDATA1之前的第一预定时间内改变第一模式数据PTDATA1的情况下，控制器130进一步在第一预定时间内向第二生成单元540提供单独的命令(未示出)和改变信息(未示出)，使得第二生成单元540在进入读取校准模式或写入校准模式之后，在生成第二模式数据PTDATA2之前的第二预定时间内改变第二模式数据PTDATA2。
单独的命令可以通过命令路径而传输到第二生成单元540。改变信息可以通过地址路径而传输到第二生成单元540。
控制器130进一步包括校准命令生成单元560和确定单元570。
在启动操作时段期间，当存储器系统110在第一预定时间点进入读取校准时段时，校准命令生成单元560生成读取校准命令RDTR_CMD。然后，校准命令生成单元560响应于从第一比较单元510提供的比较信号COMP_RS，确定是否另外地生成读取校准命令RDTR_CMD。
即，在启动操作时段期间，校准命令生成单元560在第一预定时间点进入读取校准时段，并因此生成读取校准命令RDTR_CMD。第一比较单元510可以响应于读取校准命令RDTR_CMD而生成比较信号COMP_RS。校准命令生成单元560可以在读取校准时段中根据比较信号COMP_RS确定是否另外地生成读取校准命令RDTR_CMD。当校准命令生成单元560根据比较信号COMP_RS确定不另外地生成读取校准命令RDTR_CMD时，存储器系统110可以结束读取校准时段，并继续启动操作时段。
此外，在启动操作时段期间，当存储器系统110在第二预定时间点进入写入校准时段时，校准命令生成单元560生成写入校准命令WTTR_CMD。然后，校准命令生成单元560响应于从存储器装置150中的第二比较单元550提供的比较信息COMP_IF，确定是否另外地生成写入校准命令WTTR_CMD。
也就是说，在启动操作时段期间，校准命令生成单元560在第二预定时间点进入写入校准时段，并因此生成写入校准命令WTTR_CMD。第二比较单元550可以响应于写入校准命令WTTR_CMD而生成比较信息COMP_IF。校准命令生成单元560可以根据比较信息COMP_IF确定是否另外地生成写入校准命令WTTR_CMD。当校准命令生成单元560根据比较信息COMP_IF确定不另外地生成写入校准命令WTTR_CMD时，存储器系统110可以结束写入校准时段，并继续启动操作时段。
例如，存储器系统110的启动操作可以包括第一启动时段、第二启动时段和内核启动时段。第一启动时段可以包括用于执行读取校准操作的第一预定时间点，并且第二启动时段可以包括用于执行写入校准操作的第二预定时间点。
确定单元570确定在正常操作时段期间从存储器装置150读取的正常数据NM_RDATA中的位翻转的数量是否超过预定参考。
正常操作可以包括从存储器装置150读取正常数据NM_RDATA的正常读取操作和将正常数据存储到存储器装置150中的正常写入操作。
在正常操作期间，当数据NM_RDATA中的具有相反值的位的数量超过预定数量时，或者当存储器装置150处于空闲状态达预定时间时，确定单元570生成确定信号MDTR_ON。
存储器系统110可以在正常操作期间响应于确定信号MDTR_ON而进入中间校准时段。校准命令生成单元560在正常操作期间响应于确定信号MDTR_ON来执行上述操作。当校准命令生成单元560分别根据比较信息COMP_RS和COMP_IF确定不另外地生成校准命令RDTR_CMD和WTTR_CMD时，存储器系统110可以结束校准时段，并继续正常操作时段。
参照图4A，在步骤701中，当存储器系统110进入写入校准模式700时，生成写入校准命令WTTR_CMD。
在步骤702中，响应于写入校准命令WTTR_CMD，由第一生成单元500生成第一数据时钟DCLK1和第一模式数据PTDATA1并传输到存储器装置150。
在存储器系统110在启动操作期间进入写入校准模式700的情况下，由第一生成单元500生成具有预定相位差的第一数据时钟DCLK1和第一模式数据PTDATA1。
进一步地，在存储器系统110在正常操作期间进入写入校准模式700的情况下，由第一生成单元500生成的第一数据时钟DCLK1和第一模式数据PTDATA1具有在正常操作时段中使用的相位差。
第一生成单元500可以将第一数据时钟DCLK1和第一模式数据PTDATA1提供给第二比较单元550。
响应于写入校准命令WTTR_CMD，由第二生成单元540生成具有预定相位差的第二数据时钟DCLK2和第二模式数据PTDATA2并传输到第二比较单元550。
因此，在步骤703中，在第二比较单元550中，将根据第二数据时钟DCLK2检测的第二模式数据PTDATA2的值和根据第一数据时钟DCLK1检测的第一模式数据PTDATA1的值进行比较。
作为第二比较单元550的比较结果，如果两个值彼此相同，则比较信息COMP_IF具有值“1”，并且第一生成单元500不改变第一数据时钟DCLK1的相位。进一步地，如果比较信息COMP_IF具有值“1”，则校准命令生成单元560不另外地生成写入校准命令WTTR_CMD，由此存储器系统110结束写入校准模式700以完成写入校准操作。
作为第二比较单元550的比较结果，如果两个值彼此不同，则比较信息COMP_IF具有值“0”，并且第一生成单元500响应于写入校准命令WTTR_CMD根据比较信息COMP_IF来校准第一数据时钟DCLK1的相位，校准命令生成单元560根据比较信息COMP_IF另外地生成写入校准命令WTTR_CMD，由此继续写入校准模式700的操作701、702和703。
参照图4B，在步骤711中，当存储器系统110进入读取校准模式710时，生成读取校准命令RDTR_CMD。
在步骤712中，响应于读取校准命令RDTR_CMD，由第二生成单元540生成第二数据时钟DCLK2和第二模式数据PTDATA2并传输到控制器130。
在存储器系统110在启动操作时段期间进入读取校准模式710的情况下，由第二生成单元540生成具有预定相位差的第二数据时钟DCLK2和第二模式数据PTDATA2。
进一步地，在存储器系统110在正常操作时段期间进入读取校准模式710的情况下，由第二生成单元540生成具有在正常操作时段中使用的相位差的第二数据时钟DCLK2和第二模式数据PTDATA2。
第二生成单元540可以通过第一校准单元530将第二数据时钟DCLK2和第二模式数据PTDATA2提供给第一比较单元510。
响应于读取校准命令RDTR_CMD，由第一生成单元500生成具有预定相位差的第一数据时钟DCLK1和第一模式数据PTDATA1并传输到第一比较单元510。
因此，在步骤713中，在第一比较单元510中，将根据第二数据时钟DCLK2检测的第二模式数据PTDATA2的值和根据第一数据时钟DCLK1检测的第一模式数据PTDATA1的值进行比较。
作为第一比较单元510的比较结果，如果两个值彼此相同，则比较信号COMP_RS具有值“1”，并且第一校准单元530不改变第二数据时钟DCLK2的相位。进一步地，如果比较信号COMP_RS具有值“1”，则校准命令生成单元560不另外地生成读取校准命令RDTR_CMD，由此存储器系统110结束读取校准模式以完成读取校准操作。
作为第一比较单元510的比较结果，如果两个值彼此不同，则比较信号COMP_RS具有值“0”，并且第一校准单元530响应于读取校准命令RDTR_CMD，根据比较信息COMP_RS来校准第二数据时钟DCLK2的相位，校准命令生成单元560根据比较信息COMP_RS另外地生成读取校准命令RDTR_CMD，由此继续读取校准模式710的操作711、712和713。
参照图4C，在步骤722中，当存储器装置150在正常操作时段720的时段721中正在执行正常读取操作时，确定单元570检查从存储器装置150读取的正常数据NM_RDATA的位翻转的数量。
在步骤723中，当读取数据NM_RDATA的具有相反值的位的数量超过预定数量时，存储器装置150可以转换成空闲状态。
当根据确定单元570的操作，存储器装置150处于空闲状态时，存储器系统110可以进入中间校准模式。在中间校准模式下，存储器系统110可以进入读取校准模式710和写入校准模式700，并且控制器130和存储器装置150可以执行如上所述的读取校准操作和写入校准操作。
<第二实施例>
图3是示出根据本公开的第二实施例的存储器系统110的框图。
图4D是示出根据第二实施例的数据时钟校准操作的简图。
除存储器系统110可以包括多个存储器装置1501和1502以外，图3所示的存储器系统110可以与参照图2至图4C所描述的存储器系统110相同。
控制器130与存储器装置1501和1502中的每一个之间的操作可以与参照图2至图4C描述的控制器130和存储器装置150之间的操作相同。
对于图3的控制器130和第一存储器装置1501，第一模式数据PTDATA1、第一数据时钟DCLK1、第三模式数据PTDATA3、第三数据时钟DCLK3、第一读取校准命令RDTR_CMD1、第一写入校准命令WTTR_CMD1、第一比较信息COMP_IF1、第一比较信息COMP_RS1、第一确定信号MDTR_ON1和第一正常数据NM_RDATA1可以分别对应于参照图2至图4C描述的第一模式数据PTDATA1、第一数据时钟DCLK1、第二模式数据PTDATA2、第二数据时钟DCLK2、读取校准命令RDTR_CMD、写入校准命令WTTR_CMD、比较信息COMP_IF、比较信息COMP_RS、确定信号MDTR_ON和正常数据NM_RDATA。
对于图3的控制器130和第一存储器装置1501，第一生成单元600、第一比较单元610、第一校准单元630、校准命令生成单元660、第一确定单元670、第三比较单元650和第二生成单元640可以分别对应于参照图2至图4C描述的第一生成单元500、第一比较单元510、第一校准单元530、校准命令生成单元560、确定单元570、第二比较单元550和第二生成单元540。
对于图3的控制器130和第二存储器装置1502，第二模式数据PTDATA2、第二数据时钟DCLK2、第四模式数据PTDATA4、第四数据时钟DCLK4、第二读取校准命令RDTR_CMD2、第二写入校准命令WTTR_CMD2、第二比较信息COMP_IF2、第二比较信息COMP_RS2、第二确定信号MDTR_ON1和第二正常数据NM_RDATA2可以分别对应于参照图2至图4C描述的第一模式数据PTDATA1、第一数据时钟DCLK1、第二模式数据PTDATA2、第二数据时钟DCLK2、读取校准命令RDTR_CMD、写入校准命令WTTR_CMD、比较信息COMP_IF、比较信息COMP_RS、确定信号MDTR_ON和正常数据NM_RDATA。
对于图3的控制器130和第二存储器装置1502，第一生成单元600、第一比较单元610、第一校准单元630、校准命令生成单元660、第二确定单元675、第三比较单元650和第二生成单元640可以分别对应于参照图2至图4C描述的第一生成单元500、第一比较单元510、第一校准单元530、校准命令生成单元560、确定单元570、第二比较单元550和第二生成单元540。
图4D示出了第一中间校准模式和第二中间校准模式，其每一个都对应于参照图2至图4C描述的中间校准模式。第一中间校准模式可以在控制器130与第一存储器装置1501之间执行，第二中间校准模式可以在控制器130与第二存储器装置1502之间执行。第一中间校准模式和第二中间校准模式可以彼此独立。
首先，以上分别参照图4C描述的第一存储器装置1501的正常操作时段和第二存储器装置1502的正常操作时段可以彼此重叠。此外，检查从第一存储器装置1501读取的数据NM_RDATA1的位翻转的数量的操作和检查从第二存储器装置1502读取的数据NM_RDATA2的位翻转的数量的操作可以彼此独立地执行。
进一步地，第一存储器装置1501进入第一中间校准模式并执行第一读取校准模式710和第一写入校准模式700的操作的段1710，以及第二存储器装置1502进入第二中间校准模式并执行第二读取校准模式710和第二写入校准模式700的操作的时段1702可以不彼此重叠，其中，第一读取校准模式710对应于参照图2至图4C描述的读取校准模式710，第一写入校准模式700对应于参照图2至图4C描述的写入校准模式700，第二读取校准模式710对应于参照图2至图4C描述的读取校准模式710，以及第二写入校准模式700对应于参照图2至图4C描述的写入校准模式700。第一读取校准模式710和第一写入校准模式700可以在控制器130与第一存储器装置1501之间执行，并且第二读取校准模式710和第二写入校准模式700可以在控制器130与第二存储器装置1502之间执行。
也就是说，在第一存储器装置1501进入第一中间校准模式并执行第一读取校准模式710和第一写入校准模式700的操作的时段1701中，第二存储器装置1502可以连续地处于第二存储器装置1502已经进入正常操作时段的状态。类似地，在第二存储器装置1502进入第二中间校准模式并执行第二读取校准模式710和第二写入校准模式700的操作的时段1702中，第一存储器装置1501可以连续地处于第一存储器装置1501已经进入正常操作时段的状态。当然，根据以上情况，可以设想的是，第一存储器装置1501进入第一中间校准模式并执行第一读取校准模式710和第一写入校准模式700的操作的时段1701与第二存储器装置1502进入第二中间校准模式并执行第二读取校准模式710和第二写入校准模式700的操作的时段1702彼此重叠。
图5至图13是示意性示出图1的数据处理系统的应用示例的简图。
图5是示意性地示出包括根据本实施例的存储器系统的数据处理系统的另一示例的简图。图5示意性地示出应用了根据本实施例的存储器系统的存储卡系统。
参照图5，存储卡系统6100可以包括存储器控制器6120、存储器装置6130和连接器6110。
更具体地，存储器控制器6120可以连接到通过非易失性存储器实施的存储器装置6130，并且被配置为访问存储器装置6130。例如，存储器控制器6120可以被配置为控制存储器装置6130的读取操作、写入操作、编程操作和擦除操作。存储器控制器6120可以被配置为提供存储器装置6130和主机之间的接口并且驱动固件以控制存储器装置6130。也就是说，存储器控制器6120可对应于参照图1和图2描述的存储器系统110的控制器130，并且存储器装置6130可对应于参照图1和图2描述的存储器系统110的存储器装置150。
因此，存储器控制器6120可以包括RAM、处理单元、主机接口、存储器接口和错误校正单元。存储器控制器130可以进一步包括图5所示的元件。
存储器控制器6120可以通过连接器6110与例如图1的主机102的外部装置通信。例如，如参照图1描述的，存储器控制器6120可以被配置为通过诸如以下的各种通信协议中的一种或多种与外部装置通信：通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、高速PCI(PCIe)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机系统接口(SCSI)、增强型小型磁盘接口(EDSI)、电子集成驱动器(IDE)、火线、通用闪速存储器(UFS)、WIFI和蓝牙。因此，根据本实施例的存储器系统和数据处理系统可以应用于有线/无线电子装置或特别是移动电子装置。
存储器装置6130可以由易失性存储器来实施。例如，存储器装置6130可以通过诸如以下的各种非易失性存储器装置来实施：可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、NAND闪存、NOR闪速存储器、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)和自旋转移力矩磁性RAM(STT-RAM)。存储器装置6130可以包括如在图5的存储器装置150中的多个管芯。
存储器控制器6120和存储器装置6130可以被集成到单个半导体装置中。例如，存储器控制器6120和存储器装置6130可以通过集成到单个半导体装置中来构造固态驱动器(SSD)。存储器控制器6120和存储器装置6130可以构造诸如以下的存储卡：PC卡(PCMCIA：个人计算机存储卡国际协会)、标准闪存(CF)卡、智能媒体卡(例如，SM和SMC)、记忆棒、多媒体卡(例如，MMC、RS-MMC、微型MMC和eMMC)、SD卡(例如，SD、迷你SD、微型SD和SDHC)和通用闪速存储器(UFS)。
图6是示意性地示出根据本实施例的包括存储器系统的数据处理系统的另一示例的简图。
参照图6，数据处理系统6200可以包括具有一个或多个非易失性存储器的存储器装置6230和用于控制存储器装置6230的存储器控制器6220。图6所示的数据处理系统6200可以用作如参照图1描述的诸如存储卡(CF、SD、微型SD等)或USB装置的存储介质。存储器装置6230可以对应于图1和图2所示的存储器系统110中的存储器装置150，并且存储器控制器6220可以对应于图1和图2所示的存储器系统110的控制器130。
存储器控制器6220可以响应于主机6210的请求来控制对存储器装置6230的读取操作、写入操作或擦除操作，并且存储器控制器6220可以包括一个或多个CPU 6221、诸如RAM 6222的缓冲存储器、ECC电路6223、主机接口6224和诸如NVM接口6225的存储器接口。
CPU 6221可以控制对存储器装置6230的全部操作，例如读取操作、写入操作、文件系统管理操作和坏页面管理操作。RAM 6222可以根据CPU 6221的控制来操作，并且用作工作存储器、缓冲存储器或高速缓冲存储器。当RAM 6222用作工作存储器时，由CPU 6221处理的数据可被临时存储在RAM 6222中。当RAM 6222用作缓冲存储器时，RAM 6222可以用于缓冲从主机6210传输到存储器装置6230或从存储器装置6230传输到主机6210的数据。当RAM6222用作高速缓冲存储器时，RAM 6222可以辅助低速存储器装置6230以高速操作。
ECC电路6223可以对应于图1所示的控制器130的ECC单元138。如参照图1描述的，ECC电路6223可以生成用于校正从存储器装置6230提供的数据的失效位或错误位的ECC(错误校正码)。ECC电路6223可以对被提供给存储器装置6230的数据执行错误校正编码，由此形成具有奇偶校验位的数据。奇偶校验位可以被存储在存储器装置6230中。ECC电路6223可以对从存储器装置6230提供的数据执行错误校正解码。此时，ECC电路6223可以使用奇偶校验位来校正错误。例如，如参照图1描述的，ECC电路6223可以使用LDPC码、BCH码、涡轮码、里德-所罗门码、卷积码、RSC或诸如TCM或BCM的编码调制来校正错误。
存储器控制器6220可以通过主机接口6224将数据传输到主机6210/从主机6210接收数据，并且通过NVM接口6225将数据传输到存储器装置6230/从存储器装置6230接收数据。主机接口6224可以通过PATA总线、SATA总线、SCSI、USB、PCIe或NAND接口连接到主机6210。存储器控制器6220可以具有诸如WiFi或长期演进(LTE)的移动通信协议的无线通信功能。存储器控制器6220可以连接到例如主机6210或另一外部装置的外部装置，并且然后将数据传输到外部装置/从外部装置接收数据。特别地，当存储器控制器6220被配置为通过各种通信协议的一种或多种与外部装置通信时，根据本实施例的存储器系统和数据处理系统可被应用于有线/无线电子装置或特别是移动电子装置。
图7是示意性地示出包括根据本实施例的存储器系统的数据处理系统的另一示例的简图。图7示意性示出应用根据本实施例的存储器系统的SSD。
参照图7，SSD 6300可以包括控制器6320和包括多个非易失性存储器的存储器装置6340。控制器6320可对应于图1和图2的存储器系统110中的控制器130，并且存储器装置6340可对应于图1和图2的存储器系统中的存储器装置150。
更具体地，控制器6320可以通过多个通道CH1至CHi连接到存储器装置6340。控制器6320可以包括一个或多个处理器6321、缓冲存储器6325、ECC电路6322、主机接口6324和例如非易失性存储器接口6326的存储器接口。
缓冲存储器6325可临时存储从主机6310提供的数据或从包括在存储器装置6340中的多个闪速存储器NVM提供的数据，或临时存储例如包括映射表的映射数据的多个闪速存储器NVM的元数据。缓冲存储器6325可以由诸如DRAM、SDRAM、DDR SDRAM、LPDDR SDRAM和GRAM的易失性存储器或诸如FRAM、ReRAM、STT-MRAM和PRAM的非易失性存储器来实施。为了便于描述，图7示出缓冲存储器6325存在于控制器6320中。然而，缓冲存储器6325可以存在于控制器6320的外部。
ECC电路6322可以在编程操作期间计算待编程到存储器装置6340中的数据的ECC值，在读取操作期间基于ECC值对从存储器装置6340读取的数据执行错误校正操作，并且在失效数据恢复操作期间对从存储器装置6340恢复的数据执行错误校正操作。
主机接口6324可以提供与例如主机6310的外部装置的接口功能，非易失性存储器接口6326可以提供与通过多个通道被连接的存储器装置6340的接口功能。
此外，应用图1和图2的存储器系统110的多个SSD 6300可以被提供以实施例如RAID(独立磁盘的冗余阵列)系统的数据处理系统。此时，RAID系统可以包括多个SSD 6300和用于控制多个SSD 6300的RAID控制器。当RAID控制器响应于从主机6310提供的写入命令执行编程操作时，RAID控制器可以根据多个RAID级别，即，从主机6310提供的写入命令的RAID级别信息，在SSD 6300中选择一个或多个存储器系统或SSD 6300，并将对应于写入命令的数据输出到选择的SSD 6300。此外，当RAID控制器响应于从主机6310提供的读取命令执行读取命令时，RAID控制器可以根据多个RAID级别，即，从主机6310提供的读取命令的RAID级别信息，在SSD 6300中选择一个或多个存储器系统或SSD 6300，并且将从选择的SSD6300读取的数据提供给主机6310。
图8是示意性地示出包括根据本实施例的存储器系统的数据处理系统的另一示例的简图。图8示意性示出应用根据本实施例的存储器系统的嵌入式多媒体卡(eMMC)。
参照图8，eMMC 6400可以包括控制器6430和由一个或多个NAND闪速存储器实施的存储器装置6440。控制器6430可对应于图1和图2的存储器系统110中的控制器130，并且存储器装置6440可对应于图1和图2的存储器系统110中的存储器装置150。
更具体地，控制器6430可以通过多个通道连接到存储器装置6440。控制器6430可以包括一个或多个内核6432、主机接口6431和例如NAND接口6433的存储器接口。
内核6432可以控制eMMC 6400的全部操作，主机接口6431可以在控制器6430和主机6410之间提供接口功能，并且NAND接口6433可以在存储器装置6440和控制器6430之间提供接口功能。例如，主机接口6431可以用作例如参照图1描述的MMC接口的并行接口。此外，主机接口6431可用作串行接口，例如UHS((超高速)-I/UHS-II)接口。
图9至图12是示意性示出包括根据本实施例的存储器系统的数据处理系统的其它示例的简图。图9至图12示意性示出应用根据本实施例的存储器系统的UFS(通用闪存)系统。
参照图9至图12，UFS系统6500、6600、6700和6800可以分别包括主机6510、6610、6710和6810、UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830。主机6510、6610、6710和6810可以用作有线/无线电子装置或特别是移动电子装置的应用处理器，UFS装置6520、6620、6720和6820可以用作嵌入式UFS装置，并且UFS卡6530、6630、6730和6830可以用作外部嵌入式UFS装置或可移除UFS卡。
在各个UFS系统6500、6600、6700和6800中的主机6510、6610、6710和6810、UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可以通过UFS协议与例如有线/无线电子装置或特别是移动电子装置的外部装置通信，并且UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可以通过图1和图2所示的存储器系统110实施。例如，在UFS系统6500、6600、6700和6800中，UFS装置6520、6620、6720和6820可以参照图6至图8描述的数据处理系统6200、SSD 6300或eMMC 6400的形式来实施，并且UFS卡6530、6630、6730和6830可以参照图5描述的存储卡系统6100的形式来实施。
此外，在UFS系统6500、6600、6700和6800中，主机6510、6610、6710和6810，UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可通过UFS接口，例如，MIPI(移动工业处理器接口)中的MIPI M-PHY和MIPI UniPro(统一协议)来彼此通信。此外，UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可以通过除UFS协议之外的例如UFD、MMC、SD、迷你SD和微型SD的各种协议来彼此通信。
在图9所示的UFS系统6500中，主机6510、UFS装置6520和UFS卡6530中的每一个可以包括UniPro。主机6510可执行交换操作，以便与UFS装置6520和UFS卡6530通信。特别地，主机6510可以通过例如在UniPro处的L3交换的链路层交换与UFS装置6520或UFS卡6530通信。此时，UFS装置6520和UFS卡6530可以通过在主机6510的UniPro处的链路层交换来与彼此通信。在本实施例中，为了便于描述，已经例示其中一个UFS装置6520和一个UFS卡6530连接到主机6510的配置。然而，多个UFS装置和UFS卡可以并联地或以星型形式连接到主机6410，并且多个UFS卡可以并联地或以星型形式连接到UFS装置6520，或者串联地或以链型形式连接到UFS装置6520。
在图10所示的UFS系统6600中，主机6610、UFS装置6620和UFS卡6630中的每一个可以包括UniPro，并且主机6610可以通过执行交换操作的交换模块6640，例如，通过在UniPro处执行例如L3交换的链路层交换的交换模块6640来与UFS装置6620或UFS卡6630通信。UFS装置6620和UFS卡6630可以通过在UniPro处的交换模块6640的链路层交换来与彼此通信。在本实施例中，为了便于描述，已经例示一个UFS装置6620和一个UFS卡6630连接到交换模块6640的配置。然而，多个UFS装置和UFS卡可以并联地或以星型形式连接到交换模块6640，并且多个UFS卡可以串联地或以链型形式连接到UFS装置6620。
在图11所示的UFS系统6700中，主机6710、UFS装置6720和UFS卡6730中的每一个可以包括UniPro，并且主机6710可以通过执行交换操作的交换模块6740，例如，通过在UniPro处执行例如L3交换的链路层交换的交换模块6740来与UFS装置6720或UFS卡6730通信。此时，UFS装置6720和UFS卡6730可以通过在UniPro处的交换模块6740的链路层交换来彼此通信，并且交换模块6740可以在UFS装置6720内部或外部与UFS装置6720集成为一个模块。在本实施例中，为了便于描述，已经例示一个UFS装置6720和一个UFS卡6730连接到交换模块6740的配置。然而，每个包括交换模块6740和UFS装置6720的多个模块可以并联地或以星型形式连接到主机6710，或者串联地或以链型形式连接到彼此。此外，多个UFS卡可以并联地或以星型形式连接到UFS装置6720。
在图12所示的UFS系统6800中，主机6810、UFS装置6820和UFS卡6830中的每一个可以包括M-PHY和UniPro。UFS装置6820可执行交换操作以便与主机6810和UFS卡6830通信。特别地，UFS装置6820可以通过用于与主机6810通信的M-PHY和UniPro模块之间的交换操作和用于与UFS卡6830通信的M-PHY和UniPro模块之间的交换操作，例如通过目标ID(标识符)交换操作来与主机6810或UFS卡6830通信。此时，主机6810和UFS卡6830可以通过UFS装置6820的M-PHY和UniPro模块之间的目标ID交换来彼此通信。在本实施例中，为了便于描述，已经例示其中一个UFS装置6820连接到主机6810和一个UFS卡6830连接到UFS装置6820的配置。然而，多个UFS装置可以并联地或以星型形式连接到主机6810，或串联地或以链型形式连接到主机6810，并且多个UFS卡可以并联地或以星型形式连接到UFS装置6820，或者串联地或以链型形式连接到UFS装置6820。
图13是示意性示出包括根据实施例的存储器系统的数据处理系统的另一示例的简图。图13是示意性示出应用根据本实施例的存储器系统的用户系统的简图。
参照图13，用户系统6900可以包括应用处理器6930、存储器模块6920、网络模块6940、存储模块6950和用户接口6910。
更具体地，应用处理器6930可以驱动包括在例如OS的用户系统6900中的部件，并且包括控制包括在用户系统6900中的部件的控制器、接口、图形引擎。应用处理器6930可以被设置为片上系统(SoC)。
存储器模块6920可以用作用户系统6900的主存储器、工作存储器、缓冲存储器或高速缓冲存储器。存储器模块6920可以包括诸如DRAM、SDRAM、DDR SDRAM、DDR2 SDRAM、DDR3SDRAM、LPDDR SDRAM、LPDDR2 SDRAM和LPDDR3 SDRAM的易失性RAM或诸如PRAM、ReRAM、MRAM和FRAM的非易失性RAM。例如，应用处理器6930和存储器模块6920可以基于POP(堆叠封装)被封装并安装。
网络模块6940可以与外部装置通信。例如，网络模块6940不仅可以支持有线通信，还可以支持诸如以下的各种无线通信：码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、全球微波接入互操作性(WiMAX)、无线局域网(WLAN)、超宽带(UWB)、蓝牙、无线显示(WI-DI)，从而与有线/无线电子装置或特别是移动电子装置通信。因此，根据本发明的实施例的存储器系统和数据处理系统可以应用于有线和/或无线电子装置。网络模块6940可以被包括在应用处理器6930中。
存储模块6950可以存储数据，例如从应用处理器6930接收的数据，并且将存储的数据传输到应用处理器6930。存储模块6950可以由诸如以下的非易失性半导体存储器装置实现：相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(ReRAM)、NAND闪存、NOR闪存和3维NAND闪存，并且被设置为诸如用户系统6900的存储卡和外部驱动器的可移除存储介质。存储模块6950可对应于参照图1和图2描述的存储器系统110。此外，存储模块6950可以被实施为以上参照图7至图12描述的SSD、eMMC和UFS。
用户接口6910可以包括用于将数据或命令输入到应用处理器6930或用于将数据输出到外部装置的接口。例如，用户接口6910可以包括诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、摄像机、麦克风、陀螺仪传感器、振动传感器和压电元件的用户输入接口以及诸如液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、发光二极管(LED)、扬声器和马达的用户输出接口。
此外，当图1和图2的存储器系统110被应用于用户系统6900的移动电子装置时，应用处理器6930可以控制移动电子装置的全部操作，并且网络模块6940可以用作用于控制与外部装置的有线/无线通信的通信模块。用户接口6910可以在移动电子装置的显示/触摸模块上显示由处理器6930处理的数据，或支持从触摸面板接收数据的功能。
在本技术中，因为数据时钟校准操作可以在控制器的接口端子中直接执行，因此可以使固件的干预最小化。通过这种方式，可以使由于数据时钟校准操作而强加在固件上的负担最小化。
另外，因为数据时钟的相位在存储器装置中未进行校准，而仅在控制器中进行校准，所以可以使数据时钟校准操作的复杂性最小化。
虽然为了说明的目的已经描述各个实施例，但是对于本领域技术人员显而易见的是，在不脱离如所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种改变和变型。

Claims (20)

1.一种存储器系统，其包括：
控制器，其适于：
生成具有第一相位差的第一数据时钟和第一模式数据，
在写入校准模式下，根据第二比较信息校准所述第一相位差，
在读取校准模式下，根据所述第一数据时钟检测所述第一模式数据的第一值以及根据第二数据时钟检测第二模式数据的第二值，
在所述读取校准模式下，将在所述读取校准模式中检测到的所述第一值和所述第二值进行比较，并且
在所述读取校准模式下，根据在所述读取校准模式中检测到的所述第一值和所述第二值的比较结果，生成第一比较信息，并且
在所述读取校准模式下，通过根据所述第一比较信息校准由存储器装置生成的第二相位差来接收；以及
存储器装置，其适于：
生成具有所述第二相位差的所述第二数据时钟和所述第二模式数据，
在所述写入校准模式下，根据所述第一数据时钟检测所述第一模式数据的第一值，以及根据所述第二数据时钟检测所述第二模式数据的第二值，
在所述写入校准模式下，将在所述写入校准模式中检测到的所述第一值和所述第二值进行比较，并且
在所述写入校准模式下，根据在所述写入校准模式中检测到的所述第一值和所述第二值的比较结果，生成所述第二比较信息。
2.根据权利要求1所述的存储器系统，其中所述控制器包括：
第一生成单元，其适于：
生成所述第一数据时钟和所述第一模式数据，并且
在所述写入校准模式下，根据所述第二比较信息校准所述第一相位差；
第一比较单元，其适于：
在所述读取校准模式下，检测所述第一值和所述第二值，
在所述读取校准模式下，将在所述读取校准模式中检测到的所述第一值和所述第二值进行比较，并且
在所述读取校准模式下，生成所述第一比较信息；以及
第一校准单元，其适于：在所述读取校准模式下，通过校准所述第二相位差来接收。
3.根据权利要求1所述的存储器系统，其中所述存储器装置包括：
第二生成单元，其适于生成所述第二数据时钟和所述第二模式数据；以及
第二比较单元，其适于：
在所述写入校准模式下，检测所述第一值和所述第二值，
在所述写入校准模式下，将在所述写入校准模式中检测到的所述第一值和所述第二值进行比较，并且
在所述写入校准模式下，生成所述第二比较信息。
4.根据权利要求1所述的存储器系统，其中由所述控制器生成的所述第一模式数据与由所述存储器装置生成的所述第二模式数据相同。
5.根据权利要求1所述的存储器系统，其中所述控制器进一步包括校准命令生成单元，其适于通过分别生成读取校准命令和写入校准命令来控制所述读取校准模式和所述写入校准模式的启动。
6.根据权利要求5所述的存储器系统，其中在启动操作时段期间，所述校准命令生成单元响应于在第一预定时间点进入的读取校准时段来生成所述读取校准命令，然后响应于所述第一比较单元的输出信号选择是否另外地生成所述读取校准命令，并且响应于在第二预定时间点进入的写入校准时段来生成所述写入校准命令，然后响应于所述比较信息选择是否另外地生成所述写入校准命令。
7.根据权利要求5所述的存储器系统，其中所述控制器进一步包括确定单元，其适于在正常操作时段中，基于从所述存储器装置读取的正常数据的位翻转的数量，来控制所述校准命令生成单元以生成所述读取校准命令和所述写入校准命令。
8.根据权利要求7所述的存储器系统，其中在所述正常操作时段期间，所述校准命令生成单元响应于进入的中间校准时段来生成所述读取校准命令和所述写入校准命令，其中根据所述确定单元的输出信号来选择是否进入所述中间校准时段，然后响应于所述第一比较单元的输出信号选择是否另外地生成所述读取校准命令，并且响应于所述比较信息来选择是否另外地生成所述写入校准命令。
9.根据权利要求8所述的存储器系统，其中在所述正常操作时段期间，所述确定单元检查所述存储器装置的空闲状态是否保持至少预定时间，并且根据检查结果来选择所述校准命令生成单元是否将进入所述中间校准时段。
10.一种存储器系统，其包括：
控制器，其适于：
在第一写入校准模式下，生成并输出第一数据时钟和第一模式数据，其中根据输入到所述控制器的第一比较信息校准所述第一数据时钟和所述第一模式数据的相位差；
在第二写入校准模式下，生成并输出第二数据时钟和第二模式数据，其中根据输入到所述控制器的第二比较信息校准所述第二数据时钟和所述第二模式数据的相位差；
在第一读取校准模式下，基于输入到所述控制器的第三数据时钟来确定输入到所述控制器的第三模式数据的值，并且通过根据将所述第三模式数据的值和在所述控制器中生成的所述第一模式数据的值进行比较的结果来校准所述第三数据时钟的相位来接收所述第三数据时钟；并且
在第二读取校准模式下，基于输入到所述控制器的第四数据时钟来确定输入到所述控制器的第四模式数据的值，并且通过根据将所述第四模式数据的值和在所述控制器中生成的所述第二模式数据的值进行比较的结果来校准所述第四数据时钟的相位来接收所述第四数据时钟；
第一存储器装置，其适于：
在所述第一写入校准模式下，基于输入到所述第一存储器装置的所述第一数据时钟确定输入到所述第一存储器装置的所述第一模式数据的值，并且生成并输出所述第一比较信息，其中根据将所述第一模式数据的值与在所述第一存储器装置中生成的所述第三模式数据的值进行比较的结果来确定所述第一比较信息的值，并且
在所述第一读取校准模式下，生成并输出具有预定相位差的所述第三模式数据和所述第三数据时钟；以及
第二存储器装置，其适于：
在所述第二写入校准模式下，基于输入到所述第二存储器装置的所述第二数据时钟确定输入到所述第二存储器装置的所述第二模式数据的值，并且生成并输出所述第二比较信息，其中根据将所述第二模式数据的值与在所述第二存储器装置中生成的所述第四模式数据的值进行比较的结果来确定所述第二比较信息的值，并且
在所述第二读取校准模式下，生成并输出具有预定相位差的所述第四模式数据和所述第四数据时钟。
11.根据权利要求10所述的存储器系统，其中所述控制器进一步包括：
第一生成单元，其适于：
在所述第一读取校准模式下，生成具有预定相位差的所述第一模式数据和所述第一数据时钟；在所述第二读取校准模式下，生成具有预定相位差的所述第二模式数据和所述第二数据时钟；
在所述第一写入校准模式下，生成所述第一数据时钟和所述第一模式数据，其中根据所述第一比较信息校准所述第一数据时钟和所述第一模式数据的相位差；并且在所述第二写入校准模式下，生成所述第二数据时钟和所述第二模式数据，其中根据所述第二比较信息校准所述第二数据时钟和所述第二模式数据的相位差；
第一比较单元，其适于：在所述第一读取校准模式下，将基于所述第一数据时钟确定的所述第一模式数据的值和从所述第一存储器装置输入的基于所述第三数据时钟确定的所述第三模式数据的值进行比较；
第二比较单元，其适于：在所述第二读取校准模式下，将基于所述第二数据时钟确定的所述第二模式数据的值和从所述第二存储器装置输入的基于所述第四数据时钟确定的所述第四模式数据的值进行比较；
第一校准单元，其适于：在所述第一读取校准模式下，通过响应于所述第一比较单元的输出信号校准所述第三数据时钟的相位来接收所述第三数据时钟，使得通过对所述第三数据时钟和所述第三模式数据的相位差进行校准来接收所述第三数据时钟和所述第三模式数据；以及
第二校准单元，其适于：在所述第二读取校准模式下，通过响应于所述第二比较单元的输出信号校准所述第四数据时钟的相位来接收所述第四数据时钟，使得通过对所述第四数据时钟和所述第四模式数据的相位差进行校准来接收所述第四数据时钟和所述第四模式数据。
12.根据权利要求11所述的存储器系统，其中所述第一存储器装置包括：
第二生成单元，其适于：在所述第一读取校准模式和所述第一写入校准模式下，生成具有预定相位差的所述第三模式数据和所述第三数据时钟；以及
第三比较单元，其适于：在所述第一写入校准模式下，将基于所述第三数据时钟确定的所述第三模式数据的值和从所述控制器输入的基于所述第一数据时钟确定的所述第一模式数据的值进行比较，并且根据比较结果确定并生成所述第一比较信息的值。
13.根据权利要求12所述的存储器系统，其中所述第二存储器装置包括：
第三生成单元，其适于：在所述第二读取校准模式和所述第二写入校准模式下，生成具有预定相位差的所述第四模式数据和所述第四数据时钟；以及
第四比较单元，其适于：在所述第二写入校准模式下，将基于所述第四数据时钟确定的所述第四模式数据的值和从所述控制器输入的基于所述第二数据时钟确定的所述第二模式数据的值进行比较，并且根据比较结果确定并生成所述第二比较信息的值。
14.根据权利要求13所述的存储器系统，
其中基于在所述控制器的所述第一生成单元中生成的所述第一数据时钟确定的所述第一模式数据的值与基于在所述第一存储器装置的所述第二生成单元中生成的所述第三数据时钟确定的所述第三模式数据的值彼此相同，并且
其中基于在所述控制器的所述第一生成单元中生成的所述第二数据时钟确定的所述第二模式数据的值与基于在所述第二存储器装置的所述第三生成单元中生成的所述第四数据时钟确定的所述第四模式数据的值彼此相同。
15.根据权利要求14所述的存储器系统，其中所述控制器进一步包括：
校准命令生成单元，其适于生成用于控制进入所述第一读取校准模式的第一读取校准命令，生成用于控制进入所述第二读取校准模式的第二读取校准命令，生成用于控制进入所述第一写入校准模式的第一写入校准命令，以及生成用于控制进入所述第二写入校准模式的第二写入校准命令。
16.根据权利要求15所述的存储器系统，
其中在启动操作时段期间，所述校准命令生成单元响应于在第一预定时间点进入读取校准时段而生成所述第一读取校准命令和所述第二读取校准命令，然后响应于所述第一比较单元的输出信号来选择是否另外地生成所述第一读取校准命令，并且响应于所述第二比较单元的输出信号来选择是否另外地生成所述第二读取校准命令，并且
其中所述校准命令生成单元响应于在第二预定时间点进入写入校准时段而生成所述第一写入校准命令和所述第二写入校准命令，然后响应于所述第一比较信息来选择是否另外地生成所述第一写入校准命令，并且响应于所述第二比较信息来选择是否另外地生成所述第二写入校准命令。
17.根据权利要求15所述的存储器系统，其中所述控制器进一步包括：
第一确定单元，其适于：在正常操作时段中，确定从所述第一存储器装置输入的数据的位翻转的数量是否超过预定参考；以及
第二确定单元，其适于：在正常操作时段中，确定从所述第二存储器装置输入的数据的位翻转的数量是否超过预定参考。
18.根据权利要求17所述的存储器系统，
其中在所述正常操作时段期间，所述校准命令生成单元响应于进入第一中间校准时段来生成所述第一读取校准命令和所述第一写入校准命令，其中根据所述第一确定单元的输出信号选择是否进入所述第一中间校准时段，然后响应于所述第一比较单元的输出信号来选择是否另外地生成所述第一读取校准命令，并且响应于所述第一比较信息来选择是否另外地生成所述第一写入校准命令，并且
其中在所述正常操作时段期间，所述校准命令生成单元响应于进入第二中间校准时段来生成所述第二读取校准命令和所述第二写入校准命令，其中根据所述第二确定单元的输出信号选择是否进入所述第二中间校准时段，然后响应于所述第二比较单元的输出信号来选择是否另外地生成所述第二读取校准命令，并且响应于所述第二比较信息来选择是否另外地生成所述第二写入校准命令。
19.根据权利要求18所述的存储器系统，
其中在所述正常操作时段期间，所述第一确定单元检查所述第一存储器装置的空闲状态是否保持至少预定时间，并且根据检查结果选择所述校准命令生成单元是否将进入所述第一中间校准时段，并且
其中在所述正常操作时段期间，所述第二确定单元检查所述第二存储器装置的空闲状态是否保持至少预定时间，并且根据检查结果来选择所述校准命令生成单元是否将进入所述第二中间校准时段。
20.一种存储器系统的操作方法，所述存储器系统包括存储器装置和用于控制所述存储器装置的操作的控制器，所述方法包括：
在第一和第二校准模式下，在所述存储器装置中生成具有预定相位差的存储器模式数据和存储器数据时钟的动作；
在第二校准模式下，在所述控制器中生成具有预定相位差的控制器模式数据和控制器数据时钟的动作；
在所述第一校准模式下，在所述控制器中生成根据从所述存储器装置传输到所述控制器的比较信息对其相位差进行校准的所述控制器数据时钟和所述控制器模式数据，并将所述控制器数据时钟和所述控制器模式数据传输到所述存储器装置的第一传输动作；
在所述第一校准模式下并在所述第一传输动作之后，在所述存储器装置中基于从所述控制器传输到所述存储器装置的所述控制器数据时钟，确定所述控制器模式数据的值，在所述存储器装置中根据将所确定的所述控制器模式数据的值和所述存储器模式数据的值进行比较的结果来生成比较信息，并将所述比较信息传输到所述控制器的第二传输动作；以及
在所述第二校准模式下，在所述控制器中基于从所述存储器装置传输到所述控制器的所述存储器数据时钟，确定所述第一存储器模式数据的值，并且通过根据在所述控制器中将所确定的所述存储器模式数据的值与所述控制器模式数据的值进行比较的结果，在所述控制器中校准所述存储器数据时钟的相位来接收从所述存储器装置传输到所述控制器的所述存储器数据时钟的动作。
CN201711449420.8A 2017-04-21 2017-12-27 存储器系统 Active CN108735255B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170051359A KR102371264B1 (ko) 2017-04-21 2017-04-21 메모리 시스템
KR10-2017-0051359 2017-04-21

Publications (2)

Publication Number Publication Date
CN108735255A true CN108735255A (zh) 2018-11-02
CN108735255B CN108735255B (zh) 2022-05-17

Family

ID=63854584

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711449420.8A Active CN108735255B (zh) 2017-04-21 2017-12-27 存储器系统

Country Status (4)

Country Link
US (2) US10311925B2 (zh)
KR (1) KR102371264B1 (zh)
CN (1) CN108735255B (zh)
TW (1) TWI732071B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10522204B1 (en) * 2018-11-07 2019-12-31 Realtek Semiconductor Corporation Memory signal phase difference calibration circuit and method
CN111552661A (zh) * 2020-04-28 2020-08-18 合肥芯碁微电子装备股份有限公司 测试数据传输稳定性的方法和光刻设备
KR20220019321A (ko) * 2020-08-10 2022-02-17 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
KR20220059981A (ko) * 2020-11-02 2022-05-11 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
EP4123648A1 (en) * 2021-07-21 2023-01-25 Samsung Electronics Co., Ltd. Memory device, a memory system and an operating method of the memory device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080201597A1 (en) * 2006-08-24 2008-08-21 Altera Corporation Write-leveling implementation in programmable logic devices
CN101446841A (zh) * 2008-12-01 2009-06-03 炬才微电子（深圳）有限公司 确定存储器控制器时钟校准值的方法及系统
CN101465154A (zh) * 2007-12-21 2009-06-24 拉姆伯斯公司 用于在存储系统中校准写入定时的方法和装置
US20110243289A1 (en) * 2010-04-02 2011-10-06 Samsung Electronics Co., Ltd. Semiconductor memory device and method of controlling the same
US8565033B1 (en) * 2011-05-31 2013-10-22 Altera Corporation Methods for calibrating memory interface circuitry
US20130346721A1 (en) * 2011-04-22 2013-12-26 Rambus Inc. Memory components and controllers that calibrate multiphase synchronous timing references
US20140347941A1 (en) * 2013-05-24 2014-11-27 Qualcomm Incorporated Low latency synchronization scheme for mesochronous ddr system
CN104899165A (zh) * 2014-03-06 2015-09-09 联发科技股份有限公司 对电子装置执行存储接口控制的方法及其装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6029250A (en) * 1998-09-09 2000-02-22 Micron Technology, Inc. Method and apparatus for adaptively adjusting the timing offset between a clock signal and digital signals transmitted coincident with that clock signal, and memory device and system using same
WO2003036850A1 (en) * 2001-10-22 2003-05-01 Rambus Inc. Phase adjustment apparatus and method for a memory device signaling system
KR101206503B1 (ko) * 2006-06-30 2012-11-29 삼성전자주식회사 스큐 제거 회로 및 그에 의한 스큐 제거 방법
WO2008130878A2 (en) * 2007-04-19 2008-10-30 Rambus Inc. Techniques for improved timing control of memory devices
WO2008130703A2 (en) * 2007-04-19 2008-10-30 Rambus, Inc. Clock synchronization in a memory system
EP2153525B1 (en) * 2007-05-29 2017-04-05 Rambus Inc. Adjusting clock error across a circuit interface
US8139430B2 (en) * 2008-07-01 2012-03-20 International Business Machines Corporation Power-on initialization and test for a cascade interconnect memory system
KR101006088B1 (ko) * 2009-06-04 2011-01-06 주식회사 하이닉스반도체 데이터 전달의 신뢰성을 보장하기 위한 반도체 메모리 장치 및 이를 포함하는 반도체 시스템
KR20110111217A (ko) * 2010-04-02 2011-10-10 삼성전자주식회사 메모리 시스템
US9665507B2 (en) * 2010-07-22 2017-05-30 Rambus Inc. Protocol including a command-specified timing reference signal
US9213657B2 (en) * 2010-08-25 2015-12-15 Rambus Inc. Memory controller with fast reacquisition of read timing to support rank switching
KR101791456B1 (ko) * 2010-10-11 2017-11-21 삼성전자주식회사 라이트 트레이닝 방법 및 이를 수행하는 반도체 장치
US8760945B2 (en) * 2011-03-28 2014-06-24 Samsung Electronics Co., Ltd. Memory devices, systems and methods employing command/address calibration
KR102118214B1 (ko) 2013-08-16 2020-06-02 에스케이하이닉스 주식회사 반도체 장치 및 반도체 시스템
US9811273B1 (en) * 2014-12-23 2017-11-07 Cadence Design Systems, Inc. System and method for reliable high-speed data transfer in multiple data rate nonvolatile memory
US9959918B2 (en) * 2015-10-20 2018-05-01 Samsung Electronics Co., Ltd. Memory device and system supporting command bus training, and operating method thereof

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080201597A1 (en) * 2006-08-24 2008-08-21 Altera Corporation Write-leveling implementation in programmable logic devices
CN101465154A (zh) * 2007-12-21 2009-06-24 拉姆伯斯公司 用于在存储系统中校准写入定时的方法和装置
CN104134454A (zh) * 2007-12-21 2014-11-05 拉姆伯斯公司 用于在存储系统中校准写入定时的方法和装置
CN101446841A (zh) * 2008-12-01 2009-06-03 炬才微电子（深圳）有限公司 确定存储器控制器时钟校准值的方法及系统
US20110243289A1 (en) * 2010-04-02 2011-10-06 Samsung Electronics Co., Ltd. Semiconductor memory device and method of controlling the same
US20130346721A1 (en) * 2011-04-22 2013-12-26 Rambus Inc. Memory components and controllers that calibrate multiphase synchronous timing references
US8565033B1 (en) * 2011-05-31 2013-10-22 Altera Corporation Methods for calibrating memory interface circuitry
US20140347941A1 (en) * 2013-05-24 2014-11-27 Qualcomm Incorporated Low latency synchronization scheme for mesochronous ddr system
CN104899165A (zh) * 2014-03-06 2015-09-09 联发科技股份有限公司 对电子装置执行存储接口控制的方法及其装置

Also Published As

Publication number Publication date
US20180308532A1 (en) 2018-10-25
KR20180118282A (ko) 2018-10-31
TW201839764A (zh) 2018-11-01
TWI732071B (zh) 2021-07-01
KR102371264B1 (ko) 2022-03-07
CN108735255B (zh) 2022-05-17
US20190252012A1 (en) 2019-08-15
US10311925B2 (en) 2019-06-04
US10734045B2 (en) 2020-08-04

Similar Documents

Publication Publication Date Title
US10157007B2 (en) Memory system and operating method thereof
US9164834B2 (en) Semiconductor memory devices, memory systems including the same and method of writing data in the same
CN108255739A (zh) 存储器系统及其操作方法
US10452431B2 (en) Data processing system and operating method thereof
US10635333B2 (en) Memory system
CN108388525B (zh) 存储器系统及其操作方法
CN108304141A (zh) 存储器系统及其操作方法
CN108735255A (zh) 存储器系统
CN108733595A (zh) 存储器系统、包括其的数据处理系统及其操作方法
CN107918566A (zh) 存储器系统及其操作方法
CN109284202A (zh) 控制器及其操作方法
CN107818057A (zh) 存储器系统及其操作方法
CN108268212A (zh) 控制器及操作方法
CN109935251A (zh) 存储器系统、其操作方法以及包括其的数据处理系统
CN108257637A (zh) 存储器系统及其操作方法
CN109521947A (zh) 存储器系统以及存储器系统的操作方法
CN110716883A (zh) 存储器系统及其操作方法
CN110362270A (zh) 存储器系统及其操作方法
US10331346B2 (en) Memory system using burst command for handling plural commands and operating method thereof
CN108447513A (zh) 存储器系统及其操作方法
CN107807887A (zh) 存储器系统及其操作方法
CN108389602A (zh) 存储器系统及其操作方法
CN108363547A (zh) 控制器及其操作方法
CN109933468A (zh) 存储器系统及其操作方法
CN108733616A (zh) 包括多处理器的控制器及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant