CN108732551A - 基于伪随机编码信号的收发组网雷达自主时间同步系统及方法 - Google Patents

Abstract

本发明提出基于伪随机编码信号的收发组网雷达自主时间同步系统及方法，方法包括：产生雷达发射所需要的采样时钟信号与脉冲重复频率信号，据此生成雷达同步信号并功率放大后辐射，其中雷达同步信号包括单脉冲信号、短码元和长码元m序列调制信号；对接收的雷达同步信号预处理及采样，并分别对其中短码元和长码元m序列调制信号的直达波信号进行脉冲压缩处理，求得各自的脉冲响应函数的最大值；及对相邻两次或多次的长码元脉冲响应函数的最大值的时间间隔进行计算，并取时间间隔的倒数作为雷达发射信号的脉冲重复频率。本发明可实现纳秒级的同步精度，同时具有低成本、低功耗、信噪比高、抗干扰性好、系统结构简单等优势。

Description

基于伪随机编码信号的收发组网雷达自主时间同步系统及 方法

技术领域

本发明属于雷达技术领域，涉及一种基于伪随机编码信号的收发组网雷达自主时间同步系统及方法。

背景技术

近年来，收发组网雷达技术在科学界和工程界倍受关注，尤其在天基收发组网成像雷达对地观测、分布式雷达多视角成像等领域具有巨大应用价值。收发组网成像雷达具有高分宽幅无盲区成像探测等优势，可以获得地面目标的多个方向的散射特性，为后期目标特性反演提供丰富的信息；同时，收发组网雷达也可以用于对隐身目标的探测，通过同时获取多个不同双站观测的雷达散射系数，提高对隐身目标的探测性能。

传统雷达由于大功率发射情况下的接收时序后延导致探测盲区，且只能获得目标的后向散射系数，因此难以满足未来无盲区全方位探测要求。而收发组网雷达将雷达发射端与雷达接收端分开并远离，避免大功率发射情况时探测盲区的出现，同时可以根据需要形成不同的双站角观测。然后，为了保证收发组网雷达信号之间的相干性，其时间同步问题是主要难题。

目前，收发组网雷达的时间同步方案主要有四种：第一，在条件满足的情况下，利用光纤或同轴电缆进行时间同步，难以满足相对运动的收发组网雷达需求；第二，采用高稳原子钟进行同步，可以实现较好的同步，但价格昂贵；第三，采用GPS驯服高稳晶振方法进行时间同步，可以实现较好的时间同步，但驯服时间较长，且容易受多普勒影响；第四，发射单个时域窄脉冲信号或单频信号进行时间同步，由于受外界电磁环境的干扰，使接收到的直达波信噪比很低，导致同步精度大大降低。

伪随机编码信号是一种重要的超宽带信号形式，它具有抗干扰能力强、被截获率低及自相关性好等特性，从而被用于预警雷达、火控雷达、合成孔径雷达等。因此，如何在雷达收发同步中采用伪随机编码信号是需要解决的问题。

发明内容

发明所要解决的课题是，如何采用伪随机编码信号来提高收发组网雷达的时间同步精度。

用于解决课题的技术手段是，提出基于伪随机编码信号的收发组网雷达自主时间同步系统及方法，在本发明中，将伪随机编码信号作为收发组网雷达自主时间同步信号的一部分，以提高雷达收发时间同步精度。

本发明提出的基于伪随机编码信号的收发组网雷达自主时间同步系统，包括：

雷达发射主机与雷达天线，用于产生与对目标探测区域发射雷达信号，并产生雷达发射系统所需要的采样时钟信号与脉冲重复频率信号；

雷达同步信号发射机，用于根据时钟信号与脉冲重复频率信号产生雷达同步信号并进行功率放大，其中雷达同步信号包括单脉冲信号、短码元m序列调制信号、长码元m序列调制信号；

同步信号发射天线，用于向雷达接收机辐射雷达同步信号；

同步信号接收天线，用于接收雷达同步信号；

雷达同步信号接收机，用于对雷达同步信号进行放大、功率检测、根据雷达接收主机与接收天线产生的采样时钟进行采样、存储并估计收发同步时刻，以估计出雷达发射信号的脉冲重复频率；

雷达接收主机与接收天线，用于对目标探测区域的雷达回波信号接收，并进行放大、采样与处理，及产生雷达同步信号接收机需要的采样时钟。

进一步地，作为本发明的一种优选技术方案，所述雷达同步信号发射机包括用于产生雷达同步信号的同步信号发生器和用于对雷达同步信号功率放大的功率放大器。

进一步地，作为本发明的一种优选技术方案，所述短码元m序列调制信号为包含31个码元的m序列调制信号；所述长码元m序列调制信号为包含127个码元的m序列调制信号。

进一步地，作为本发明的一种优选技术方案，所述雷达同步信号接收机50包括：

限幅器，用于对雷达同步信号中单脉冲信号的直达波信号进行限幅；

射频前端，用于对限幅后的雷达同步信号去噪处理，并进行放大；

功分器，用于将雷达同步信号分成两路；

射频功率检波器，用于对功分器分成的一路雷达同步信号检测功率大小并据此触发FPGA芯片开始工作；

高速ADC，用于对根据雷达接收主机与接收天线产生的采样时钟对功分器分成的另一路雷达同步信号进行采样；

FPGA芯片506，用于存储高速ADC采样的雷达同步信号，及分别对雷达同步信号中的短码元和长码元m序列调制信号进行时刻估计，估计出雷达发射信号的脉冲重复频率。

进一步地，作为本发明的一种优选技术方案，所述FPGA芯片包括：

逻辑判断与触发模块，用于判断单脉冲信号是否到达，并产生高电平TTL1信号，用于启动同步时刻粗略估计模块工作；

同步时刻粗略估计模块，用于对雷达同步信号中短码元m序列调制信号进行时刻估计；

同步时刻精细估计模块，用于对雷达同步信号中长码元m序列调制信号进行时刻同步，并估计出雷达发射信号的脉冲重复频率。

进一步地，作为本发明的一种优选技术方案，所述同步时刻粗略估计模块720包括：

第一缓存模块，用于缓存雷达同步信号中单脉冲信号的直达波信号；

第一信号预处理模块，用于去除单脉冲信号中直达波信号的直流分量；

阈值判断模块，用于根据设置的阈值判断单脉冲信号的直达波信号是否到来；

第一计时器，用于对单脉冲信号与短码元m序列调制信号之间的时间间隔进行计时；

第二缓存模块，用于缓存雷达同步信号中短码元m序列调制信号的直达波信号；

信号预处理与抽样模块，用于对短码元m序列调制信号的直达波信号进行去直流、滤波处理并采样；

并行脉冲压缩处理模块，用于对短码元m序列调制信号的直达波信号进行脉冲压缩处理得到脉冲压缩信号；

短码元求值模块，用于根据脉冲压缩信号，求取短码元m序列调制信号的直达波的脉冲响应函数的最大值；

第二计时器，用于对雷达同步信号中的短码元与长码元m序列调制信号之间的时间间隔进行计时，根据计时时间大小触发电平至同步时刻精细估计模块。

进一步地，作为本发明的一种优选技术方案，所述同步时刻精细估计模块包括：

第三缓存模块，用于缓存雷达同步信号中长码元m序列调制信号的直达波信号；

第二信号预处理模块，用于去除雷达回波信号中的直流分量；

脉冲压缩处理模块，用于对雷达同步信号中的长码元m序列调制信号的直达波信号进行脉冲压缩处理，获得针状脉冲响应函数；

长码元求值模块，用于求得脉冲响应函数的最大值；

同步时刻提取与PRF估计模块，用于对相邻两次或多次长码元的脉冲响应函数的最大值的时间间隔进行计算，并取时间间隔的倒数作为雷达发射信号的脉冲重复频率。

本发明提出的基于伪随机编码信号的收发组网雷达自主时间同步方法，包括以下步骤：

对目标探测区域发射雷达信号，并产生雷达发射所需要的采样时钟信号与脉冲重复频率信号，据此生成雷达同步信号并进行功率放大后辐射，其中雷达同步信号包括单脉冲信号、短码元m序列调制信号、长码元m序列调制信号；

对接收的雷达同步信号进行放大、功率检测，及根据对目标探测区域的雷达回波信号处理得到的采样时钟进行采样，并分别对采样的雷达同步信号中短码元和长码元m序列调制信号的直达波信号进行脉冲压缩处理，求得各自的脉冲响应函数的最大值；及对相邻两次或多次的长码元脉冲响应函数的最大值的时间间隔进行计算，并取时间间隔的倒数作为雷达发射信号的脉冲重复频率。

进一步地，作为本发明的一种优选技术方案，所述方法还包括根据设置的阈值判断接收的雷达同步信号中单脉冲信号的直达波信号是否到来。

进一步地，作为本发明的一种优选技术方案，所述方法还包括对到来的单脉冲信号与短码元m序列调制信号之间的时间间隔进行计时。

发明效果是，本发明创新性地将雷达同步信号设计为单脉冲信号、短码元m序列调制信号、长码元m序列调制信号三个部分，前两者用于收发粗略时间同步，后者用于高精度时间同步；利用单个FPGA的并行处理能力实现收发时间同步算法，使同步时刻能够实时正确地被检测到，并提取雷达探测信号的脉冲重复频率。该收发组网雷达自主时间同步技术不需要超高稳原子钟或GPS驯服高稳晶振模块等，只需在雷达发射端增加一个同步信号发射通道，雷达接收端增加一个同步信号接收通道。雷达同步信号与雷达探测信号保持同一脉冲重复频率，雷达接收端通过FPGA内部多个DSP48内核对数字化的雷达同步信号进行实时处理，估算出收发时间同步时刻，提取出雷达探测信号的脉冲重复频率。相比于传统的收发同步技术而言，该收发同步技术具有同步精度高、信噪比高、抗干扰性好、成本低等特点。

综上，本发明与现有技术相比具有如下优点：

1)该收发同步技术，只增加了一个发射通道或接收通道，在保证纳秒(ns)级的时间同步精度的同时，大大降低收发时间同步成本；

2)利用单个FPGA的并行处理能力，保证收发同步算法可以实时地检测到同步时刻，而不需要复杂的实时处理系统，大大简化了雷达接收机的结构；

3)基于伪随机编码信号调制的收发同步技术，通过脉冲压缩技术大大提高同步信号的信噪比与抗干扰能力，保证了雷达收发同步精度与稳定度。

附图说明

图1是本发明收发组网雷达自主时间同步系统的示意图；

图2是本发明中雷达同步信号时域示意图；

图3是本发明中短码元m序列调制信号脉冲压缩结果；

图4是本发明中长码元m序列调制信号脉冲压缩结果；

图5是本发明中基于FPGA的雷达收发同步算法示意图；

图6是本发明中单脉冲信号的直达波信号与滤波处理结果；

图7是本发明中相邻两次长码元调制信号的脉冲压缩最大值位置对齐情况。

具体实施方式

以下，基于附图针对本发明进行详细地说明。

如图1所示，本发明设计了一种基于伪随机编码信号的收发组网雷达自主时间同步系统，系统主要包括：

雷达发射主机与雷达天线10，用于产生与对目标探测区域发射大功率雷达信号，并产生雷达发射系统所需要的采样时钟信号与脉冲重复频率信号；

雷达同步信号发射机20，用于根据时钟信号与脉冲重复频率信号产生雷达同步信号并进行功率放大，其中雷达同步信号包括单脉冲信号、短码元m序列调制信号、长码元m序列调制信号；

同步信号发射天线30，用于向雷达接收机辐射雷达同步信号；

同步信号接收天线40，用于接收雷达同步信号；

雷达同步信号接收机50，用于对雷达同步信号进行放大、功率检测、根据雷达接收主机与接收天线60产生的采样时钟进行采样、存储并估计收发同步时刻，以估计出雷达发射信号的脉冲重复频率；

雷达接收主机与接收天线60，用于对目标探测区域的雷达回波信号接收，并进行放大、采样与处理，及产生雷达同步信号接收机50需要的采样时钟。

其中，如图1所示，所述雷达发射主机与雷达天线10包括：发射雷达主机101，用于雷达信号产生放大、脉冲重复频率信号产生、雷达同步信号发射机20需要的采样时钟1产生；雷达天线102，用于对目标探测区域辐射雷达信号。

其中，如图1所示，所述雷达同步信号发射机20包括：同步信号发生器201，用于在脉冲重复频率触发下产生雷达同步信号，包括需要发射的单脉冲信号、短码元m序列调制信号为包含31个码元的m序列调制信号、长码元m序列调制信号为包含127个码元的m序列调制信号；功率放大器202，对上述三种信号进行功率放大，峰值功率为40dBm，其频率可根据收发组网雷达的相对距离进行功率调整。

其中，发射的雷达同步信号时域如图2所示，单脉冲信号与31个码元的m序列调制信号的时间间隔为τ₁＝0.15us，31码元m序列调制信号与127码元m序列调制信号之间的时间间隔为τ₂＝1.1us；每个码元时间宽度为16ns；31个码元的m序列调制信号的自相关特性如图3所示，127个码元的m序列调制信号的自相关特性如图4所示。

本系统中，所述同步信号发射天线30与同步信号接收天线40具有相同的信号辐射特性与工作频率特性，增益均为5dB，工作带宽均为30～100MHz。

以及，本系统中，如图1所示，所述雷达同步信号接收机50包括：限幅器501，用于对雷达同步信号中单脉冲信号的直达波信号进行限幅，保护后级放大电路；射频前端502，用于对限幅后的雷达同步信号去噪处理，抑制工作频带外的噪声，并对雷达同步信号进行放大；功分器503，用于将雷达同步信号分成两路；射频功率检波器504，用于对功分器503分成的其中一路雷达同步信号粗略检测雷达同步信号功率大小，并据此触发FPGA芯片506开始工作；高速ADC 505，用于对根据采样时钟2对功分器503分成的另一路雷达同步信号进行高速采样，采样率根据时间同步精度要求进行选择，一般为ADC采样周期的两倍，本实施方案中采用800Msps采样率的ADC实现2.5ns左右的时间同步精度；FPGA芯片506，用于存储数字量化高速ADC 505采样的雷达同步信号，即当功率检波器检测到雷达同步信号时，会产生高电平脉冲输出至芯片506，当FPGA芯片506检测到该高电平时，才使高速ADC 505对另一路同步信号进行采样，及分别对采样的雷达同步信号中的短码元和长码元m序列调制信号进行时刻估计，估计出雷达发射信号的脉冲重复频率等。

所述雷达接收主机与雷达天线60主要包括：接收雷达主机601，用于雷达回波信号接收放大、高速采样与回波信号处理、雷达同步信号发射机需要的采样时钟2产生；雷达接收天线602，用于对目标探测区域的雷达回波信号进行接收。

本实施例中，收发同步时刻估计过程通过一个FPGA芯片506进行处理，FPGA内部多个DSP48内核对数字化的雷达同步信号进行实时处理。如图5所示，所述FPGA芯片506具体包括：

逻辑判断与触发模块710，用于判断单脉冲信号是否到达，并产生高电平TTL1信号，用于启动同步时刻粗略估计模块720工作；

同步时刻粗略估计模块720，用于对雷达同步信号中短码元m序列调制信号进行时刻粗略估计；

同步时刻精细估计模块730，用于对雷达同步信号中长码元m序列调制信号进行时刻精细同步，并估计出雷达发射信号的脉冲重复频率PRF。

其中，所述逻辑判断与触发模块710主要用于雷达同步信号中的单脉冲信号的直达波到达进行阈值判断，当单脉冲信号直达波到达时，触发电平TTL1变高，启动同步时刻粗略估计模块720工作；当单脉冲信号直达波未到达时，则一直等待。

其中，如图5所示，所述同步时刻粗略估计模块720包括：第一缓存模块7201，用于缓存雷达同步信号中单脉冲信号的直达波信号；第一信号预处理模块7202，用于去除单脉冲信号中直达波信号的直流分量，以及滤除工作频带外的噪声；阈值判断模块7203，用于根据设置的阈值判断单脉冲信号的直达波信号是否到来；第一计时器7204，用于对单脉冲信号与短码元m序列调制信号之间的时间间隔进行计时；第二缓存模块7206，用于缓存雷达同步信号中短码元m序列调制信号的直达波信号；信号预处理与抽样模块7207，用于对短码元m序列调制信号的直达波信号进行去直流处理，滤波去除工作频带外噪声，以及对短码元m序列信号的直达波进行1/4降采样，以提高计算速度；并行脉冲压缩处理模块7205，用于对包含31个码元的短码元m序列调制信号的直达波信号进行脉冲压缩处理，得到脉冲压缩信号；短码元求值模块7208，用于根据脉冲压缩信号，求取短码元m序列调制信号的直达波的脉冲响应函数的最大值，以用于估计收发同步时刻；第二计时器7209，用于对雷达同步信号中的短码与长码元m序列调制信号之间的时间间隔进行计时，根据计时时间大小触发电平至同步时刻精细估计模块730。

其中，第一信号预处理模块7202主要包括直流去除与数字带通滤波处理，记ADC1转换后的直达波信号为y₁(i),i＝0,1,2,...,L-1，第一信号预处理7202可用公式表达如下：

其中，y_AC(i)为去除直流后的直达波信号，L为去直流分量的计算步长；h(j),j＝0,1,2,...,M-1为数字带通滤波器系数，存储在FPGA内部的ROM中；y₂(i)为去除频带外噪声的直达波信号。公式(1)与公式(2)均采用FPGA内部的DSP48内核进行快速运算。FPGA内部的所有DSP48内核运行的时钟均为200MHz。

阈值判断模块7203中的阈值C_thr可以通过实际收发组网雷达的间距、发射功率与天线增益进行测试设定。为了保证雷达在整个探测过程中收发同步的连续性，阈值的取值可表示为：

C_thr＝α·max{y₂(i)},α∈[0.2,0.5] (3)

当脉冲的直到波信号满足y₂(i)≥C_thr时，触发电平TTL2变高启动计时器7204开始计时，当计时到τ₃＝0.1us时(提前50ns启动，防止同步信号部分丢失)，输出的触发电平TTL3变高启动并行脉冲压缩处理模块7205开始对31码元m序列调制信号的直达波信号进行脉冲压缩处理，脉冲压缩结果R_syn(k)可表达为：

其中，y_syn1(i),i＝0,1,2,...,I_S-1为短码元m序列调制信号的直达波信号y_syn(i)经过信号预处理与抽样模块7207处理后的信号；y_S(n),n＝0,1,2,...,N_S-1为短码元m序列调制信号的参考信号，预先存储在FPGA内部的ROM中，且I_S＞N_S+K_S。

为了快速运算公式(4)，本发明采用FPGA内部的N_S个DSP48内核进行并行计算。经过短码元求值模块7208寻找到短码元m序列的脉冲响应函数的最大值max{R_syn(k)}后，输出的触发电平TTL4变高并启动第二计时器7209开始计时，当计时到τ₄＝0.9us时(提前200ns启动，防止同步信号部分丢失)，输出的触发电平TTL5变高，启动同步时刻精细估计模块730开始工作。

本发明中，如图5所示，所述同步时刻精细估计模块730包括：第三缓存模块7301，用于缓存雷达同步信号中长码元m序列调制信号的直达波信号；第二信号预处理模块7302，用于去除雷达回波信号中的直流分量，以及抑制工作频带外的噪声；脉冲压缩处理模块7303，用于对雷达同步信号中的长码元m序列调制信号的直达波信号进行脉冲压缩处理，获得针状脉冲响应函数；长码元求值模块7304，用于求得脉冲响应函数的最大值；同步时刻提取与PRF估计模块7305，用于对相邻两次或多次的长码元脉冲响应函数的最大值的时间间隔进行计算，并取时间间隔的倒数作为雷达发射信号的脉冲重复频率PRF。优选地，如果需要得到较高的精度，可对多次求取的长码元的脉冲响应函数最大值的时间间隔进行多次平均。

其中，第二信号预处理模块7302处理步骤与上述第一信号预处理模块7202处理步骤一样。记同步信号中的长码元调制信号的直达波信号为r(i),i＝0,1,2,...,I_L-1，经过第二信号预处理模块7302处理后的信号为r₁(i)。预处理后的雷达回波信号r₁(i)经过快速的脉冲压缩处理模块7303计算后，可以获得长码元调制信号的脉冲响应函数R_PRF(k)为：

公式中，y_L(i),i＝0,1,2,...,N_L-1为长码元m序列调制信号的参考信号，预先存储在FPGA内部的ROM中，且I_L＞N_L+K_L。

为了使相邻两个或多个脉冲响应函数R_PRF(j,k)对齐于同一距离门，分别找出公式(5)计算得到的脉冲响应函数的最大值max{R_PRF(j,k)}，并计算相邻两个最大值max{R_PRF(j,k)}的时间间隔，时间间隔的倒数即为雷达系统的PRF，则实现了收发雷达的自主时间同步。

在此基础上，本发明还提出一种基于伪随机编码信号的收发组网雷达自主时间同步方法，所述方法可用上述系统中，但不限于上述系统结构，该方法具体包括以下步骤：

对目标探测区域发射雷达信号，并产生雷达发射所需要的采样时钟信号与脉冲重复频率信号，据此生成雷达同步信号并进行功率放大后辐射，其中雷达同步信号包括单脉冲信号、短码元m序列调制信号、长码元m序列调制信号；其中，短时单脉冲信号用于告知雷达同步信号接收机短码元m序列调制信号的大致到达时刻，短码元m序列调制信号用于粗略估计时间同步时刻，长码元m序列调制信号用于精细估计时间同步时刻。

对接收的雷达同步信号进行放大、功率检测，及根据对目标探测区域的雷达回波信号处理得到的采样时钟进行采样，并分别对采样的雷达同步信号中短码元和长码元m序列调制信号的直达波信号进行脉冲压缩处理，求得各自的脉冲响应函数的最大值，在对短码元m序列调制信号直达波的脉冲压缩时，采用数据降采样与并行互相关技术实现实时脉冲压缩处理，及在对长码元m序列调制信号直达波的脉冲压缩时，直接采用并行互相关技术实现脉冲压缩处理，并检测脉冲响应函数最大值；以及，对相邻两次或多次长码元的脉冲响应函数的最大值的时间间隔进行计算，并取时间间隔的倒数作为雷达发射信号的脉冲重复频率PRF。

优选地，所述方法需要根据时间同步精度选择最佳采样率，最佳采样率为时间同步精度的倒数的两倍，即取时间间隔的倒数的两倍作为雷达发射信号的脉冲重复频率。

优选地，所述方法中还包括能够根据实际探测场景，设置的阈值判断接收的雷达同步信号中单脉冲信号的直达波信号是否到来以控制触发电平的输出，及在到来时输出触发电平，使得对到来的单脉冲信号与短码元m序列调制信号之间的时间间隔进行计时，及根据计时的时间大小判断是否输出触发电平以触发脉冲压缩处理过程启动。

本实施例中，给出测得的单脉冲信号的直达波信号如图6中的实线所示，经过信号预处理后，单脉冲信号的直达波如图6中的虚线所示，其中，设定的阈值系数为α＝0.3。图7示意的实线与虚线分别为第100次与第101次长码元调制信号的最大值的位置，两者会有前后两个采样周期的随机误差，约2.5ns。从图7看出，该发明提出的基于伪随机编码信号的雷达自主时间同步系统及方法能实现纳秒级的同步精度，同时具有低成本、低功耗、同步精度高、信噪比高、抗干扰性好、系统结构简单等优势。

需要说明的是，以上说明仅是本发明的优选实施方式，应当理解，对于本领域技术人员来说，在不脱离本发明技术构思的前提下还可以做出若干改变和改进，这些都包括在本发明的保护范围内。

Claims (10)

1.基于伪随机编码信号的收发组网雷达自主时间同步系统，其特征在于，包括：

雷达发射主机与雷达天线，用于产生与对目标探测区域发射雷达信号，并产生雷达发射系统所需要的采样时钟信号与脉冲重复频率信号；

雷达同步信号发射机，用于根据时钟信号与脉冲重复频率信号产生雷达同步信号并进行功率放大，其中雷达同步信号包括单脉冲信号、短码元m序列调制信号、长码元m序列调制信号；

同步信号发射天线，用于向雷达接收机辐射雷达同步信号；

同步信号接收天线，用于接收雷达同步信号；

雷达同步信号接收机，用于对雷达同步信号进行放大、功率检测、根据雷达接收主机与接收天线产生的采样时钟进行采样、存储并估计收发同步时刻，以估计出雷达发射信号的脉冲重复频率；

雷达接收主机与接收天线，用于对目标探测区域的雷达回波信号接收，并进行放大、采样与处理，及产生雷达同步信号接收机需要的采样时钟。

2.根据权利要求1所述的基于伪随机编码信号的收发组网雷达自主时间同步系统，其特征在于，所述雷达同步信号发射机包括用于产生雷达同步信号的同步信号发生器和用于对雷达同步信号功率放大的功率放大器。

3.根据权利要求1所述的基于伪随机编码信号的收发组网雷达自主时间同步系统，其特征在于，所述短码元m序列调制信号为包含31个码元的m序列调制信号；所述长码元m序列调制信号为包含127个码元的m序列调制信号。

4.根据权利要求1所述的基于伪随机编码信号的收发组网雷达自主时间同步系统，其特征在于，所述雷达同步信号接收机包括：

限幅器，用于对雷达同步信号中单脉冲信号的直达波信号进行限幅；

射频前端，用于对限幅后的雷达同步信号去噪处理，并进行放大；

功分器，用于将雷达同步信号分成两路；

射频功率检波器，用于对功分器分成的一路雷达同步信号检测功率大小并据此触发FPGA芯片开始工作；

高速ADC，用于对根据雷达接收主机与接收天线产生的采样时钟对功分器分成的另一路雷达同步信号进行采样；

FPGA芯片，用于存储高速ADC采样的雷达同步信号，及分别对雷达同步信号中的短码元和长码元m序列调制信号进行时刻估计，估计出雷达发射信号的脉冲重复频率。

5.根据权利要求4所述的基于伪随机编码信号的收发组网雷达自主时间同步系统，其特征在于，所述FPGA芯片包括：

逻辑判断与触发模块，用于判断单脉冲信号是否到达，并产生高电平信号，用于启动同步时刻粗略估计模块工作；

同步时刻粗略估计模块，用于对雷达同步信号中短码元m序列调制信号进行时刻估计；

同步时刻精细估计模块，用于对雷达同步信号中长码元m序列调制信号进行时刻同步，并估计出雷达发射信号的脉冲重复频率。

6.根据权利要求5所述的基于伪随机编码信号的收发组网雷达自主时间同步系统，其特征在于，所述同步时刻粗略估计模块包括：

第一缓存模块，用于缓存雷达同步信号中单脉冲信号的直达波信号；

第一信号预处理模块，用于去除单脉冲信号中直达波信号的直流分量；

阈值判断模块，用于根据设置的阈值判断单脉冲信号的直达波信号是否到来；

第一计时器，用于对单脉冲信号与短码元m序列调制信号之间的时间间隔进行计时；

第二缓存模块，用于缓存雷达同步信号中短码元m序列调制信号的直达波信号；

信号预处理与抽样模块，用于对短码元m序列调制信号的直达波信号进行去直流、滤波处理并采样；

并行脉冲压缩处理模块，用于对短码元m序列调制信号的直达波信号进行脉冲压缩处理得到脉冲压缩信号；

短码元求值模块，用于根据脉冲压缩信号，求取短码元m序列调制信号的直达波的脉冲响应函数的最大值；

第二计时器，用于对雷达同步信号中的短码元与长码元m序列调制信号之间的时间间隔进行计时，根据计时时间大小触发电平至同步时刻精细估计模块。

7.根据权利要求5所述的基于伪随机编码信号的收发组网雷达自主时间同步系统，其特征在于，所述同步时刻精细估计模块包括：

第三缓存模块，用于缓存雷达同步信号中长码元m序列调制信号的直达波信号；

第二信号预处理模块，用于去除雷达回波信号中的直流分量；

脉冲压缩处理模块，用于对雷达同步信号中的长码元m序列调制信号的直达波信号进行脉冲压缩处理，获得针状脉冲响应函数；

长码元求值模块，用于求得脉冲响应函数的最大值；

同步时刻提取与PRF估计模块，用于对相邻两次或多次长码元的脉冲响应函数的最大值的时间间隔进行计算，并取时间间隔的倒数作为雷达发射信号的脉冲重复频率。

8.基于伪随机编码信号的收发组网雷达自主时间同步方法，其特征在于，包括以下步骤：

对目标探测区域发射雷达信号，并产生雷达发射所需要的采样时钟信号与脉冲重复频率信号，据此生成雷达同步信号并进行功率放大后辐射，其中雷达同步信号包括单脉冲信号、短码元m序列调制信号、长码元m序列调制信号；

对接收的雷达同步信号进行放大、功率检测，及根据对目标探测区域的雷达回波信号处理得到的采样时钟进行采样，并分别对采样的雷达同步信号中短码元和长码元m序列调制信号的直达波信号进行脉冲压缩处理，求得各自的脉冲响应函数的最大值；及对相邻两次或多次的长码元脉冲响应函数的最大值的时间间隔进行计算，并取时间间隔的倒数作为雷达发射信号的脉冲重复频率。

9.根据权利要求8所述的基于伪随机编码信号的收发组网雷达自主时间同步方法，其特征在于，所述方法还包括根据设置的阈值判断接收的雷达同步信号中单脉冲信号的直达波信号是否到来。

10.根据权利要求8所述的基于伪随机编码信号的收发组网雷达自主时间同步方法，其特征在于，所述方法还包括对到来的单脉冲信号与短码元m序列调制信号之间的时间间隔进行计时。