CN108695182B - 缺陷检测机台检测精度的校验方法及产品晶圆 - Google Patents

缺陷检测机台检测精度的校验方法及产品晶圆 Download PDF

Info

Publication number
CN108695182B
CN108695182B CN201710218432.3A CN201710218432A CN108695182B CN 108695182 B CN108695182 B CN 108695182B CN 201710218432 A CN201710218432 A CN 201710218432A CN 108695182 B CN108695182 B CN 108695182B
Authority
CN
China
Prior art keywords
virtual
product wafer
dummy
structures
defect detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710218432.3A
Other languages
English (en)
Other versions
CN108695182A (zh
Inventor
姚笛
方鑫
陈思安
张珏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710218432.3A priority Critical patent/CN108695182B/zh
Publication of CN108695182A publication Critical patent/CN108695182A/zh
Application granted granted Critical
Publication of CN108695182B publication Critical patent/CN108695182B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Abstract

本发明提供了一种缺陷检测机台检测精度的校验方法及产品晶圆,通过获取产品晶圆中的虚拟结构,根据获取的虚拟结构的数据得出缺陷检测机台的检测精度,即无需使用标准片,由此能够降低对缺陷检测机台检测精度进行校验的校验成本。进一步的,由于采用的是制造过程中的产品晶圆,其本身具有很高的清洁度等方面的质量要求,因此也基本不存在污损等问题,从而也能够提高校验结果的准确性。

Description

缺陷检测机台检测精度的校验方法及产品晶圆
技术领域
本发明涉及集成电路技术领域,特别涉及一种缺陷检测机台检测精度的校验方法及产品晶圆。
背景技术
集成电路制造过程中,随着时间的推移,设备机台会出现不同的状况,例如性能不稳、出现故障等。为了能够及时监测设备机台,了解其性能是否发生偏差,就需要使用缺陷检测机台(Defect inspection tool)对设备机台制造的产品晶圆进行缺陷检测,以此对设备机台的性能进行判断。随着集成电路制造工艺的不断提升,产能需求的不断增大,缺陷检测机台对于设备机台性能和产品晶圆缺陷的监测,更是有着极其重要的作用。
由此,缺陷检测机台自身的检测精度,即能否正常的捕捉到缺陷成了一个至关重要的参数。所以,对缺陷检测机台检测精度的校验变得非常重要。
现今,业内普遍采用日常监控(daily monitor)的方式对缺陷检测机台进行检测精度的校验。具体操作方式是:缺陷检测机台每24小时对厂商提供的标准片(Standardwafer)进行一次扫描,通过对标准片上的预设缺陷的抓取能力来判断缺陷检测机台的精度情况。
但是,由于标准片需要向厂商购买并且在其备用放置过程中也可能发生污损等情况,从而将导致对缺陷检测机台检测精度进行校验的校验成本非常高或者容易发生校验结果不准确等问题。
发明内容
本发明的目的在于提供一种缺陷检测机台检测精度的校验方法及产品晶圆,以解决现有技术中,对缺陷检测机台检测精度进行校验的校验成本非常高等问题。
为解决上述技术问题,本发明提供一种缺陷检测机台检测精度的校验方法,所述缺陷检测机台检测精度的校验方法包括:
将产品晶圆放入所述缺陷检测机台,所述产品晶圆包括虚拟结构,所述虚拟结构为所述产品晶圆中的辅助性结构;
对所述产品晶圆进行缺陷检测的同时,获取所述产品晶圆中的虚拟结构的数据;
根据获取的所述虚拟结构的数据得出所述缺陷检测机台的检测精度。
可选的,在所述的缺陷检测机台检测精度的校验方法中,所述虚拟结构的数据包括所述虚拟结构的数量。
可选的,在所述的缺陷检测机台检测精度的校验方法中,所述虚拟结构的数据还包括所述虚拟结构在所述产品晶圆中的位置以及所述虚拟结构的形状和尺寸。
可选的,在所述的缺陷检测机台检测精度的校验方法中,所述产品晶圆还包括器件结构,所述器件结构为所述产品晶圆中的功能性结构;所述器件结构位于所述产品晶圆中的衬底中或者有源层中,所述虚拟结构位于所述产品晶圆的有源层中,以支撑制作浅沟槽隔离结构的氧化层;其中,所述有源层位于所述衬底上。
可选的,在所述的缺陷检测机台检测精度的校验方法中,根据获取的虚拟结构的数据得出缺陷检测机台的检测精度包括:将获取的虚拟结构的数据与一标准的虚拟结构的数据进行比较,根据比较结果得出所述缺陷检测机台的检测精度。
可选的,在所述的缺陷检测机台检测精度的校验方法中,根据获取的虚拟结构的数据得出缺陷检测机台的检测精度包括:将从多片产品晶圆上获取的虚拟结构的数据相互之间进行比较,根据比较结果得出所述缺陷检测机台的检测精度。
可选的,在所述的缺陷检测机台检测精度的校验方法中,所述虚拟结构包括多类虚拟结构,所述多类虚拟结构的形状不同和/或尺寸不同。
可选的,在所述的缺陷检测机台检测精度的校验方法中,所述虚拟结构包括第一类虚拟结构和第二类虚拟结构,所述第一类虚拟结构和所述第二类虚拟结构形状不同和/或尺寸不同,其中,所述产品晶圆的每个芯片单元具有相同的虚拟结构位置排布,每个虚拟结构位置上均设置有第一类虚拟结构或者第二类虚拟结构,相邻的两个芯片单元的相同虚拟结构位置至多有一个虚拟位置结构上设置的是第二类虚拟结构。
可选的,在所述的缺陷检测机台检测精度的校验方法中,对产品晶圆进行缺陷检测的同时,获取产品晶圆中的虚拟结构的数据包括:采用相邻芯片单元比对方式对产品晶圆进行缺陷检测的同时,对相邻芯片单元的相同虚拟结构位置上的虚拟结构作差异比较,得到差异数据;根据获取的虚拟结构的数据得出缺陷检测机台的检测精度包括:根据所述差异数据得出所述缺陷检测机台的检测精度。
相应的,本发明还提供一种产品晶圆,所述产品晶圆包括器件结构和虚拟结构;其中,所述器件结构为所述产品晶圆中的功能性结构,所述虚拟结构为所述产品晶圆中的辅助性结构;所述虚拟结构包括多类虚拟结构,多类虚拟结构的形状不同和/或尺寸不同。
可选的,在所述的产品晶圆中,所述产品晶圆包括多个芯片单元,每个所述芯片单元均具有器件结构,部分或者全部所述芯片单元具有所述虚拟结构。
可选的,在所述的产品晶圆中,所述虚拟结构包括第一类虚拟结构和第二类虚拟结构,每个所述芯片单元具有相同的虚拟结构位置排布,每个所述虚拟结构位置上均设置有第一类虚拟结构或者第二类虚拟结构,相邻的两个芯片单元的相同虚拟结构位置至多有一个虚拟位置结构上设置的是第二类虚拟结构。
可选的,在所述的产品晶圆中,所述器件结构位于所述产品晶圆中的衬底中或者有源层中,所述虚拟结构位于所述产品晶圆的有源层中,以支撑制作浅沟槽隔离结构的氧化层;其中,所述有源层位于所述衬底上。
可选的,在所述的产品晶圆中,所述虚拟结构的横截面形状为方形。
在本发明提供的缺陷检测机台检测精度的校验方法及产品晶圆中,通过获取产品晶圆中的虚拟结构,根据获取的虚拟结构的数据得出缺陷检测机台的检测精度,即无需使用标准片,由此能够降低对缺陷检测机台检测精度进行校验的校验成本。进一步的,由于采用的是制造过程中的产品晶圆,其本身具有很高的清洁度等方面的质量要求,因此也基本不存在污损等问题,从而也能够提高校验结果的准确性。
更进一步的,由于是对产品晶圆进行缺陷检测的同时,获取产品晶圆中的虚拟结构,并依据获取的虚拟结构的数据得出缺陷检测机台的检测精度,也就是说对于缺陷检测机台检测精度的校验与使用缺陷检测机台进行产品晶圆的在线监测是同时进行的,即无需暂停使用缺陷检测机台进行产品晶圆的在线监测而特别进行缺陷检测机台检测精度的校验,由此既能够提高缺陷检测机台的使用效率,又能够实时进行缺陷检测机台检测精度的校验,提高校验频率,从而在缺陷检测机台的精度存在偏差时,能够非常及时的发现,也能够进一步保证校验结果的准确性。
附图说明
图1是本发明实施例的一产品晶圆的部分结构示意图;
图2是本发明实施例的另一产品晶圆的部分结构示意图;
图3是本发明实施例的另一产品晶圆的部分结构示意图;
图4是本发明实施例的缺陷检测机台检测精度的校验方法的流程示意图;
图5是图2所示的产品晶圆上得到差异数据的放大示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的缺陷检测机台检测精度的校验方法及产品晶圆作进一步详细说明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。此外,附图所展示的结构往往是实际结构的一部分。特别的,各附图需要展示的侧重点不同,有时会采用不同的比例。
本申请实施例提供的缺陷检测机台检测精度的校验方法主要基于产品晶圆实现,因此,在本申请实施例中,首先对于产品晶圆作详细描述。
请参考图1,其为本发明实施例的一产品晶圆的部分结构示意图。如图1所示,所述产品晶圆1-1包括器件结构10和虚拟结构11;其中,所述器件结构10 为所述产品晶圆1-1中的功能性结构(即对于实现芯片生产目的而言必须的、起实质性作用的结构),所述虚拟结构11为所述产品晶圆1-1中的辅助性结构(即对于实现芯片生产目的而言可有可无的结构,其主要起提高所生产的芯片的质量等辅助性作用)。
具体的,所述产品晶圆1-1包括多个芯片单元a,每个芯片单元a均具有器件结构10和虚拟结构11,即在此全部的芯片单元a都具有虚拟结构11;在本申请的其它实施例中,也可以仅有部分的芯片单元a具有虚拟结构11。进一步的,在此,具有虚拟结构11的芯片单元a中的虚拟结构11的数量均相同;在本申请的其它实施例中,具有虚拟结构11的芯片单元a中的虚拟结构11的数量也可以不相同(包括部分相同部分不相同以及完全不相同)。
请继续参考图1,在图1中,每个虚拟结构11(即全部的芯片单元a中的全部的虚拟结构11)的形状和尺寸均相同,即在此所有虚拟结构11为同一类虚拟结构。优选的,每个虚拟结构11的横截面形状均为方形(在此为所述虚拟结构 11均为方形结构),由此既便于所述虚拟结构11的形成,又能够得到高质量的虚拟结构11。在本申请的其它实施例中,所述虚拟结构11的横截面可以为其它形状,本申请对此不作限定。
进一步的,所述虚拟结构11可以位于所述产品晶圆1-1中的多个位置处,在所述产品晶圆1-1中起不同的辅助性作用。优选的,所述器件结构10位于所述产品晶圆1-1中的衬底中或者有源层中,所述虚拟结构11位于所述产品晶圆 1-1的有源层中,以支撑制作浅沟槽隔离结构(STI)的氧化层,防止进行化学机械研磨(CMP)时造成浅沟槽隔离结构的厚度不均匀;其中,所述有源层位于所述衬底上。
接下去,本申请实施例还将列举几种形式的产品晶圆。
请参考图2,其为本发明实施例的另一产品晶圆的部分结构示意图。在图2 中,所述虚拟结构11包括多类虚拟结构,多类虚拟结构的形状和/或尺寸各不相同。在此所述虚拟结构11具体包括两类虚拟结构,分别为第一类虚拟结构11a 和第二类虚拟结构11b,在此,所述第一类虚拟结构11a和所述第二类虚拟结构 11b形状相同而尺寸不同。进一步的,每个芯片单元a具有相同的虚拟结构位置排布(即每个芯片单元a上虚拟结构的设置数量及设置位置均相同,在图2中,虚拟结构位置均为六个且均为呈两行六列的形式排布),每个虚拟结构位置上均设置有第一类虚拟结构11a或者第二类虚拟结构11b。优选的,相邻的两个芯片单元a的相同虚拟结构位置至多有一个虚拟位置结构上设置的是第二类虚拟结构11b。
具体的,请继续参考图2,在此,在第二行第二列的芯片单元a中第二行第四列的虚拟结构位置上设置有第二类虚拟结构11b,因而在第一行第二列的芯片单元a中第二行第四列的虚拟结构位置上、在第三行第二列的芯片单元a中第二行第四列的虚拟结构位置上、在第二行第一列的芯片单元a中第二行第四列的虚拟结构位置上及在第二行第三列的芯片单元a中第二行第四列的虚拟结构位置上均不再设置第二类虚拟结构11b。由此,当使用缺陷检测机台进行产品晶圆的在线监测时,采用常规的芯片单元比对(die to die)操作时,能够非常方便的将第二类虚拟结构11b或者将相邻芯片单元a的相同虚拟结构位置上的虚拟结构之间的差异比对出来,从而利用差异数据得出缺陷检测机台的检测精度。
请参考图3,其为本发明实施例的另一产品晶圆的部分结构示意图。在图3 中,所述虚拟结构11包括多类虚拟结构,多类虚拟结构的形状和/或尺寸各不相同。具体所述虚拟结构11包括三类虚拟结构,分别为第一类虚拟结构11a、第二类虚拟结构11b及第三类虚拟结构11c,在此,所述第一类虚拟结构11a、所述第二类虚拟结构11b和所述第三类虚拟结构11c形状相同而尺寸不同。
具体的,请继续参考图3,在此,每个芯片单元a具有相同的虚拟结构位置排布(即每个芯片单元a上虚拟结构的设置数量及设置位置均相同,在图3中,虚拟结构位置均为三个且均为呈一行三列的形式排布),在第一行第一列的芯片单元a中,三个虚拟结构位置上均设置有第一类虚拟结构11a;在第一行第二列的芯片单元a中,三个虚拟结构位置上均设置有第二类虚拟结构11b;在第一行第三列的芯片单元a中,三个虚拟结构位置上均设置有第一类虚拟结构11a;在第二行第一列的芯片单元a中,三个虚拟结构位置上均设置有第二类虚拟结构 11b;在第二行第二列的芯片单元a中,三个虚拟结构位置上均设置有第三类虚拟结构11c;在第二行第三列的芯片单元a中,三个虚拟结构位置上均设置有第二类虚拟结构11b;在第三行第一列的芯片单元a中,三个虚拟结构位置上均设置有第一类虚拟结构11a;在第三行第二列的芯片单元a中,三个虚拟结构位置上均设置有第二类虚拟结构11b;在第三行第三列的芯片单元a中,三个虚拟结构位置上均设置有第一类虚拟结构11a。
在图3中,设置了更多种不同尺寸的虚拟结构11,由此在进行缺陷检测机台检测精度的校验时,可以满足不同的校验精度的要求。
在本申请的其它实施例中,还可以设置其它不同尺寸、不同形状或者不同排布方式的虚拟结构11,本申请对此不作限定。其中,通常的,对于一批产品晶圆甚至一系列批次产品晶圆而言,每个产品晶圆上的虚拟结构的形状、数量以及排布方式都是固定的,也是相同的。
接下去,本申请将重点描述利用产品晶圆实现的缺陷检测机台检测精度的校验方法。请参考图4,所述缺陷检测机台检测精度的校验方法主要包括如下步骤:
步骤S20:将产品晶圆放入所述缺陷检测机台;
步骤S21:对所述产品晶圆进行缺陷检测的同时,获取所述产品晶圆中的虚拟结构的数据;及
步骤S22:根据获取的所述虚拟结构的数据得出所述缺陷检测机台的检测精度。
具体的,所述虚拟结构的数据包括虚拟结构的数量;其进一步还可包括虚拟结构的形状和尺寸。
在本申请实施例中,根据获取的虚拟结构的数据得出缺陷检测机台的检测精度主要包括如下两种方式:
方式一:将获取的虚拟结构的数据与标准的虚拟结构的数据进行比较,根据比较结果得出缺陷检测机台的检测精度;
方式二:将从多片产品晶圆上获取的虚拟结构的数据相互之间进行比较,根据比较结果得出缺陷检测机台的检测精度。
具体的,以图1所示的产品晶圆1-1为例,在图1中示出了五十四个相同形状、相同尺寸的虚拟结构11。
当以方式一进行缺陷检测机台的检测精度判断时,通常可以在缺陷检测机台中存储一份标准的虚拟结构的数据,这一标准的虚拟结构的数据可以包括产品晶圆上虚拟结构的数量;进一步还可以包括:虚拟结构的位置、虚拟结构的形状、虚拟结构的具体大小尺寸(在此虚拟结构为正方形结构,则主要保存虚拟结构的边长)等。
具体的,对产品晶圆进行缺陷检测的同时,获取产品晶圆中的虚拟结构的数量,例如,获取的虚拟结构的数量为五十四个,则可以以获取的虚拟结构的数量与标准的虚拟结构的数量相同认为缺陷检测机台的检测精度是符合要求的。此外,在更高检测精度要求下,获取产品晶圆中的虚拟结构的数量的同时,还可以获取产品晶圆中的虚拟结构的位置以及尺寸等;而将获取的虚拟结构的数据与标准的虚拟结构的数据进行比较包括:将获取的虚拟结构的数量、位置以及尺寸与标准的虚拟结构的数量、位置以及尺寸进行比较,并根据比较结果得出缺陷检测机台的检测精度是否符合要求的结论。其中,根据比较结果得出缺陷检测机台的检测精度是否符合要求的具体判断标准可以根据检测精度的需要进行不同的设定,例如,可以认为获取的虚拟结构的数量为五十三个以上时,缺陷检测机台的检测精度是符合要求的;也可以认为获取的虚拟结构的数量为五十二个以上时,缺陷检测机台的检测精度是符合要求的。
当以方式二进行缺陷检测机台的检测精度判断时,可以保存从连续多片的产品晶圆上获取的虚拟结构的数据。
例如,在第一片产品晶圆上获取的虚拟结构的数量为五十四个,在第二片产品晶圆上获取的虚拟结构的数量为五十三个,在第三片产品晶圆上获取的虚拟结构的数量为五十四个,在第四片产品晶圆上获取的虚拟结构的数量为五十个,则根据多片产品晶圆上相互间数据的比较,可以得出在第四片产品晶圆上获取的虚拟结构的数量是不可靠的,进而可以得出此时缺陷检测机台的检测精度是不符合要求的。
当然,在更高检测精度要求下,获取产品晶圆中的虚拟结构的数量的同时,还可以获取产品晶圆中的虚拟结构的位置以及尺寸等,相应的,同时保存产品晶圆中的虚拟结构的数量、位置以及尺寸。将从多片产品晶圆上获取的虚拟结构的数据相互之间进行比较包括:将多片产品晶圆上的虚拟结构的数量、位置以及尺寸进行相互间的比较,并根据比较结果得出缺陷检测机台的检测精度是否符合要求的结论。其中,根据比较结果得出缺陷检测机台的检测精度是否符合要求的具体判断标准可以根据检测精度的需要进行不同的设定,本申请对此不作限定。
在一些更高检测精度要求下,或者使得同一产品晶圆能够更好的满足不同的检测精度要求,可以采用图2所示的产品晶圆1-2或者图3所示的产品晶圆 1-3。
具体的,以图2所示的产品晶圆1-2为例,在图2中示出了五十三个相同形状、相同尺寸的第一类虚拟结构11a及一个第二类虚拟结构11b,所述第二类虚拟结构11b与所述第一类虚拟结构11a的形状相同,尺寸更大。
此时,当以方式一进行缺陷检测机台的检测精度判断时,较佳的,在缺陷检测机台中存储的标准的虚拟结构的数据包括:产品晶圆上虚拟结构的数量、虚拟结构的位置、虚拟结构的形状以及虚拟结构的具体大小尺寸。从而使得第一类虚拟结构11a和第二类虚拟结构11b能够被区分开,并基此满足更高检测精度的要求。相应的,当以方式二进行缺陷检测机台的检测精度判断时,获取产品晶圆中的虚拟结构的数量的同时,获取产品晶圆中的虚拟结构的位置、形状以及尺寸等。
进一步的,利用图2所示的产品晶圆1-2实现的缺陷检测机台检测精度的校验时,还可通过如下方式实现:
对产品晶圆进行缺陷检测的同时,获取产品晶圆中的虚拟结构的数据包括:采用相邻芯片单元比对方式对产品晶圆进行缺陷检测的同时,对相邻芯片单元的相同虚拟结构位置上的虚拟结构作差异比较,得到差异数据;根据获取的虚拟结构的数据得出缺陷检测机台的检测精度包括:根据所述差异数据得出缺陷检测机台的检测精度。其中,相邻芯片单元比对方式是进行产品晶圆缺陷检测时的一种常规操作方式,因此,采用相邻芯片单元比对方式对产品晶圆进行缺陷检测的同时,对相邻芯片单元的相同虚拟结构位置上的虚拟结构作差异比较,得到差异数据并不会为检测增加更多负担。同时,由于根据得到的差异数据得出缺陷检测机台的检测精度,由于差异数据往往将涉及到两个相邻芯片单元中相应位置上的虚拟结构之间的相对大小、相对位置等更多参数,由此能够进一步提高缺陷检测机台检测精度的校验精度与可靠性。
请参考图5,其为图2所示的产品晶圆上得到差异数据的放大示意图,其中,图5为将二行第一列的芯片单元a和第二行第二列的芯片单元a的相同位置进行重叠后,所述第一类虚拟结构11a和第二类虚拟结构11b的重叠示意图。在采用相邻芯片单元比对方式得到差异数据时,由于仅在第二行第二列的芯片单元a 中第二行第四列的虚拟结构位置上设置的虚拟结构与其它虚拟结构不同,也即仅有将第二行第一列的芯片单元a和第二行第二列的芯片单元a进行比对,或者将第二行第三列的芯片单元a和第二行第二列的芯片单元a进行比对时,(理论上)才能得到差异数据。如图5所示,(以第二行第一列的芯片单元a和第二行第二列的芯片单元a进行比对得到差异数据为例)所述差异数据主要包括:第一类虚拟结构11a和第二类虚拟结构11b(即第二行第一列的芯片单元a中第二行第四列的虚拟结构位置上设置的虚拟结构与第二行第二列的芯片单元a中第二行第四列的虚拟结构位置上设置的虚拟结构)的四条侧边之间的距离X1、X2、 Y1和Y2。进一步的,所述差异数据还可以同时包括长度X3和Y3(也即第一类虚拟结构11a的尺寸)。
进一步的,根据所述差异数据得出缺陷检测机台的检测精度具体可以再以上述方式一和方式二实现,即将获取的差异数据与标准的差异数据(在此,所述差异数据也可以认为是虚拟结构数据中的一种类型)进行比较,根据比较结果得出缺陷检测机台的检测精度;或者将从多片产品晶圆上获取的差异数据相互之间进行比较,根据比较结果得出缺陷检测机台的检测精度。
综上可见,在本申请实施例提供的缺陷检测机台检测精度的校验方法及产品晶圆中,通过获取产品晶圆中的虚拟结构,根据获取的虚拟结构的数据得出缺陷检测机台的检测精度,即无需使用标准片,由此能够降低对缺陷检测机台检测精度进行校验的校验成本。进一步的,由于采用的是制造过程中的产品晶圆,其本身具有很高的清洁度等方面的质量要求,因此也基本不存在污损等问题,从而也能够提高校验结果的准确性。
更进一步的,由于是对产品晶圆进行缺陷检测的同时,获取产品晶圆中的虚拟结构,并依据获取的虚拟结构的数据得出缺陷检测机台的检测精度,也就是说对于缺陷检测机台检测精度的校验与使用缺陷检测机台进行产品晶圆的在线监测是同时进行的,即无需暂停使用缺陷检测机台进行产品晶圆的在线监测而特别进行缺陷检测机台检测精度的校验,由此既能够提高缺陷检测机台的使用效率,又能够实时进行缺陷检测机台检测精度的校验,提高校验频率,从而在缺陷检测机台的精度存在偏差时,能够非常及时的发现,也能够进一步保证校验结果的准确性。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。

Claims (12)

1.一种缺陷检测机台检测精度的校验方法,其特征在于,所述缺陷检测机台检测精度的校验方法包括:
将产品晶圆放入所述缺陷检测机台,所述产品晶圆包括虚拟结构,所述虚拟结构为所述产品晶圆中的辅助性结构;
对所述产品晶圆进行缺陷检测的同时,获取所述产品晶圆中的虚拟结构的数据;
根据获取的所述虚拟结构的数据得出所述缺陷检测机台的检测精度;
其中,根据获取的虚拟结构的数据得出缺陷检测机台的检测精度包括:将获取的虚拟结构的数据与一标准的虚拟结构的数据进行比较,根据比较结果得出所述缺陷检测机台的检测精度;
或者,将从多片产品晶圆上获取的虚拟结构的数据相互之间进行比较,根据比较结果得出所述缺陷检测机台的检测精度。
2.如权利要求1所述的缺陷检测机台检测精度的校验方法,其特征在于,所述虚拟结构的数据包括所述虚拟结构的数量。
3.如权利要求2所述的缺陷检测机台检测精度的校验方法,其特征在于,所述虚拟结构的数据还包括所述虚拟结构在所述产品晶圆中的位置以及所述虚拟结构的形状和尺寸。
4.如权利要求1~3中任一项所述的缺陷检测机台检测精度的校验方法,其特征在于,所述产品晶圆还包括器件结构,所述器件结构为所述产品晶圆中的功能性结构;所述器件结构位于所述产品晶圆中的衬底中或者有源层中,所述虚拟结构位于所述产品晶圆的有源层中,以支撑制作浅沟槽隔离结构的氧化层;其中,所述有源层位于所述衬底上。
5.如权利要求1~3中任一项所述的缺陷检测机台检测精度的校验方法,其特征在于,所述虚拟结构包括多类虚拟结构,所述多类虚拟结构的形状不同和/或尺寸不同。
6.如权利要求5所述的缺陷检测机台检测精度的校验方法,其特征在于,所述虚拟结构包括第一类虚拟结构和第二类虚拟结构,其中,所述产品晶圆的每个芯片单元具有相同的虚拟结构位置排布,每个虚拟结构位置上均设置有第一类虚拟结构或者第二类虚拟结构,相邻的两个芯片单元的相同虚拟结构位置至多有一个虚拟结构位置上设置的是第二类虚拟结构。
7.如权利要求6所述的缺陷检测机台检测精度的校验方法,其特征在于,对产品晶圆进行缺陷检测的同时,获取产品晶圆中的虚拟结构的数据包括:采用相邻芯片单元比对方式对产品晶圆进行缺陷检测的同时,对相邻芯片单元的相同虚拟结构位置上的虚拟结构作差异比较,得到差异数据;根据获取的虚拟结构的数据得出缺陷检测机台的检测精度包括:根据所述差异数据得出所述缺陷检测机台的检测精度。
8.一种产品晶圆,用于如权利要求1~7中任一项所述的缺陷检测机台检测精度的校验方法,其特征在于,所述产品晶圆包括器件结构和虚拟结构;其中,所述器件结构为所述产品晶圆中的功能性结构,所述虚拟结构为所述产品晶圆中的辅助性结构;所述虚拟结构包括多类虚拟结构,多类虚拟结构的形状不同和/或尺寸不同。
9.如权利要求8所述的产品晶圆,其特征在于,所述产品晶圆包括多个芯片单元,每个所述芯片单元均具有器件结构,部分或者全部所述芯片单元具有所述虚拟结构。
10.如权利要求9所述的产品晶圆,其特征在于,所述虚拟结构包括第一类虚拟结构和第二类虚拟结构,每个所述芯片单元具有相同的虚拟结构位置排布,每个所述虚拟结构位置上均设置有第一类虚拟结构或者第二类虚拟结构,相邻的两个芯片单元的相同虚拟结构位置至多有一个虚拟结构位置上设置的是第二类虚拟结构。
11.如权利要求8~10中任一项所述的产品晶圆,其特征在于,所述器件结构位于所述产品晶圆中的衬底中或者有源层中,所述虚拟结构位于所述产品晶圆的有源层中,以支撑制作浅沟槽隔离结构的氧化层;其中,所述有源层位于所述衬底上。
12.如权利要求8~10中任一项所述的产品晶圆,其特征在于,所述虚拟结构的横截面形状为方形。
CN201710218432.3A 2017-04-05 2017-04-05 缺陷检测机台检测精度的校验方法及产品晶圆 Active CN108695182B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710218432.3A CN108695182B (zh) 2017-04-05 2017-04-05 缺陷检测机台检测精度的校验方法及产品晶圆

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710218432.3A CN108695182B (zh) 2017-04-05 2017-04-05 缺陷检测机台检测精度的校验方法及产品晶圆

Publications (2)

Publication Number Publication Date
CN108695182A CN108695182A (zh) 2018-10-23
CN108695182B true CN108695182B (zh) 2020-11-03

Family

ID=63842657

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710218432.3A Active CN108695182B (zh) 2017-04-05 2017-04-05 缺陷检测机台检测精度的校验方法及产品晶圆

Country Status (1)

Country Link
CN (1) CN108695182B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110931382B (zh) * 2019-12-11 2022-04-08 湘能华磊光电股份有限公司 一种led晶粒的光电性能检测方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080072388A (ko) * 2007-02-02 2008-08-06 삼성전자주식회사 식별 영역을 이용하여 정상 다이를 선별하는 방법
KR20150117153A (ko) * 2014-04-09 2015-10-19 삼성전자주식회사 패턴 신뢰성 검사 방법 및 이를 이용한 반도체 소자 테스트 방법
CN105225978B (zh) * 2014-06-17 2019-06-04 联华电子股份有限公司 叠对误差的校正方法

Also Published As

Publication number Publication date
CN108695182A (zh) 2018-10-23

Similar Documents

Publication Publication Date Title
US9490180B2 (en) Method for processing wafer
CN104428882B (zh) 半导体晶片的评价方法及制造方法
JP4794624B2 (ja) プローブカードの製造方法及び製造装置
US20080102542A1 (en) Wafer processing method
CN110620104B (zh) 测试片及其制造方法和晶圆键合缺陷的检测方法
CN101459095B (zh) 晶圆在线检测方法及在线检测装置
US7957827B2 (en) Method of controlling statuses of wafers
CN103311146A (zh) 缺陷检查方法
CN108695182B (zh) 缺陷检测机台检测精度的校验方法及产品晶圆
CN110223929B (zh) 确定晶圆缺陷来源的方法
US10513006B2 (en) High throughput CMP platform
CN104465620A (zh) 一种新的芯片测试结构
WO2021084939A1 (ja) 半導体ウェーハの評価方法、半導体ウェーハの選別方法及びデバイスの製造方法
US9018023B2 (en) Detection of surface defects by optical inline metrology during Cu-CMP process
CN109256342B (zh) 一种晶粒缺陷监控方法
CN108885407B (zh) 叠加方差稳定化方法及系统
US20050098779A1 (en) Production process for producing semiconductor devices, semiconductor devices produced thereby, and test system for carrying out yield-rate test in production of such semiconductor devices
JP5061719B2 (ja) 基板検査装置及び方法
US8852968B2 (en) STI CMP under polish monitoring
US8623673B1 (en) Structure and method for detecting defects in BEOL processing
CN113496908B (zh) 半导体器件的检测方法、半导体器件及电子设备
JP4983006B2 (ja) 基板検査装置及び方法
KR101454666B1 (ko) 반도체 비전 검사장치 및 이를 갖는 반도체 검사 시스템
KR101561786B1 (ko) 웨이퍼 이미지 정렬 방법 및 웨이퍼 검사 방법
KR100548723B1 (ko) 막 두께 측정용 패턴이 형성된 반도체 웨이퍼 및 이를이용한 웨이퍼의 막 두께 측정방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant