CN108695174A - 植球处理 - Google Patents

植球处理 Download PDF

Info

Publication number
CN108695174A
CN108695174A CN201710342430.5A CN201710342430A CN108695174A CN 108695174 A CN108695174 A CN 108695174A CN 201710342430 A CN201710342430 A CN 201710342430A CN 108695174 A CN108695174 A CN 108695174A
Authority
CN
China
Prior art keywords
cleaning material
chip
packaging structure
protection materials
ball processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201710342430.5A
Other languages
English (en)
Inventor
黄鸿杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powertech Technology Inc
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Publication of CN108695174A publication Critical patent/CN108695174A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages

Landscapes

  • Wire Bonding (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明提供一种植球处理,其包括以下步骤:提供芯片封装结构,其中所述芯片封装结构的表面处具有多个接垫;于每一所述接垫上形成保护材料;将热挥发性清洁材料形成于所述表面上,使得所述热挥发性清洁材料覆盖保护材料并与所述保护材料产生反应;进行热处理,以同时移除所述热挥发性清洁材料与所述保护材料;将多个焊球各自形成于所述多个接垫中的对应者上。

Description

植球处理
技术领域
本发明涉及一种芯片封装处理,尤其涉及一种植球处理。
背景技术
在目前的芯片封装处理中,以封装胶体(moulding compound)包覆芯片之后,会对所形成的芯片封装结构进行植球处理,以将焊球(solder ball)与芯片封装结构的接垫(bonding pad)接合。
一般来说,在以封装胶体包覆芯片之后,并不会立即对所形成的芯片封装结构进行植球处理。由于芯片封装结构的接垫与外界接触会产生氧化现象或受到损害,为了解决上述问题,通常会先在接垫上形成一层保护材料以避免接垫与外界接触,然后通过清洁材料将保护材料移除,进而执行植球处理。
在现有的处理中,大多是先将治具的针脚(pin)沾取清洁材料,然后将附着清洁材料的针脚与芯片封装结构上覆盖保护材料的接垫接触,以使清洁材料附着于接垫上并使清洁材料与保护材料产生反应,再通过热处理同时除去清洁材料与保护材料,以利植球作业进行。然而,上述的方式往往需耗费较多的时间,且需定时对治具进行清洗,因而增加处理时间与生产成本。此外,使附着有清洁材料的针脚与芯片封装结构的接垫接触需要非常精确的对位。因此,当芯片封装结构产生翘曲(warpage)时,容易产生对位失准的问题。
发明内容
本发明提供一种植球处理,其使用热挥发性清洁材料来移除覆盖在接垫上的保护材料。
本发明的植球处理包括以下步骤:提供芯片封装结构,其中所述芯片封装结构的表面处具有多个接垫;于每一所述接垫上形成保护材料;将热挥发性清洁材料形成于所述表面上,使得所述热挥发性清洁材料覆盖所述保护材料并与所述保护材料产生反应;进行热处理,以同时移除所述热挥发性清洁材料与所述保护材料;再将多个焊球各自形成于所述多个接垫中的对应者上。
在本发明的植球处理的一实施例中,所述热挥发性清洁材料例如为有机助焊剂(flux),且所述保护材料例如为有机保焊剂(organic solderability preservative,OSP)。
在本发明的植球处理的一实施例中,将所述热挥发性清洁材料形成于所述表面上的方法例如是使用喷洒装置将所述热挥发性清洁材料喷洒于所述表面上。
在本发明的植球处理的一实施例中,所述热处理例如为回焊(reflow)处理或烘烤处理。
在本发明的植球处理的一实施例中,在将所述热挥发性清洁材料形成于所述表面上之后以及在进行所述热处理之前,还包括闲置所述芯片封装结构。
基于上述,在本发明中,将热挥发性清洁材料形成于芯片封装结构的表面上,因此可不需通过对位处理即可使热挥发性清洁材料有效地覆盖已形成于接垫上的保护材料,避免了先前技术中针脚因芯片封装结构翘曲而导致对位失准的问题。此外,通过上述方式,可省略先前技术中利用针脚沾取清洁材料的步骤以及清洗针脚的步骤,藉此缩短处理时间与生产成本。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
图1A至图1D为依据本发明实施例的植球处理的流程剖面示意图。
具体实施方式
图1A至图1D为依据本发明实施例的植球处理的流程剖面示意图。首先,请参照图1A,提供芯片封装结构100。芯片封装结构100中具有芯片(未显示)、芯片承载基板(未显示)以及与芯片电性连接的接垫100a。接垫100a用以使芯片封装结构100与外部元件电性连接。此外,在本实施例中,芯片封装结构100还可具有配置于每一个接垫100a上的凸块下金属层(under bump metal,UBM)100b。然后,于每一个凸块下金属层100b上形成保护材料101。在其他实施例中,当不存在凸块下金属层100b时,保护材料101直接形成于接垫100a的暴露表面上。保护材料101例如是有机保焊剂,其形成方法为本领域技术人员所熟知,于此不再另行说明。保护材料101可避免凸块下金属层100b(接垫100a)与外界环境接触而产生氧化或受损。
然后,请参照图1B,将热挥发性清洁材料102形成于芯片封装结构100的表面上,使得热挥发性清洁材料102覆盖形成于凸块下金属层100b(接垫100a)上的保护材料101,并与保护材料101产生反应。在本实施例中,热挥发性清洁材料102例如是有机助焊剂,且例如是使用喷洒装置104将热挥发性清洁材料102喷洒于芯片封装结构100的整个表面上。如此一来,可以容易且快速地使热挥发性清洁材料102覆盖整个芯片封装结构100的表面,且因此容易且快速地覆盖凸块下金属层100b(接垫100a),而非如同先前技术一般先利用针脚沾取清洁材料,然后再将附着有清洁材料的针脚与芯片封装结构的接垫接触来使清洁材料形成于接垫上。藉此,热挥发性清洁材料102可不需通过对位处理即可完全地覆盖凸块下金属层100b(在其他实施例中,当不存在凸块下金属层100b时则为接垫100a的暴露表面),避免针脚对位失准或因芯片封装结构翘曲而导致对位不易使得清洁材料无法完全覆盖凸块下金属层100b(接垫100a)的问题。此外,通过喷洒的方式直接将热挥发性清洁材料102全面性地形成于芯片封装结构100的表面上,可省略先前技术利用针脚沾取清洁材料的步骤以及清洗针脚的步骤,因而可以有效地缩短处理时间。
接着,请参照图1C,当欲对芯片封装结构100进行植球时,先对芯片封装结构100进行热处理,以同时移除热挥发性清洁材料102以及与其反应的保护材料101而暴露出凸块下金属层100b(接垫100a)。在本实施例中,由于热挥发性清洁材料102具有受热而挥发的特性,因此在热处理之后,可自芯片封装结构100完全地移除热挥发性清洁材料102以及与其反应的保护材料101而暴露出凸块下金属层100b。上述的热处理例如是回焊处理或烘烤处理。
之后,请参照图1D,在移除热挥发性清洁材料102以及与其反应的保护材料101而暴露出凸块下金属层100b之后,于凸块下金属层100b上形成焊球106,以完成本实施例的植球处理。于凸块下金属层100b上形成焊球106可采用本领域中熟知的技术来进行,于此不再另行说明。
在于每一个凸块下金属层100b(接垫100a)上形成保护材料101之后,可即刻将热挥发性清洁材料102形成于芯片封装结构100的表面上,以进行后续的热处理与植球处理。或者,在于每一个凸块下金属层100b(接垫100a)上形成保护材料101之后,可将芯片封装结构100闲置而不需立即对芯片封装结构100进行后续处理。在将芯片封装结构100闲置的情况下,由于凸块下金属层100b(接垫100a)已被清洁材料102覆盖,因此可避免凸块下金属层100b(接垫100a)与外界接触而产生氧化现象或受损。
虽然本发明已以实施例发明如上,然其并非用以限定本发明,任何所属技术领域中技术人员,在不脱离本发明的精神和范围内,当可作些许的更改与润饰,故本发明的保护范围当视后附的权利要求书所界定的为准。

Claims (5)

1.一种植球处理,其特征在于,包括:
提供芯片封装结构,其中所述芯片封装结构的表面处具有多个接垫;
于每一所述接垫上形成保护材料;
将热挥发性清洁材料形成于所述表面上,使得所述热挥发性清洁材料覆盖所述保护材料并与所述保护材料产生反应;
进行热处理,以同时移除所述热挥发性清洁材料与所述保护材料;以及
将多个焊球各自形成于所述多个接垫中的对应者上。
2.根据权利要求1所述的植球处理,其特征在于,所述热挥发性清洁材料包括有机助焊剂,且所述保护材料包括有机保焊剂。
3.根据权利要求1所述的植球处理,其特征在于,将所述热挥发性清洁材料形成于所述表面上的方法包括使用喷洒装置将所述热挥发性保护材料喷洒于所述表面上。
4.根据权利要求1所述的植球处理,其特征在于,所述热处理包括回焊处理或烘烤处理。
5.根据权利要求1所述的植球处理,其特征在于,在将所述热挥发性清洁材料形成于所述表面上之后以及在进行所述热处理之前,还包括闲置所述芯片封装结构。
CN201710342430.5A 2017-04-12 2017-05-16 植球处理 Withdrawn CN108695174A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106112226 2017-04-12
TW106112226A TWI611537B (zh) 2017-04-12 2017-04-12 植球製程

Publications (1)

Publication Number Publication Date
CN108695174A true CN108695174A (zh) 2018-10-23

Family

ID=61728640

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710342430.5A Withdrawn CN108695174A (zh) 2017-04-12 2017-05-16 植球处理

Country Status (2)

Country Link
CN (1) CN108695174A (zh)
TW (1) TWI611537B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040241911A1 (en) * 2003-05-28 2004-12-02 Kwun-Yao Ho [bump process for flip chip package]
CN104599950A (zh) * 2014-12-31 2015-05-06 南通富士通微电子股份有限公司 一种osp基板的蚀刻清洗设备及方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7434719B2 (en) * 2005-12-09 2008-10-14 Air Products And Chemicals, Inc. Addition of D2 to H2 to detect and calibrate atomic hydrogen formed by dissociative electron attachment
TWI327366B (en) * 2006-12-26 2010-07-11 Powertech Technology Inc Substrate structure of bga package and ball mount method thereof
TWI420645B (zh) * 2011-11-03 2013-12-21 Powertech Technology Inc 在半導體封裝件形成全表面包覆電磁干擾遮蔽層的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040241911A1 (en) * 2003-05-28 2004-12-02 Kwun-Yao Ho [bump process for flip chip package]
CN104599950A (zh) * 2014-12-31 2015-05-06 南通富士通微电子股份有限公司 一种osp基板的蚀刻清洗设备及方法

Also Published As

Publication number Publication date
TW201838117A (zh) 2018-10-16
TWI611537B (zh) 2018-01-11

Similar Documents

Publication Publication Date Title
TWI631635B (zh) 銅柱側壁保護
JP2807940B2 (ja) フラックス剤および金属粒子を有する接着剤
CN103165477B (zh) 形成垂直互连结构的方法和半导体器件
US7855443B2 (en) Stack structure of semiconductor packages and method for fabricating the stack structure
TWI445146B (zh) 半導體封裝及使用其之半導體裝置
JP2000031185A5 (zh)
US10461052B2 (en) Copper structures with intermetallic coating for integrated circuit chips
US20140327133A1 (en) Metal bump structure for use in driver ic and method for forming the same
TW200423318A (en) Multi-chip package substrate for flip-chip and wire bonding
JP2006128597A (ja) チップサイズパッケージの構造、及びその形成方法
CN101221915B (zh) 功率mosfet的晶片级芯片规模封装
TW201214590A (en) Semiconductor device and method of forming bond-on-lead interconnection for mounting semiconductor die in FO-WLCSP
KR20140012689A (ko) 지지 터미널 패드를 갖는 반도체 칩
TW201308457A (zh) 回銲前銲料凸塊之清除
KR101011840B1 (ko) 반도체 패키지 및 그의 제조 방법
US20180315725A1 (en) Package structure having bump with protective anti-oxidation coating
TWI336516B (en) Surface structure of package substrate and method for manufacturing the same
US9520375B2 (en) Method of forming a solder bump on a substrate
CN108695174A (zh) 植球处理
JP2024001301A (ja) 半導体パッケージングのための構造及び方法
KR20090041936A (ko) 반도체 소자의 금속 패드
US9601374B2 (en) Semiconductor die assembly
CN209963047U (zh) 一种晶圆级封装结构
US10636763B2 (en) Enhanced cleaning for water-soluble flux soldering
JP2005268442A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20181023