CN108631752A

CN108631752A - 成形滤波器及其成形方法

Info

Publication number: CN108631752A
Application number: CN201710156012.7A
Authority: CN
Inventors: 邓海; 万维逸
Original assignee: Aisino Corp
Current assignee: Aisino Corp
Priority date: 2017-03-16
Filing date: 2017-03-16
Publication date: 2018-10-09
Anticipated expiration: 2037-03-16
Also published as: CN108631752B

Abstract

本发明实施例提供的成形滤波器及成形方法，利用M个查找表存储正抽头系数和负抽头系数，结合相应的输入序列得到M个部分积，再通过一个累加器对M个部分积进行累加工作，进而实现输出成形的滤波后的输入序列。本发明实施例提供的成形滤波器通过M个查找表执行M相子滤波器的功能，通过对查找表中存储数据的设置，省去了乘法器的使用，结构简单，易于实现，节约了大量的硬件资源和提升了系统的运算速度。

Description

成形滤波器及其成形方法

技术领域

本发明实施例涉及计算机技术领域，尤其涉及一种成形滤波器及其成形方法。

背景技术

在现代无线通信中，在信号传输之前，都要对信号进行频谱压缩，使其消除码间干扰，并且提高信道的利用率。基带成形滤波技术是消除码间干扰和提高频带利用率的较好方法之一。随着数字信号处理技术和超大规模集成电路的快速发展，用数字方法在时域实现基带脉冲成形的方法得到广泛应用。

现有的成形滤波器由大量的乘法器和累加器等组成，规模庞大的硬件数量极其影响成形滤波器的运算速度。

发明内容

有鉴于此，本发明实施例所解决的技术问题之一在于提供一种成形滤波器及其成形方法，用以克服现有的成形滤波器的运算速度低的问题。

本发明实施例第一方面提供一种成形滤波器，所述成形滤波器的抽头系数的个数为N,包括：查找表模块，包括M个查找表，每个所述查找表存储有L个正抽头系数和L个负抽头系数，且N＝M*L,N、M、L均为自然数，每一所述查找表用于根据高位地址信息和低位地址信息输出相应的部分积；

延时模块用于对输入序列进行延时处理以及给所述查找表模块提供高位地址信息；低位地址生成器用于给每一所述查找表提供低位地址信息；

累加器，用于接收并累加每一所述查找表输出的部分积以输出成形的滤波后的输入序列。

可选地,第k个所述查找表存储从h[(k-1)L]至h(kL-1)共L个正抽头系数h_k(n)，且第k个所述查找表存储从-h[(k-1)L]至-h(kL-1)共L个负抽头系数-h_k(n),k为1至M中的正整数。

可选地,所述延时模块包括M个依次串联的子延时模块；

所述子延时模块用于对前级的所述子延时模块输出的输入序列进行延时输出，其中，第k个所述子延时模块的输出端与第k个所述查找表的高位地址输入端连接，用于给第k个所述查找表提供高位地址信息。

可选地所述子延时模块为D触发器；所述延时模块为由M个所述D触发器组成的M位移位寄存器。

可选地,还包括：时序控制模块，用于给上述模块提供相应的时序控制信号，以使上述各模块按预设的时序工作。

本发明实施例第二方面提供一种成形滤波器的成形方法，所述成形滤波器的抽头系数的个数为N,包括：查找表模块，包括M个查找表，每个所述查找表存储有L个正抽头系数和L个负抽头系数，且N＝M*L,N、M、L均为自然数，每一所述查找表根据高位地址信息和低位地址信息输出相应的部分积；

延时模块对输入序列进行延时处理以及给所述查找表模块提供高位地址信息；低位地址生成器给每一所述查找表提供低位地址信息；

累加器接收并累加每一所述查找表输出的部分积以输出成形的滤波后的输入序列。

可选地,所述延时模块包括M个依次串联的子延时模块；

所述子延时模块对前级的所述子延时模块输出的输入序列进行延时输出，其中，第k个所述子延时模块的输出端与第k个所述查找表的高位地址输入端连接，给第k个所述查找表提供高位地址信息。

可选地,所述子延时模块为D触发器；所述延时模块为由M个所述D触发器组成的M位移位寄存器。

可选地,还包括：时序控制模块给上述模块提供相应的时序控制信号，以使上述各模块按预设的时序工作。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明实施例中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。

图1是本发明实施例示例性的多相结构的成形滤波器的原理图。

图2为本发明实施例提供成形滤波器的结构示意图。

具体实施方式

为了使本领域的人员更好地理解本发明实施例中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明实施例一部分实施例，而不是全部的实施例。基于本发明实施例中的实施例，本领域普通技术人员所获得的所有其他实施例，都应当属于本发明实施例保护的范围。

下面结合本发明实施例附图进一步说明本发明实施例具体实现。

图1是本发明实施例示例性的多相结构的成形滤波器的原理图。本发明实施例通过利用多相结构的成形滤波器来解决传统成形滤波器由于阶数高造成的成形滤波器的运算速度低，工作效率不高的技术问题。

具体地，N个抽头系数的成形滤波器的表达式为：式中x(n-i)是第i个时刻的输入序列，x(n)是初始时刻的输入序列，h(i)是成形滤波器的第i个抽头系数，N是抽头系数的个数。由表达式可知，常规的N个抽头系数的成形滤波器的硬件至少需要N个乘法器和N个累加器4。

参见图1，本发明实施例的N个抽头系数的成形滤波器分解成为M相子滤波器，每个分支的子滤波器的阶数为L。经过分解后，每个分支的子滤波器的运算速度为传统成形滤波器的1/M倍，从整体上来看，本发明实施例的成形滤波器的运算速度为传统的成形滤波器的运算速度的1/M倍，能够满足高速率实时处理信号的需求。

本发明实施例的成形滤波器共有N个抽头系数，按预设的规则将N个抽头系数分配给各分支的子滤波器，每个分支的子滤波器结合相应的输入序列生成一个部分积，通过对所有部分积的累积以获得成形的滤波后的输入序列y(n)。

以具有M相子滤波器的成形滤波器为例，每个分支的子滤波器的抽头系数为L个，且N＝M*L：

第一分支的子滤波器的抽头系数为：h₀(n)＝[h(0)h(1)……h(L-1)]，即第一分支的子滤波器的抽头系数从h(0)至h(L-1)共L个；

第二分支的子滤波器的抽头系数为：h₁(n)＝[h(L)h(L+1)……h(2L-1)]，即第一分支的子滤波器的抽头系数从h(L)至h(2L-1)共L个；

相应地，第M分支的子滤波器的抽头系数为：

h_M-1(n)＝[h((M-1)*L)h((M-1)*L+1)……h(M*L-1)，即第M分支的子滤波器的抽头系数从h((M-1)*L)至h(M*L-1)共L个；

以L＝8，M＝8为例举例，

第一分支的子滤波器的抽头系数为：h₀(n)＝[h(0)h(1)……h(7)]；

相应的第一分支的子滤波器的输出的部分积为：

y₀(n)＝[h(0)*x(n)h(1)*x(n-1)……h(7)*x(n-7)]。

第二分支的子滤波器的抽头系数为：h₁(n)＝[h(8)h(9)……h(15)]；

相应的第二分支的子滤波器的输出的部分积为：y₁(n)＝[h(8)*x(n-8)h(9)*x(n-9)……h(15)*x(n-15)]。

第三分支的子滤波器的抽头系数为：h₂(n)＝[h(16)h(17)……h(23)]；

相应的第三分支的子滤波器的输出的部分积为：

y₂(n)＝[h(16)*x(n-16)h(17)*x(n-17)……h(23)*x(n-23)]。

相应的第三分支的子滤波器的输出的部分积为：

y₂(n)＝[h(16)*x(n-16)h(17)*x(n-17)……h(23)*x(n-23)]。

第四分支的子滤波器的抽头系数为：h₃(n)＝[h(24)h(25)……h(31)]；

相应的第四分支的子滤波器的输出的部分积为：

y₃(n)＝[h(24)*x(n-24)h(25)*x(n-25)……h(31)*x(n-31)]。

第五分支的子滤波器的抽头系数为：h₄(n)＝[h(32)h(33)……h(39)]；

相应的第五分支的子滤波器的输出的部分积为：

y₄(n)＝[h(32)*x(n-32)h(33)*x(n-33)……h(39)*x(n-39)]。

第六分支的子滤波器的抽头系数为：h₅(n)＝[h(40)h(41)……h(47)]；

相应的第六分支的子滤波器的输出的部分积为：y₄(n)＝[h(40)*x(n-40)h(41)*x(n-41)……h(47)*x(n-47)]。

第七分支的子滤波器的抽头系数为：h₆(n)＝[h(48)h(49)……h(55)]；

相应的第七分支的子滤波器的输出的部分积为：

y₇(n)＝[h(48)*x(n-48)h(49)*x(n-49)……h(55)*x(n-55)]。

第八分支的子滤波器的抽头系数为：h₇(n)＝[h(56)h(57)……h(63)]；

相应的第八分支的子滤波器的输出的部分积为：

y₇(n)＝[h(56)*x(n-56)h(57)*x(n-57)……h(63)*x(n-63)]。

最后，对八个分支的子滤波器输出的部分积的累加获得成形的滤波后的输入序列y(n)。

图2为本发明实施例提供成形滤波器的结构示意图。如图2所示，本发明实施例的成形滤波器，成形滤波器的抽头系数的个数为N,包括:查找表模块1，包括M个查找表11，每个所述查找表11存储有L个正抽头系数和L个负抽头系数，且N＝M*L,N、M、L均为自然数，每一所述查找表11用于根据高位地址信息和低位地址信息输出相应的部分积；

延时模块2用于对输入序列进行延时处理以及给所述查找表模块1提供高位地址信息；低位地址生成器3用于给每一所述查找表11提供低位地址信息；

累加器4，用于接收并累加每一所述查找表11输出的部分积以输出成形的滤波后的输入序列。

具体地，本发明实施例利用查找表11存储抽头系数，结合相应的输入序列得到各分支的子滤波器的部分积，最后对各分支的子滤波器的部分积进行累加得到成形的滤波后的输入序列,以减少乘法器、累加器4的大量使用以节约硬件资源和提高运算速度。

需要说明的是，本发明实施例中的输入序列x(n)以双极性码的形式输入，即输入序列中二进制码1对应于1，输入序列中二进制码0对应于-1，适配的每个分支滤波器的预存有L个正抽头系数和L个负抽头系数，当输入序列中的二进制码为1时，分支滤波器输出相应的正抽头系数，同样地，当输入序列中的二进制码为-1时，子滤波器输出相应的负抽头系数。具体地，第k个所述查找表11存储从h[(k-1)L]至h(kL-1)共L个正抽头系数h_k(n)，且第k个所述查找表11存储从-h[(k-1)L]至-h(kL-1)共L个负抽头系数-h_k(n)。优选地，查找表11为ROM(只读存储器，Read Only Memory)查找表11。

可选地,延时模块2包括M个依次串联的子延时模块21；所述子延时模块21用于对前级的所述子延时模块21输出的输入序列进行延时输出，其中，第k个所述子延时模块21的输出端与第k个所述查找表11的高位地址输入端连接，用于给第k个所述查找表11提供高位地址信息。

需要说明的是,所述低位地址生成器3的输出端与每一所述查找表11的低位地址输入端连接，用于给每一所述查找表11提供低位地址信息。可选地，低位地址生成器3为M进制计数器。

可选地，在每个查找表11和累加器4之间设置有锁存器6，通过锁存器6暂存查找表11的部分积，以防数据的丢失。当然也可以累加器4的输出端接锁存器6，但不限于此。

需要说明的是，图2中的x(n)、x(n-1)x(n-2)、x(n-3)、x(n-M)为不同时刻的输入序列，y(n)为成形的滤波后的输入序列。

需要说明的是，本发明实施例通过输入序列的极性来控制查找表11的高位地址信息，通过低位地址生成器3控制查找表11的低位地址信息，以完成通过M个查找表11执行M相子滤波器的功能，本实施例通过对查找表11中存储数据的设置，省去了乘法器的使用，结构简单，易于实现，节约了大量的硬件资源和提升了系统的运算速度。

需要说明的是，子延时模块21可为D触发器；延时模块2可为M位移位寄存器，M位移位寄存器可由M个D触发器组成。

可选地，成形滤波器还包括：时序控制模块5，用于给上述模块提供相应的时序控制信号，以使上述各模块按预设的时序工作。

需要说明的是,时序控制模块5主要是生成不同的时序控制信号，以满足延时模块2、低位地址生成器3等对时钟的需求。在本发明实施例中，延时模块2的时钟T_D等于码元周期，延时模块2的时钟T_D与低位地址生成器3的时钟T_L的关系为T_D＝MT_L，因为在一个码元周期内，成形滤波器要输出M个信号值。

本发明实施例提供的成形滤波器，利用M个查找表11存储正抽头系数和负抽头系数，结合相应的输入序列得到M个部分积，再通过一个累加器4对M个部分积进行累加工作，进而实现输出成形的滤波后的输入序列。本发明实施例提供的成形滤波器通过M个查找表11执行M相子滤波器的功能，通过对查找表11中存储数据的设置，省去了乘法器的使用，结构简单，易于实现，节约了大量的硬件资源和提升了系统的运算速度。

本发明实施例还提供一种成形滤波器的成形方法，所述成形滤波器的抽头系数的个数为N,包括：查找表模块1，包括M个查找表11，每个所述查找表11存储有L个正抽头系数和L个负抽头系数，且N＝M*L,N、M、L均为自然数，每一所述查找表11根据高位地址信息和低位地址信息输出相应的部分积；

延时模块2对输入序列进行延时处理以及给所述查找表模块1提供高位地址信息；低位地址生成器3给每一所述查找表11提供低位地址信息；

累加器4接收并累加每一所述查找表11输出的部分积以输出成形的滤波后的输入序列。

可选地,第k个所述查找表11存储从h[(k-1)L]至h(kL-1)共L个正抽头系数h_k(n)，且第k个所述查找表11存储从-h[(k-1L至-h(kL-1)共L个负抽头系数-hkn,k为1至M中的正整数。

可选地,所述延时模块2包括M个依次串联的子延时模块21；

所述子延时模块21对前级的所述子延时模块21输出的输入序列进行延时输出，其中，第k个所述子延时模块21的输出端与第k个所述查找表11的高位地址输入端连接，给第k个所述查找表11提供高位地址信息。

可选地,所述子延时模块21为D触发器；所述延时模块2为由M个所述D触发器组成的M位移位寄存器。

可选地,还包括：时序控制模块5给上述模块提供相应的时序控制信号，以使上述各模块按预设的时序工作。

本发明实施例提供的成形滤波器的成形方法，利用M个查找表11存储正抽头系数和负抽头系数，结合相应的输入序列得到M个部分积，再通过一个累加器4对M个部分积进行累加工作，进而实现输出成形的滤波后的输入序列。本发明实施例提供的成形滤波器的成形方法通过M个查找表11执行M相子滤波器的功能，通过对查找表11中存储数据的设置，省去了乘法器的使用，结构简单，易于实现，节约了大量的硬件资源和提升了系统的运算速度。

需要说明的是，关于本实施例中的方法具体实现方式已经在有关该装置的实施例中进行了详细描述，此处将不做详细阐述说明。

最后应说明的是：以上实施例仅用以说明本申请实施例的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围的情况下，即可以理解并实施。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，所述计算机可读记录介质包括用于以计算机(例如计算机)可读的形式存储或传送信息。

本领域的技术人员应明白，本发明实施例的实施例可提供为方法、装置(设备)、或计算机程序产品。因此，本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本发明实施例是参照根据本发明实施例的方法、装置(设备)和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明实施例的精神和范围。这样，倘若本发明实施例的这些修改和变型属于本发明实施例权利要求及其等同技术的范围之内，则本发明实施例也意图包含这些改动和变型在内。

Claims

1.一种成形滤波器，所述成形滤波器的抽头系数的个数为N,其特征在于,包括：查找表模块，包括M个查找表，每个所述查找表存储有L个正抽头系数和L个负抽头系数，且N＝M*L,N、M、L均为自然数，每一所述查找表用于根据高位地址信息和低位地址信息输出相应的部分积；

2.根据权利要求1所述的滤波器，其特征在于,第k个所述查找表存储从h[(k-1)L]至h(kL-1)共L个正抽头系数h_k(n)，且第k个所述查找表存储从-h[(k-1)L]至-h(kL-1)共L个负抽头系数-h_k(n),k为1至M中的正整数。

3.根据权利要求1所述的滤波器，其特征在于,所述延时模块包括M个依次串联的子延时模块；

4.根据权利要求3所述的滤波器，其特征在于,所述子延时模块为D触发器；所述延时模块为由M个所述D触发器组成的M位移位寄存器。

5.根据权利要求1至4任一所述的滤波器，其特征在于,还包括：时序控制模块，用于给上述模块提供相应的时序控制信号，以使上述各模块按预设的时序工作。

6.一种成形滤波器的成形方法，所述成形滤波器的抽头系数的个数为N,其特征在于,包括：查找表模块，包括M个查找表，每个所述查找表存储有L个正抽头系数和L个负抽头系数，且N＝M*L,N、M、L均为自然数，每一所述查找表根据高位地址信息和低位地址信息输出相应的部分积；

7.根据权利要求6所述的方法，其特征在于,第k个所述查找表存储从h[(k-1)L]至h(kL-1)共L个正抽头系数h_k(n)，且第k个所述查找表存储从-h[(k-1)L]至-h(kL-1)共L个负抽头系数-h_k(n),k为1至M中的正整数。

8.根据权利要求6所述的方法，其特征在于,所述延时模块包括M个依次串联的子延时模块；

9.根据权利要求8所述的方法，其特征在于,所述子延时模块为D触发器；所述延时模块为由M个所述D触发器组成的M位移位寄存器。

10.根据权利要求6至9任一所述的方法，其特征在于,还包括：时序控制模块给上述模块提供相应的时序控制信号，以使上述各模块按预设的时序工作。