CN108604587A - 片上集成无源器件 - Google Patents

片上集成无源器件 Download PDF

Info

Publication number
CN108604587A
CN108604587A CN201580084896.9A CN201580084896A CN108604587A CN 108604587 A CN108604587 A CN 108604587A CN 201580084896 A CN201580084896 A CN 201580084896A CN 108604587 A CN108604587 A CN 108604587A
Authority
CN
China
Prior art keywords
single tube
capacitor
tube cores
semiconductor element
encapsulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580084896.9A
Other languages
English (en)
Other versions
CN108604587B (zh
Inventor
唐纳德·S·加德纳
爱德华·A·伯顿
格哈德·舒朗姆
拉里·E·莫斯利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN108604587A publication Critical patent/CN108604587A/zh
Application granted granted Critical
Publication of CN108604587B publication Critical patent/CN108604587B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

实施例通常涉及片上集成无源器件。一种设备的实施例包括：半导体管芯；半导体管芯封装，该封装的第一侧与半导体管芯耦合；以及一个或多个单独管芯，用以提供用于半导体管芯的操作的无源部件，其中用于半导体管芯的操作的无源部件包括电感器。

Description

片上集成无源器件
技术领域
本文中描述的实施例一般涉及电子器件的领域，以及更特别地，涉及片上集成无源器件。
背景技术
对用于诸如近负载、片上功率输送之类的用途的可扩展集成无源器件（诸如电容器和电感器）的需要随着每个后续微处理器技术世代而一直增加。对可扩展集成无源器件的需要对于RF（射频）功率放大器和其他类似的设备而言也是重要的。
用于提供所需要的无源器件的常规方法包括使用与其他部件竞争空间的大且厚的空芯电感器和大的去耦电容器。令人遗憾的是，这种对空间的竞争可能导致例如在输入电压Vcc上具有不充足的去耦电容的微处理器芯片设计，从而导致对于更高电压和功率消耗以及降低的时钟频率和相关联性能的要求。
此外，最大电流并不与用于每代微处理器芯片的面积一起扩缩，从而导致在将来对甚至更大的电容密度的预期需要。
附图说明
在附图的各图中作为示例而不是作为限制来图示本文所描述的实施例，其中相同的附图标记指代相似的要素。
图1是根据实施例的包括用于无源部件的单独硅管芯的装置的图示；
图2是根据实施例的具有单独LC管芯的装置的图示；
图3是根据实施例的具有多个单独LC管芯的装置的图示；
图4是根据实施例的用在单独管芯中的MIM电容器的图示；
图5是根据实施例的用在单独管芯中的3D MIM结构的图示；
图6A-6F图示了根据实施例的用于包括电容器和电感器结构的单独管芯的制造的过程的示例；
图7是图示了根据实施例的用于装置的制造的过程的流程图；以及
图8是根据实施例的包括具有片上集成无源部件的封装的装置或系统的实施例的图示。
具体实施方式
本文中描述的实施例通常涉及片上集成无源器件。
出于本描述的目的，以下定义将适用：
“无源器件”或“无源部件”意指不要求用于操作的能量源的电子部件。无源器件包括但不限于电容器、电感器、电阻器和二极管。
“片上系统”或“SoC”是包括系统的所有或大部分部件（包括例如计算机的所有或大部分部件）的芯片或集成电路（IC）。
“多孔材料”意指拥有具有一定大小的直径的孔的材料。例如，多孔材料可以包括具有30-200 nm孔直径的材料。
在一些实施例中，装置、系统或过程提供与诸如片上系统之类的半导体管芯连接的片上集成无源器件。在一些实施例中，装置、系统或过程提供对具有多个电容器和电感器结构的诸如硅管芯之类的一个或多个单独管芯的包括，其中管芯可以被定位在被包含在半导体管芯中的负载的附近，以用于支持半导体管芯的操作。在一些实施例中，管芯可以进一步包括高电压晶体管来从片上系统去除这样的元件。在一些实施例中，一个或多个单独管芯可以为电路提供去耦电容和体电容（bulk capacitance）。
除了在提供充足的电容和电感方面的其他挑战之外，处理器核下面的可用于无源器件的区域正随着不断减小的处理器核大小而减小，这导致了对于空芯电感器而言的更低品质因数和对于电容器而言的更小空间。在将来，为了改善总转换器效率并且降低总材料清单（BOM）成本和板面积，使用具有更少级的电压转换器以及对诸如来自电池或系统电源的那些电压之类的更高电压进行转换是合期望的。
存在常规技术来以功率管理集成电路（PMIC）的形式将电压转换器集成到集成电路中，该功率管理集成电路是用于管理主机系统的功率要求的集成电路。在针对服务器芯片和类似器件的常规设计中，为了调节电压、过滤不期望的噪声以及减少针对功率输送的波动，陶瓷去耦电容器和大的空芯电感器被形成于处理器核下方的封装中，并且与管芯上MIM（金属绝缘体金属）电容器一起使用。然而，空芯电感器将通常需要处理器核下面的大部分区域（这因此导致了有限数量的竖直连接（uVias（微通孔）和PTH（电镀穿孔）））来将电容器连接到用于输入电压Vccin的功率分配电路。对空间的竞争可能导致在输入电压Vccin上具有不充足的去耦电容的服务器芯片设计，进而导致降低的时钟频率和相关联性能成本来避免违反最小输出电压（Vmin）设计要求。
在一些实施例中，对于为包括片上系统（SoC）的半导体管芯提供充足的电感和电容的限制是通过在一个或多个单独管芯（本文中一般称为LC管芯）中包括无源部件（电容器和电感器）来解决的，该一个或多个单独管芯与半导体管芯电连接。该一个或多个LC管芯和所得到的装置的特定结构基于某些因素而变化，该某些因素包括半导体管芯的类型、被装置或系统消耗的电量以及装置或系统的实现方式。
在一些实施例中，将一个或多个单独LC管芯耦合到封装的与半导体管芯相反一侧上的管芯封装，并且穿过该封装与半导体管芯电连接。在一些实施例中，一个或多个单独LC管芯进一步位于封装与主板之间，其中该一个或多个单独LC管芯可以包括在单独LC管芯的封装侧和主板侧两者上的触点。以这种方式，一个或多个LC管芯能够在封装与平台主板之间的有限空间中提供大量的电感和电容。在替换的实施例中，插入件位于半导体管芯与封装之间，并且被嵌入封装中，其中该插入件包括用于管芯操作的无源部件。
在一些实施例中，一个或多个单独LC管芯进一步包括一个或多个高电压功率晶体管（包括但不限于具有厚栅极电介质的氮化镓（GaN）晶体管或硅晶体管），从而进一步从半导体管芯去除高电压功率晶体管，因此在不要求允许在这样的管芯内进行高电压操作的情况下允许对半导体管芯的制造。
在一些实施例中，一个或多个单独LC管芯中的部件被定位成接近负载。一个或多个LC管芯的结构以及一个或多个LC管芯的耦合允许与半导体管芯的一个或多个负载的短距离。电容器靠近负载的定位允许提高性能，因为用来到达电容器的任何接线引入了更多电感并且降低了电容器的有效性。
在一些实施例中，一个或多个单独管芯利用无源器件结构，该无源器件结构允许在所提供的有限空间内的一个单独管芯或多个单独管芯中的充足的电容和电感。在一些实施例中，一个或多个LC管芯包括MIM（金属绝缘体金属）电容器。在一些实施例中，一个或多个LC管芯将这些电容器和三维（3D）电容器与电感器和高电压晶体管在管芯上进行组合，并且将LC管芯靠近需要功率的电路进行定位。
在一些实施例中，一个或多个LC管芯的无源器件包括3D无源器件，诸如在多孔材料中实现的器件。在一些实施例中，利用多孔材料的孔来形成电容器，孔的直径具有一定的大小（诸如30 nm）来允许将金属和绝缘体放置到孔中。在一些实施例中，多孔材料包括但不限于多孔硅。在一些实施例中，在一个或多个LC管芯的后侧上形成多孔电容器，以使得这样的电容器靠近负载但并不处于一个或多个LC管芯的与电感器和晶体管元件相同的一侧上。用于将3D电容器制造到LC管芯中的其他技术包括波纹电容器单元（corrugated capacitorcell）。
在一些实施例中，一个或多个LC管芯的制造包括搭支架（scaffolding）来产生用于无源部件制造的结构，其中利用搭支架过程来形成具有高表面面积的结构（测量管芯的表面面积与体积的比值）。
在一些实施例中，被管芯上嵌入的平面金属绝缘体金属（MIM）结构或MOS电容器将被蚀刻到不具有晶体管的芯片区域中，例如集成管芯上沟道式电容器的使用是昂贵的，因为它们被制造在主处理器管芯上。
图1是根据实施例的包括用于无源部件的单独硅管芯的装置的图示。图1意图作为高级附图，并且不意图图示装置或系统的所有元件。在一些实施例中，装置100包括与封装120耦合的半导体管芯110（诸如片上系统）。半导体管芯110在本文中还可以被称为主管芯。在一些实施例中，在本文中被称为LC管芯的一个或多个单独管芯130包括多个电容器和电感器结构，在图1中被图示为可以接近负载进行定位的一个或多个电容器（C）134和一个或多个电感器（L）132。然而，图1没有图示一个或多个单独LC管芯130中的电感器和电容器的结构。
在一些实施例中，LC管芯130可选地包括一个或多个晶体管（未在图1中图示），其中晶体管可以是高电压晶体管，从而从半导体管芯去除对这样的晶体管的高电压操作。在一些实施例中，电容器134和电感器132包括装置100的在管芯110与电容器134和电感器132之间的一条或多条直接路径。
以这种方式，装置100能够在不为了形成电容器和电感器器件而要求使用半导体管芯110的有限区域的情况下，提供针对操作所需要的电容和电感。此外，在与封装120耦合的LC管芯的布局方面，在无源部件与负载之间存在缩减的距离，由此减少了原本将会抵消电容的线路的电感。
在替换的实施例中，装置100的结构可以变化。在一个实施例中，将半导体管芯110与封装120之间的插入件嵌入封装中，其中该插入件包括用于管芯110的操作的无源部件。在一个实施例中，可以将LC管芯嵌入插入件内部来进一步减少电容器134与半导体管芯110之间的电感。在一个实施例中，可以将电感器和电容器制造在第一芯片（或多个第一芯片）中，以及可以将高电压晶体管制造在单独的第二芯片（或多个第二芯片）中，其中将这样的芯片中的每个芯片嵌入封装120中。在一个实施例中，可以将LC管芯嵌入封装基板120内部来进一步减少电容器134与半导体管芯110之间的电感。
在特定的实施例中，将一个或多个不同的集成电容器结构与电感器（具有或不具有磁性材料）、高电压晶体管或二者一起组合到一个基板（在本文中被称为LC管芯）上，该一个或多个不同的集成电容器结构诸如是金属-绝缘体-金属（MIM）电容器、在多孔材料（诸如多孔硅、多孔氧化铝或多孔聚酰亚胺）中制成的3D电容器、沟道式电容器或波纹电容器。在这样的实施例中，将单个基板接近负载进行定位，该负载可以包括例如微处理器核和图形电路。包括这样的结构的装置可以是如在例如图2中图示的那样。在一些实施例中，LC基板的布局可以是在负载下方（即，与负载平行耦合）或者与该负载相邻，该负载处于硅管芯上、（管芯与封装之间的）插入件上、（对两个管芯进行互连的）现有硅桥接器上、或者被嵌入封装中或被嵌入插入件中。
在一些实施例中，在包括诸如氮化镓（GaN）之类的高电压晶体管的使用的实现方式中，可以实现电压转换器来处理电池电量输入电压（6或12伏特）或来自计算机中的主电源的高达12伏特的电压，以减少传导损失。可以使用高电压GaN半导体、厚栅极硅或其他更高电压半导体技术来制造晶体管。在一些实施例中，可以将高电压晶体管替换地包括在具有微处理器的附加可选管芯中以缩减主板上的总材料清单。
在一些实施例中，可以使用3D金属-绝缘体-金属（MIM）结构、二维（2D）平面MIM结构或二者来制造电容器。在一些实施例中，可以使用多孔硅、多孔氧化铝、多孔聚酰亚胺、多孔聚合物、其他多孔结构（诸如30-200 nm孔直径）或诸如沟道式电容器之类的2D和3D结构的组合来制备3D结构。3D MIM结构包括但不限于使用以下各项所形成的结构：原子层沉积（ALD）的导体（诸如TiN），之后是高k电介质以及然后是第二导体。为了填充非常高的长宽比，可以实现诸如停流原子层沉积或电镀之类的过程。
在一些实施例中，将电容器制造在基板的与电感器相反的一侧上。在示例中，可以将多孔硅电容器制造在硅管芯的第一侧上（诸如后侧上），以及将高电压晶体管、电感器或二者制造在硅管芯的第二、相反侧上（前侧上）。这在例如图2和3中图示。在一些实施例中，为了消除对于LC硅基板中的穿硅通孔的需要，从基板的两侧接触硅基板。
在一些实施例中，可以将电容器替换地制造在硅LC基板的两侧上。在一些实施例中，基板第一侧上的电容器具有与LC基板的第二、相反侧上的电容器不同的特性。在一些实施例中，可以使用磁性材料和标准硅处理技术来制造电感器。
在一些实施例中，为了改善电感器的属性，可以在用于形成多孔硅电容器的相同过程期间，在电感器的下方形成多孔硅，以减少可能在与电感器相邻的硅基板中形成的涡电流。
图2是根据实施例的具有单独LC管芯的装置的图示。如在图2中图示的，装置200包括与封装220耦合的SoC管芯210（或其他半导体管芯）。在一些实施例中，与封装220耦合的单独硅LC管芯230包括某些电容器和电感器结构。在一些实施例中，具有比封装更小面积的单独LC管芯230进一步与主板250耦合，其中SoC封装进一步通过焊球连接与主板250耦合。因此，在图示的实现方式中，将LC管芯耦合在封装220与主板250之间。如在图2中图示的，装置200进一步包括DRAM层叠式封装（POP）构造，其中DRAM POP封装205利用焊球与SOC封装220耦合，将SOC管芯耦合在DRAM封装205与SOC封装220之间。
在一些实施例中，将L-C管芯230构造成包括管芯顶部和底部处的连接。在一些实施例中，LC管芯230包括在LC管芯230的与SoC封装230连接的顶侧上的MIM电容器和电感器（具有或不具有磁性材料）。在一些实施例中，LC管芯230包括下述电容器，该电容器可以被用于对在LC管芯230的与主板250连接的底侧上的多孔硅表面中形成的噪声或者其他机能进行去耦。在该实施例中，主板250被用来从LC管芯230的底部连接到多孔硅电容器，这节省了对于穿过LC管芯的穿硅通孔的需要。此外，对于集成电压调节器的输出端而言所需要的电感器和MIM电容器处于LC管芯230的接近负载的顶侧上。
图3是根据实施例的具有多个单独LC管芯的装置的图示。如在图3中图示的，装置300包括与封装320耦合的SoC管芯310（或其他半导体管芯）。在一些实施例中，与封装320耦合的多个LC管芯330-332包括某些电容器和电感器结构。在一些实施例中，可以将单独管芯按需定位在诸如处理器核或图形核之类的不同电路下方。在一些实施例中，一个管芯可以包括能够转换更高电池电压的高电压GaN晶体管。如在图3中图示的，第一LC管芯330包括某些电容器、电感器以及高电压（诸如GaN）晶体管，而其他管芯331-332包括电感器和电容器。然而，实施例不限于这些特定的单独管芯，并且可以包括单独管芯330-332上的无源器件和晶体管的任何组合。
在一些实施例中，单独LC管芯330-332进一步与主板350耦合，其中SoC封装320进一步通过焊球连接与主板350耦合。因此，在图示的实现方式中，将单独LC管芯耦合在封装320与主板350之间。如在图3中图示的，装置330进一步包括DRAM层叠式封装（POP）构造，其中DRAM POP封装305利用焊球与SOC封装332耦合，将SOC管芯310耦合在DRAM封装305与SOC封装320之间。
在一些实施例中，多个LC管芯330-332均被构造成包括管芯的顶部和底部处的连接。在一些实施例中，LC管芯330-332包括在管芯330-332的与SoC封装320连接的顶侧上的MIM电容器和电感器（磁性材料）。在一些实施例中，LC管芯330-332包括下述电容器，该电容器被形成在管芯330-332的与主板350连接的底侧上的多孔硅表面中。
图4是根据实施例的用在单独管芯中的MIM电容器的图示。图4提供了嵌入式去耦电容器（MIMcap）的横截面图示，该嵌入式去耦电容器是诸如在英特尔公司的某些核心处理器中的正在使用的电容器。在一些实施例中，MIMcap处于LC管芯上，LC管芯诸如例如是图2中的LC管芯230或图3中的LC管芯330-332。如在图4中图示的，电容器的结构包括基板400；绝缘层401；导电层402；高介电常数电介质层403；导电层404；绝缘层405；侧壁绝缘体407；导电层408；以及通孔412，其中通孔在一些实例中可以暴露区域415，该区域415是先前形成的金属层。
在美国专利No. 5,973,910（集成电路中的去耦电容器）和美国专利No. 6,027,980（形成去耦电容器的方法）中提供了除当前申请的描述以外的另外的细节。
图5是根据实施例的用在单独管芯中的3D MIM结构的图示。图5提供了3D MIM结构500的横截面图示，该3D MIM结构500可以在硅、氧化铝、聚酰亚胺、聚合物或其他多孔材料中的高表面面积的孔内形成。在一些实施例中，在多孔材料510的孔中形成的是TiN（氮化钛）的第一层520；Al2O3（氧化铝）的电介质层530；以及TiN的第二层540。
在一些实施例中，作为制造过程的部分，可以使用例如LPCVD SiN、类聚四氟乙烯聚合物或钨中的任一来形成掩模，以形成用于电容器的孔的局部化区域。可以制造具有不同深度的孔来提供具有更低有效串联电阻或更高电容的电容器。
在一些实施例中，为了改善孔大小均匀性，可以使用脉冲阳极氧化过程代替连续电势，其中将电势脉冲开启和关闭来为蚀刻剂留出时间以扩散到孔中以及离开孔，从而导致了更均匀的孔大小分布。
图6A-6F图示了根据实施例的用于包括电容器和电感器结构的单独管芯的制造的过程的示例。图6A-6F图示了针对LC管芯的用于形成可以（可选地与高电压GaN晶体管一起）被用于近负载功率输送的两个不同MIM电容器结构和具有磁性材料的电感器结构的过程流程。在一些实施例中，SiN（氮化硅）、类聚四氟乙烯聚合物或钨膜被用作掩模来形成用于电容器的孔的局部化区域。
如示图中提供的：
图6A：孔被呈现于多孔硅600中，其中SiN掩模620形成孔610的局部化区域。
图6B：形成3D MIM电容器630，诸如在图5中图示的。
图6C：形成与MIM电容器电极630的底部的触点640，以例如为如在图2和3中图示的主板提供触点。还可以可选地形成与MIM电容器630的顶部的触点。
图6D：将电介质650应用到硅600的顶部，其中2D MIM电容器655被形成在电介质650中。如图示的，可以可选地呈现与3D MIM电容器的触点。
图6E：进一步形成电感器670，其可以包括围绕所图示的导线结构的所图示的CoZrTa（钴锆钽）磁性材料。
图7是用以图示根据实施例的用于装置的制造的过程的流程图。并没有在这样的过程中提供某些细节。在一些实施例中，可以以不同的顺序或者在时间上重叠地实行该过程的要素。
在一些实施例中，用于诸如片上系统之类的装置的制造的过程702包括形成多孔硅管芯704，以及遮盖硅晶片的底侧来形成的孔的区域706，以用于电容器的制造。在一些实施例中，将3D MIM电容器形成在硅管芯的底侧中708（诸如在图5和6B中图示的），以及将触点应用到3D MIM电容器710（诸如在图6C中图示的）。
在一些实施例中，将电介质应用到硅管芯的顶侧并且形成2D MIM电容器712。在一些实施例中，将电感器进一步形成在单独管芯的顶侧上714。在一些实施例中，可以将高电压晶体管（诸如GaN晶体管）可选地嵌入单独管芯中来将这样的晶体管与主管芯分离716。
在一些实施例中，该过程可以然后继续进行装置的制造，包括单独LC管芯与SoC封装的耦合718，以及SoC封装和LC管芯与主板的耦合720，其中单独LC管芯可以接触SoC封装和主板两者。
图8是根据实施例的包括具有片上集成无源部件的封装的装置或系统的实施例的图示。在该图示中，并未示出与当前描述不密切相关的某些标准和公知的部件。
在一些实施例中，系统或装置800可以包括但不限于诸如与封装865耦合的片上系统810之类的半导体管芯。在一些实施例中，将一个或多个单独LC管芯870耦合到封装865，其中主板875可以进一步与封装865和一个或多个LC管芯870耦合，其中一个或多个LC管芯可以被耦合在封装865与主板875之间，以及可以接触封装865和主板875两者。在一些实施例中，一个或多个单独LC管芯870包括用于片上系统的无源部件（特别是电容器和电感器）。在一些实施例中，可以将一个或多个LC管芯嵌入封装865中。
在一些实施例中，片上系统810包括耦合到一个或多个总线或互连的诸如一个或多个处理器820之类的处理装置，该一个或多个总线或互连通常被示为总线815。处理器820可以包括一个或多个物理处理器和一个或多个逻辑处理器。在一些实施例中，处理器可以包括一个或多个通用处理器或专用处理器。总线815是用于数据传输的通信装置。为简单起见将总线815图示为单个总线，但是总线815可以表示多个不同的互连或总线，以及与这样的互连或总线的部件连接可以变化。图8中示出的总线815是一种抽象概念，其表示由适当的桥接器、适配器或控制器所连接的任意一个或多个单独物理总线、点对点连接或二者。
在一些实施例中，片上系统810进一步包括作为主存储器825的随机存取存储器（RAM）或其他动态存储设备或元件，以用于存储要由处理器820执行的信息和指令。主存储器825可以包括但不限于动态随机存取存储器（DRAM）。
片上系统810还可以包括非易失性存储器（NVM）830；以及只读存储器（ROM）835或其他静态存储设备，以用于存储用于处理器820的静态信息和指令。
在一些实施例中，片上系统810包括耦合到总线815的一个或多个传输器或接收器840，以提供有线或无线通信。在一些实施例中，片上系统810可以包括：诸如偶极天线或单极天线之类的一个或多个天线850，用于使用无线传输器、接收器或二者经由无线通信进行数据的传输和接收；以及一个或多个端口845，用于经由有线通信进行数据的传输和接收。无线通信包括但不限于Wi-Fi、蓝牙TM、近场通信以及其他无线通信标准。
在一些实施例中，片上系统810还可以包括电源855，该电源855可以包括电池、太阳能电池、燃料电池、充电电容器、近场电感耦合或用于在片上系统810中提供或生成电力的其他系统或设备。可以将由电源855提供的电力按需要分配给片上系统810的元件。
在上文的描述中，出于解释的目的，阐述了许多具体细节以便提供对所描述的实施例的透彻理解。然而，将对本领域技术人员显而易见的是，可以在不具有这些具体细节中的一些细节的情况下实践实施例。在其他实例中，以框图形式示出公知的结构和设备。在图示的部件之间可以存在介于中间的结构。本文中描述或图示的部件可以具有未被图示或描述的附加输入端或输出端。
各种实施例可以包括各种过程。这些过程可以由硬件部件实行，或者可以在计算机程序或机器可执行指令中体现，该计算机程序或机器可执行指令可以被用来使利用指令编程的通用或专用处理器或逻辑电路实行所述过程。替换地，可以由硬件和软件的组合来实行所述过程。
可以作为计算机程序产品而提供各种实施例的部分，该计算机程序产品可以包括具有存储于其上的计算机程序指令的计算机可读介质，该计算机程序指令可以被用来对计算机（或其他电子设备）进行编程，以用于由一个或多个处理器执行来实行根据某些实施例的过程。计算机可读介质可以包括但不限于磁盘、光盘、紧凑盘只读存储器（CD-ROM）以及磁光盘、只读存储器（ROM）、随机存取存储器（RAM）、可擦除可编程只读存储器（EPROM）、电可擦除可编程只读存储器（EEPROM）、磁卡或光卡、闪速存储器或适合于存储电子指令的其他类型的计算机可读介质。此外，也可以作为计算机程序产品而下载实施例，其中可以将程序从远程计算机传送到请求计算机。
对许多方法以它们最基本的形式进行描述，但是可以在不偏离当前实施例的基本范围的情况下将过程添加到任何方法或者从任何方法删除以及将信息添加到任何所描述的消息或者从任何所描述的消息中减去。将对本领域技术人员显而易见的是，可以做出许多另外的修改和适配。特定的实施例并不是被提供来对概念进行限制而是被提供来对其进行说明。实施例的范围并不由上文所提供的特定示例来确定，而是仅由所附权利要求来确定。
如果说元件“A”耦合到元件“B”或与元件“B”耦合，则元件A可以直接耦合到元件B或者通过例如元件C间接耦合。当说明书或权利要求陈述了部件、特征、结构、过程或特性A“引起”部件、特征、结构、过程或特性B时，其意指“A”至少是“B”的部分原因，但是还可能存在辅助引起“B”的至少一个其他的部件、特征、结构、过程或特性。如果说明书指示了部件、特征、结构、过程或特性“可以”、“可能”或“能”被包括，则该特定部件、特征、结构、过程或特性不必需被包括。如果说明书或权利要求提到“一”或“一个”元件，则这不意指仅存在所描述元件中的一个。
实施例是实现方式或示例。说明书中对“实施例”、“一个实施例”、“一些实施例”或“其他实施例”的引用意指结合实施例所描述的特定特征、结构或特性被包括在至少一些实施例而不一定是所有实施例中。“实施例”、“一个实施例”或“一些实施例”的各种出现不一定都指代相同的实施例。应当理解的是，在示例性实施例的前述描述中，出于使公开内容简单化以及帮助理解各种新颖方面中的一个或多个方面的目的，有时将各种特征在单个实施例、附图或其描述中集合在一起。然而，这种公开方法将不被解释为反映了以下意图：所要求保护的实施例要求比在每个权利要求中明确记载的特征更多的特征。而是，如所附权利要求反映的，新颖方面存在于少于单个前述公开的实施例的所有特征中。因此，将权利要求以此方式明确地结合到该描述中，其中每个权利要求独立存在为单独的实施例。
在一些实施例中，一种设备包括：半导体管芯；半导体管芯封装，该封装的第一侧与半导体管芯耦合；以及一个或多个单独管芯，用以提供用于半导体管芯的操作的多个无源部件。在一些实施例中，用于半导体管芯的操作的多个无源部件包括多个电感器。
在一些实施例中，一个或多个单独管芯进一步包括一个或多个高电压晶体管。在一些实施例中，一个或多个高电压晶体管包括一个或多个GaN（氮化镓）晶体管。
在一些实施例中，一个或多个单独管芯与封装的第二、相反侧耦合，并且穿过封装与半导体管芯电连接。
在一些实施例中，该设备进一步包括主板，将该一个或多个单独管芯耦合在封装与主板之间，该封装通过焊球连接到主板。
在一些实施例中，进一步包括在半导体管芯与半导体管芯封装之间的插入件，其中将该一个或多个单独管芯嵌入插入件内部。
在一些实施例中，用于半导体管芯的操作的多个无源部件进一步包括多个电容器。
在一些实施例中，第一单独管芯包括在第一单独管芯的第一侧上的无源部件的第一集合，以及在第一单独管芯的第二、相反侧上的无源部件的第二、不同集合。
在一些实施例中，第一单独管芯的第一侧包括第一类型电容器的集合和电感器的集合，以及第一单独管芯的第二侧包括第二类型电容器的集合。
在一些实施例中，第一类型电容器是二维平面电容器。
在一些实施例中，第一单独管芯包括多孔材料，以及其中第二类型电容器包括在多孔材料的孔中形成的三维电容器。
在一些实施例中，三维电容器是MIM（金属-绝缘体-金属）电容器。
在一些实施例中，半导体管芯是片上系统（SoC）。
在一些实施例中，一种方法包括：制造一个或多个单独管芯，该一个或多个单独管芯包括多个无源部件；将半导体管芯封装的第一侧与半导体管芯耦合；以及将一个或多个单独管芯与半导体管芯封装耦合，以提供用于半导体管芯的操作的无源部件。在一些实施例中，多个无源部件包括一个或多个电感器。
在一些实施例中，一个或多个单独管芯进一步包括一个或多个高电压晶体管。
在一些实施例中，将一个或多个单独管芯与半导体管芯封装耦合包括将一个或多个单独管芯与封装的第二、相反侧耦合，并且穿过封装将一个或多个单独管芯与半导体管芯电连接。
在一些实施例中，多个无源部件进一步包括多个电容器。
在一些实施例中，制造一个或多个单独管芯包括制造第一单独管芯，该第一单独管芯具有在第一单独管芯的第一侧上的无源部件的第一集合以及在第一单独管芯的第二、相反侧上的无源部件的第二、不同集合。
在一些实施例中，第一单独管芯的第一侧包括第一类型电容器的集合和电感器的集合，以及第一单独管芯的第二侧包括第二类型电容器的集合。
在一些实施例中，第一类型电容器是二维平面电容器。
在一些实施例中，制造一个或多个单独管芯包括在第一单独管芯的第二侧上制造多孔材料，以及在多孔材料的孔中制造三维电容器。
在一些实施例中，制造三维电容器包括制造一个或多个MIM（金属-绝缘体-金属）电容器。
在一些实施例中，一种系统包括：片上系统；半导体管芯封装，封装的第一侧与片上系统耦合；一个或多个单独管芯，用以提供用于片上系统的操作的多个无源部件，一个或多个单独管芯中的每个单独管芯的第一侧耦合到半导体管芯封装的第二、相反侧；主板，该主板与半导体管芯封装的第二侧和一个或多个单独管芯中的每个单独管芯的第二、相反侧耦合，一个或多个单独管芯处于半导体管芯封装与主板之间。在一些实施例中，多个无源部件包括多个电感器。
在一些实施例中，一个或多个单独管芯进一步包括一个或多个高电压晶体管。
在一些实施例中，多个无源部件进一步包括多个电容器。

Claims (25)

1.一种设备，包括：
半导体管芯；
半导体管芯封装，所述封装的第一侧与所述半导体管芯耦合；以及
一个或多个单独管芯，用以提供用于所述半导体管芯的操作的多个无源部件：
其中用于所述半导体管芯的操作的多个无源部件包括多个电感器。
2.根据权利要求1所述的设备，其中所述一个或多个单独管芯进一步包括一个或多个高电压晶体管。
3.根据权利要求2所述的设备，其中所述一个或多个高电压晶体管包括一个或多个GaN（氮化镓）晶体管。
4.根据权利要求1所述的设备，其中所述一个或多个单独管芯与所述封装的第二、相反侧耦合，并且穿过所述封装与所述半导体管芯电连接。
5.根据权利要求4所述的设备，进一步包括主板，将所述一个或多个单独管芯耦合在所述封装与所述主板之间，所述封装通过焊球连接到所述主板。
6.根据权利要求1所述的设备，进一步包括在所述半导体管芯与所述半导体管芯封装之间的插入件，其中将所述一个或多个单独管芯嵌入所述插入件内部。
7.根据权利要求1所述的设备，其中用于所述半导体管芯的操作的多个无源部件进一步包括：
多个电容器。
8.根据权利要求7所述的设备，其中第一单独管芯包括在所述第一单独管芯的第一侧上的无源部件的第一集合，以及在所述第一单独管芯的第二、相反侧上的无源部件的第二、不同集合。
9.根据权利要求8所述的设备，其中所述第一单独管芯的第一侧包括第一类型电容器的集合和电感器的集合，以及所述第一单独管芯的第二侧包括第二类型电容器的集合。
10.根据权利要求9所述的设备，其中所述第一类型电容器是二维平面电容器。
11.根据权利要求9所述的设备，其中所述第一单独管芯包括多孔材料，以及其中所述第二类型电容器包括在所述多孔材料的孔中形成的三维电容器。
12.根据权利要求11所述的设备，其中所述三维电容器是MIM（金属-绝缘体-金属）电容器。
13.根据权利要求1所述的设备，其中所述半导体管芯是片上系统（SoC）。
14.一种方法，包括：
制造一个或多个单独管芯，所述一个或多个单独管芯包括多个无源部件；
将半导体管芯封装的第一侧与半导体管芯耦合；以及
将所述一个或多个单独管芯与所述半导体管芯封装耦合，以提供用于所述半导体管芯的操作的无源部件；
其中所述多个无源部件包括一个或多个电感器。
15.根据权利要求14所述的方法，其中所述一个或多个单独管芯进一步包括一个或多个高电压晶体管。
16.根据权利要求14所述的方法，其中将所述一个或多个单独管芯与所述半导体管芯封装耦合包括将所述一个或多个单独管芯与所述封装的第二、相反侧耦合，以及穿过所述封装将所述一个或多个单独管芯与所述半导体管芯电连接。
17.根据权利要求14所述的方法，其中所述多个无源部件进一步包括多个电容器。
18.根据权利要求17所述的方法，其中制造所述一个或多个单独管芯包括制造第一单独管芯，所述第一单独管芯具有在所述第一单独管芯的第一侧上的无源部件的第一集合和在所述第一单独管芯的第二、相反侧上的无源部件的第二、不同集合。
19.根据权利要求18所述的方法，其中所述第一单独管芯的第一侧包括第一类型电容器的集合和电感器的集合，以及所述第一单独管芯的第二侧包括第二类型电容器的集合。
20.根据权利要求19所述的方法，其中所述第一类型电容器是二维平面电容器。
21.根据权利要求19所述的方法，其中制造所述一个或多个单独管芯包括在所述第一单独管芯的第二侧上制造多孔材料，以及在所述多孔材料的孔中制造三维电容器。
22.根据权利要求21所述的方法，其中制造所述三维电容器包括制造一个或多个MIM（金属-绝缘体-金属）电容器。
23.一种系统，包括：
片上系统；
半导体管芯封装，所述封装的第一侧与所述片上系统耦合；
一个或多个单独管芯，用以提供用于所述片上系统的操作的多个无源部件，所述一个或多个单独管芯中的每个单独管芯的第一侧耦合到所述半导体管芯封装的第二、相反侧；
主板，所述主板与所述半导体管芯封装的第二侧和所述一个或多个单独管芯中的每个单独管芯的第二、相反侧耦合，所述一个或多个单独管芯处于所述半导体管芯封装与所述主板之间；
其中所述多个无源部件包括多个电感器。
24.根据权利要求23所述的系统，其中所述一个或多个单独管芯进一步包括一个或多个高电压晶体管。
25.根据权利要求23所述的系统，所述多个无源部件进一步包括多个电容器。
CN201580084896.9A 2015-12-26 2015-12-26 片上集成无源器件 Active CN108604587B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/000458 WO2017111861A1 (en) 2015-12-26 2015-12-26 Integrated passive devices on chip

Publications (2)

Publication Number Publication Date
CN108604587A true CN108604587A (zh) 2018-09-28
CN108604587B CN108604587B (zh) 2023-01-13

Family

ID=59091006

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580084896.9A Active CN108604587B (zh) 2015-12-26 2015-12-26 片上集成无源器件

Country Status (4)

Country Link
US (1) US10483249B2 (zh)
CN (1) CN108604587B (zh)
TW (1) TWI708359B (zh)
WO (1) WO2017111861A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230081101A1 (en) * 2021-09-13 2023-03-16 Capital One Services, Llc Transaction card with lightweight core

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3327806B1 (en) * 2016-11-24 2021-07-21 Murata Integrated Passive Solutions Integrated electronic component suitable for broadband biasing
US10978403B2 (en) * 2019-01-30 2021-04-13 Delta Electronics, Inc. Package structure and method for fabricating the same
US10084032B2 (en) * 2017-01-13 2018-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method
CN109712943B (zh) * 2017-10-26 2020-11-20 联发科技股份有限公司 半导体封装组件
CN111492471B (zh) * 2017-12-20 2023-08-01 株式会社村田制作所 半导体装置及其制造方法
KR102609138B1 (ko) * 2019-04-29 2023-12-05 삼성전기주식회사 인쇄회로기판 어셈블리
US11404365B2 (en) * 2019-05-07 2022-08-02 International Business Machines Corporation Direct attachment of capacitors to flip chip dies
US11004783B2 (en) 2019-05-29 2021-05-11 Microsoft Technology Licensing, Llc Integrated circuit chip design for symmetric power delivery
US11201205B2 (en) 2019-07-31 2021-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect layout for semiconductor device
US11271071B2 (en) * 2019-11-15 2022-03-08 Nuvia, Inc. Integrated system with power management integrated circuit having on-chip thin film inductors
US20230092429A1 (en) * 2021-09-23 2023-03-23 Qualcomm Incorporated High density silicon based capacitor
US20230154912A1 (en) * 2021-11-17 2023-05-18 Taiwan Semiconductor Manufacturing Co.,Ltd. Heterogenous Integration Scheme for III-V/Si and Si CMOS Integrated Circuits

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1288288A (zh) * 1999-09-10 2001-03-21 株式会社村田制作所 单片电感电容谐振器和单片电感电容滤波器
JP2001144246A (ja) * 1999-11-17 2001-05-25 Hitachi Ltd 半導体装置
US20100065942A1 (en) * 2008-09-17 2010-03-18 Stats Chippac, Ltd. Semiconductor Device and Method of Forming High-Frequency Circuit Structure and Method Thereof
CN101952961A (zh) * 2008-02-25 2011-01-19 飞兆半导体公司 包括集成薄膜电感器的微模块及其制造方法
US20110079917A1 (en) * 2009-10-06 2011-04-07 Broadcom Corporation Interposer structure with passive component and method for fabricating same
CN102265716A (zh) * 2008-12-26 2011-11-30 米辑电子股份有限公司 具有功率管理集成电路的芯片封装和相关技术
US8269308B2 (en) * 2008-03-19 2012-09-18 Stats Chippac, Ltd. Semiconductor device with cross-talk isolation using M-cap and method thereof
US20140091473A1 (en) * 2012-09-28 2014-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Novel three dimensional integrated circuits stacking approach
CN104051459A (zh) * 2013-03-13 2014-09-17 英特尔公司 用于集成电压调节器的磁芯感应器（mci）结构

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005078796A1 (ja) 2004-02-13 2005-08-25 Murata Manufacturing Co., Ltd. 電子部品及びその製造方法
US8125380B2 (en) * 2008-07-30 2012-02-28 Stmicroelectronics S.R.L. Position computing method, receiving apparatus and navigation satellite system employing the method
US9607935B2 (en) * 2009-04-21 2017-03-28 Ati Technologies Ulc Semiconductor chip package with undermount passive devices
US9048112B2 (en) * 2010-06-29 2015-06-02 Qualcomm Incorporated Integrated voltage regulator with embedded passive device(s) for a stacked IC
US9564408B2 (en) * 2014-03-28 2017-02-07 Intel Corporation Space transformer

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1288288A (zh) * 1999-09-10 2001-03-21 株式会社村田制作所 单片电感电容谐振器和单片电感电容滤波器
JP2001144246A (ja) * 1999-11-17 2001-05-25 Hitachi Ltd 半導体装置
CN101952961A (zh) * 2008-02-25 2011-01-19 飞兆半导体公司 包括集成薄膜电感器的微模块及其制造方法
US8269308B2 (en) * 2008-03-19 2012-09-18 Stats Chippac, Ltd. Semiconductor device with cross-talk isolation using M-cap and method thereof
US20100065942A1 (en) * 2008-09-17 2010-03-18 Stats Chippac, Ltd. Semiconductor Device and Method of Forming High-Frequency Circuit Structure and Method Thereof
CN102265716A (zh) * 2008-12-26 2011-11-30 米辑电子股份有限公司 具有功率管理集成电路的芯片封装和相关技术
US20110079917A1 (en) * 2009-10-06 2011-04-07 Broadcom Corporation Interposer structure with passive component and method for fabricating same
US20140091473A1 (en) * 2012-09-28 2014-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Novel three dimensional integrated circuits stacking approach
CN104051459A (zh) * 2013-03-13 2014-09-17 英特尔公司 用于集成电压调节器的磁芯感应器（mci）结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230081101A1 (en) * 2021-09-13 2023-03-16 Capital One Services, Llc Transaction card with lightweight core
US11699059B2 (en) * 2021-09-13 2023-07-11 Capital One Services, Llc Transaction card with lightweight core
US20230316033A1 (en) * 2021-09-13 2023-10-05 Capital One Services, Llc Transaction card with lightweight core

Also Published As

Publication number Publication date
TWI708359B (zh) 2020-10-21
CN108604587B (zh) 2023-01-13
WO2017111861A1 (en) 2017-06-29
US10483249B2 (en) 2019-11-19
TW201729388A (zh) 2017-08-16
US20190006334A1 (en) 2019-01-03

Similar Documents

Publication Publication Date Title
CN108604587A (zh) 片上集成无源器件
US10256286B2 (en) Integrated inductor for integrated circuit devices
TWI611437B (zh) 無基板個別耦合電感器結構、電感器結構設備及用於提供電感器結構之方法
US11417637B2 (en) Stacked decoupling capacitors with integration in a substrate
US8227706B2 (en) Coaxial plated through holes (PTH) for robust electrical performance
CN105742270A (zh) 堆叠集成电路封装中的集成无源组件
US20140374877A1 (en) Integrated Circuits With On-Die Decoupling Capacitors
US10085342B2 (en) Microelectronic device having an air core inductor
JP2015019105A (ja) ３次元インダクタ及び変圧器
US20150092314A1 (en) Connector placement for a substrate integrated with a toroidal inductor
JP6377178B2 (ja) 埋込型パッケージ基板コンデンサ
TWI531055B (zh) 用於小核心電壓調節器之直立曲折電感器
US20190109122A1 (en) Electronic packages with stacked sitffeners and methods of assembling same
CN106463489A (zh) Tsv连接的背侧去耦
US20230260947A1 (en) Integrated circuit assembly with hybrid bonding
US9831198B2 (en) Inductors for integrated voltage regulators
CN104253106B (zh) 具有局部过孔的金属－绝缘体－金属管芯上电容器
WO2017052751A1 (en) Substrate including structures to couple a capacitor to a packaged device and method of making same
US11145768B2 (en) Trench capacitor component with reduced equivalent series resistance and equivalent series inductance
US10872812B2 (en) High-density metal-insulator-metal (MiM) capacitors
US7728374B2 (en) Embedded memory device and a manufacturing method thereof
CN211182199U (zh) 一种滤波器封装结构
US7794510B1 (en) On chip battery
CN114649107A (zh) 用于电力输送的加强件和插座嵌入式金属插入件架构
Ohshima et al. LSI-package Co-design Methodology for Thin Embedded-LSI Package Used as Bottom Package of Package-on-Package Structures

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant