CN1085700A - 一种控制逻辑电路或参数的控制电路系统 - Google Patents

一种控制逻辑电路或参数的控制电路系统 Download PDF

Info

Publication number
CN1085700A
CN1085700A CN93108051A CN93108051A CN1085700A CN 1085700 A CN1085700 A CN 1085700A CN 93108051 A CN93108051 A CN 93108051A CN 93108051 A CN93108051 A CN 93108051A CN 1085700 A CN1085700 A CN 1085700A
Authority
CN
China
Prior art keywords
mentioned
load
level
circuit
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN93108051A
Other languages
English (en)
Other versions
CN1047702C (zh
Inventor
M·O·J·赫德堡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN1085700A publication Critical patent/CN1085700A/zh
Application granted granted Critical
Publication of CN1047702C publication Critical patent/CN1047702C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00376—Modifications for compensating variations of temperature, supply voltage or other physical parameters in bipolar transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H03K3/0322—Ring oscillators with differential cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Selective Calling Equipment (AREA)
  • Control Of Stepping Motors (AREA)

Abstract

本发明涉及一种控制电路系统，用来控制电路的 一个或多个参数。它包括至少一个以延迟级或逻辑 级形式出现的工作级(4)。上述工作级包含至少一个 工作电路(37)，至少一个为上述工作级提供驱动电流 的工作电流源(34)以及至少一个工作负载(41)。
该控制电路系统还包括至少一个参考级(2)，该 参考级由一个镜象电路(10，20)组成，此电路带有一 个基准电流源(10)用来为上述参考级和基准负载(20) 提供驱动电流。

Description

一种控制逻辑电路或 参数的控制电路系统
本发明涉及一种用来控制某个电路中的一个或多个参数的控制电路系统。该控制电路系统带有至少一个以延迟级或逻辑级形式出现的(operational stage)级，更确切说是一个差动级。上述工作级包括至少一个工作电路、至少一个为上述工作级提供第一电流的工作电流源以及至少一个工作负载。
这里构想的控制方法包括优化，构想的参数包括功率和(或)带宽和(或)延迟。
逻辑电路的功率优化和(或)带宽优化到目前为止已经由设计具有不同带宽的不同的逻辑部件的方法实现了，使得带宽优化并由此降低功率消耗成为可能。
至于延迟级，从目前的技术上看有不同的可能性。
最常用的方法是沿脉冲前沿调节阀值或判定点，这样就使得后续级及时前或向后移动。
另一种方法是在电路中加入或减去电容性负载进行粗调，再改变电流进行细调。
第三种方法是使用二极管作集电极负载。改变通过二极管的电流，其电阻就随着发生变化，进而又改变了电路的时间常数。
本发明的目标是提供一种能以受控方式控制各种延迟和逻辑电路带宽的控制电路系统。此目标已由介绍的方法所定义的那种控制电路系统达到了。该控制电路系统包含：
上述工作电流源和上述工作负载的若干个第一可控电流源和负载部件，分别用来实现对上述第一驱动电流强度和上述工作负载大小的控制；
包含至少一个参考级，此参考级基本上包括一个上述工作级的镜象电路；
此电路有一个为上述参考级提供第二驱动电流的基准电流源和一个基准负载。上述基准电流源和基准负载包括若干个第二可控电流源和负载元件，分别用来实现对上述第二驱动电流强度和上述基准负载大小的控制。它们基本上分别与上述第一电流源和负载元件相同。上述参考级还包括一个相联的输入级，用来接收一个可调节的基准参数，通过此参数分别控制从上述基准电流源和上述工作电流源到上述第二和第一可控负载元件的电流强度。
也包括一个与之相联的比较和控制电路，用来对上述基准负载的大小同一个参考负载进行比较，并控制上述基准负载元件和工作负载元件的一个工作参数，以使得不管流过上述基准负载的电流强度如何，都能保持上述基准负载和上述参考负载之间有相同的关系，由此在各种驱动电流的情况下都能保持运算级工作点恒定。
根据本发明所述的系统满足可以控制带宽的要求，即可以控制处于受控方式下的各种逻辑电路和延迟级的速度。根据本发明所述的控制电路系统，可以应用于下述若干方面：
一、数据或时钟信号等的延迟线。
二、振荡频率受延迟级所决定的反馈时间控制情况下的振荡器。
三、带有可控参数的滤波器。
四、逻辑电路的功率优化。
因为驱动电流与带宽成正比，所以有可能把电路设计成适合各种速度，由此就可能在低速时节省电能。这个结论是基于下面的见解得出的，该见解就是：可以避免不必要的快速逻辑。
根据本发明的一个最佳实施例，上述基准参数是基准电流，上述输入级包括一个与之相联晶体管元件，用来流通上述基准电流。上述基准和工作电流源都包括每一个本质相同的晶体管元件，它们的控制极被联到上述输入级晶体管的电压输出端。
上述输入级的晶体管元件以及上述基准电流源最好联到电流镜象电路中。
上述参考级和上述工作级的负载元件最好是晶体管元件，来自上述比较和控制电路的电压输出联到其控制极。
上述比较和控制电路可以包括一个运算放大器，此运算放大器的第一个输入端联到电路中用来感知加在上述参考级晶体管上的电压；第二个输入端联到电路中用来感知构成上述参考负载的固定参考电压。
上述基准和工作电流源的晶体管元件最好是NMOS型晶体管，上述基准和工作负载的晶体管元件最好是PMOS型晶体管。
根据本发明所述的控制电路系统可更进一步包括多个参考级，工作级的负载和电流源与参考级的相应元件相比，可以有不同尺寸，并且工作级可以有不同的组合和多个工作级、工作电流源和工作负载。
这里将详细描述本发明在附图中所示的实施例，其中，
图1表示的是根据本发明所述的控制电路系统的一种实施例的电路图；
图2表示的是根据本发明所述的控制电路系统的另一种实施例的电路图；
图3表示的是一个电流控制振荡器的电路图，该图简略地图示了本发明用于反馈延迟级链的频率控制的情形；
图4表示的电路图简略地图示了本发明用于混合逻辑的情形。
在图1中，参考级通常标示成2，逻辑级或称采样延迟级通常标示成4。级4的右面同样的级也用符号标示成延迟级。参考级2的任务正如下面详细描述的是：在各种驱动电流的情况下都能保持逻辑级(延迟级)4的工作点恒定。
参考级2作为输入端具有一个电流镜象电路，通常标示成6，此电路可以是按常规设计的电路。更具体地说，电流镜象电路包括两个NMOS型晶体管8和10，它们各自的控制极12和14在电路中互联，它们各自的发射极16和18联到参考级2和逻辑级4的一个最小电压VEE上。晶体管8的集电极19联到电路中用来接收基准电流Iref，同时与控制极12和14联接。由于电流Iref流过晶体管8时，晶体管10的电阻所产生的电压VRE不仅加在晶体管8的控制极12，还加到晶体管10的控制极14上。对晶体管10来说基准电流源的构想由于各种原因被引入，这一点会在下面的描述中显而易见。
晶体管10同一个PMOS型晶体管20串联，它们同电压VEE和最大电压VCC间的电阻R1、R2并联。PMOS型晶体管20构成了NMOS型晶体管10的集电极负载。运算放大器22的同相输入端24联到晶体管10和20之间的电压输出端26上，反相输入端联到电压输出端30上。运算放大器22的输出端联到PMOS型晶体管20的控制极32上，该输出端的电压标示成VRC。对晶体管20来说“基准负载”的构想由于各种原因被引入，这一点在下面进一步的描述中会变得显而易见。
在电压点VEE和VCC之间，逻辑级4有一个NMOS型晶体管34，与晶体管8和10相同，还有一个通常标示成36的集电极负载。此集电极负载36另一方面包括一个工作级，通常标示成37，它包括两个晶体管38和40以差动形式相联的级；还包括一个工作负载，通常标示成41。工作负载41由两个PMOS型晶体管42和44组成，它们分别构成了晶体管38和40的集电极负载。晶体管42和44与PMOS型晶体管20相同。在各自的控制极上，晶体管34由电压VRE控制，晶体管42和44由电压VRC控制。在46上的工作级37的输入端46INP和INN分别联到晶体管38和40的基极上。它们的输出端UTP、UTN分别连到相应晶体管的集电极上。
所描述的电路的工作方式如下：参考级2的任务是在不同的驱动电流下都能保持逻辑级4的工作点恒定。参考级2是逻辑级的镜象电路，它的PMOS型和NMOS型晶体管的尺寸与逻辑级中晶体管的尺寸相同，或逐一相关。基准电流Iref一部分折回到参考级的PMOS型晶体管20，一部分通过基准电压VRE折回到整个受控逻辑电路，由此，所有的受控电路源都以同一基准工作。
为了维持48处的逻辑电路的输出信号恒定并与集电极电阻无关，有必要根据从电流源34接收到的电流调节集电极负载42/44，这是由参考级2实现的。参考级有一个以分压器R1/R2形式出现的内电压基准，基准电压为Vr。此电压由运算放大器22与加在集电极负载20上电压相比较。通过运算放大器22，集电极负载20的阻值得到了调节，这样就使得不管通过晶体管20的拉电流多大，都能使加在集电极负载20上的电压降同电阻R1上的电压降保持相同。负载20上的控制电压VRC被分配到所有的受控逻辑电路中，因此，参考级和逻辑级的所有集电极负载就变成一样了。因为集电极负载上的波动很小，所以可以认为该负载是纯电阻性的。
来自差动级，比如级38、40的输出信号，其电压对时间的导数由级中的负载42/44的时间常数决定，其原因是双极型晶体管可以看成是理想电流源，可以认为负载是纯RC负载，其电阻是PMOS型晶体管42和44的电阻，电容是42，44的寄生电容、晶体管38、40的寄生电容以及后续相联网络的寄生电容。电容负载是常量，电阻则可以通过PMOS型晶体管42、44上的控制电压来控制。48上的输出信号的波动由电流源电流决定，也就是说由NMOS型晶体管34和负载电阻42/44决定。电流可以通过NMOS型晶体管34上的控制电压VRE来控制。
图1所示的电路是一个基本的结构单元，此结构单元可以有多种变化形式，以实现所要求的功能。不过集电极电阻、电流源以及它们相对于正负电源的位置却总是分别相同的。
图2图示了如何借助于图1的基本逻辑级4组建整个逻辑电路。相应于图1中的部件具有同样的参考符号。更确切地说，所示的例子是与本发明一致带宽受控的异或门的设计实例，规定的符号被表示在详细电路的右面。因为门电路本质上属于常规类型，所以这里无需详细描述它的结构。
不过，简单地说，该电路属于差动类型，也就是说工作级37的两个标号分别为A和B的逻辑输入端，每个都在各自的输入点与两根以差动形式工作的信号线INP和INN相联。如果A上有一个高电平逻辑或1，则暗示着在A上的INP的电位比INN的电位高，如果A上有一个低电平或0，则情况刚好相反。上述结论对标号为X的工作级的双端输出来说同样适用。
上述门的功能可以描述如下：如果把输入端的状态看作为一个矢量(A、B)，则矢量(0，0)和(1，1)应在输出端形成逻辑0，而矢量(0，1)和(1，0)应在输出端形成逻辑1。
考虑一下晶体管电路图，矢量(0，1)使电流从34通过Q1和Q4，这使得UTN为低而UTP为高，矢量(0，0)使电流流过Q2和Q6，使UTP为低，UTN为高等等。晶体管Q7和Q8及耗用电流NM2和NM3的作用是：产生电压移动，保证逻辑电路能实际工作，由所示的分解电路可知，通过晶体管Q7和Q8的驱动电流强度与通过整个逻辑电路的电流强度相同。
在根据本发明所述的控制电路系统中，比如图1或图2所示的控制电路系统，或下面将要进一步描述的实施例中的控制电路系统，参考级与控制逻辑电路/延迟电路最好放在同一个基片上，这里是硅片，目的是使不同的参数、温度等分别对于参考级和逻辑电路参数是相等的。也可以局部使用几个参考级，把电流分散到这些级中，由此而避开由于温度梯度等而引起的各种问题。
虽然负载和电流源在整个受控逻辑电路或延迟电路中可以有不同的尺寸，也就是说相应于参考级的尺寸在各个方向按比例缩放，但是总能实现对这些参数的控制。
图3说明的是某一参考级的用途，这种类型的参考级上面已经作了描述，它是与一个以电流受控振荡器的形式出现的延迟电路联在一起的。图中参考级的标号为50，上述级借助于参考电流Iref产生两个基准量VRC和VRE。从本质上说这个振荡器可以设计成具有两个延迟级52和54的形式，分别接收上述的两个基准量。
延迟级52、54的最简单的形式是图1中所示的级4。不过，总的来说，这两个级可根据需要包括几个这样的基本逻辑级。级52、54的输入端表明它们的带宽受来自参考级的一个基准量控制。
图4说明的是上面描述过的两个参考级的用途，它们是用来对混合逻辑电路进行带宽控制的。这里基准电路的标号分别为60和62。它们借助于各自的基准电流Iref1和Iref2产生基准量VRC和VRE，这两个基准量以图中所示的方式加到五个逻辑级，上述级只用符号标成了两个D触发器64和66，一个异或门68，一个或门70和一个与门72。异或门68可以设计成图2所示的门电路。
级52，54，64-72有共同之处，就是它们都可根据本发明，以与图1和图2相同的方式定义成由下列电路或元件组成(尽管图3和图4没有表示出来)：至少一个工作电路，至少一个用来把第一驱动电流加到上述工作级的工作电流源，至少一个工作负载和若干个第一可控电流源以及上述工作电流源和上述工作负载的负载元件，用来实现对上述第一电流强度和上述工作负载的大小的控制。
此外，参考级50、60和62有共同之处，就是它们都可根据本发明，以与图1和图2相同的方式定义成由运算级的一个镜象电路组成(尽管图3和图4没有表示出来)，此镜象电路带有一个用来把第二驱动电流加到上述参考级的基准电流源和一个基准负载。上述基准电流源和上述基准负载包括若干个第二可控电流源和负载元件，分别用来实现对上述第二驱动电流强度和上述基准负载的大小的控制，它们在基本上分别与上述第一电流源和负载元件相同。上述参考级还包括：一个相联的输入级用来接收一个可调的基准参数并通过此基准参数来控制从上述基准电流源和上述工作电流源到上述第二和第一可控负载元件的电流；
上述参考级还包括一个相联的比较和控制电路用来将基准负载值同一个参考负载值进行比较并控制上述基准负载元件和工作负载元件的一个工作参数，以使得不管通过上述基准负载的电流强度如何都能使上述基准负载和上述参考负载之间有相同的关系。因此在各种驱动电流的情况下都能保持上述工作级的工作点恒定。

Claims (12)

1、一种用来控制电路中的一个或多个参数的控制电路系统，具有至少一个工作级(4；52、54；64-72)，更确切说是一个以延迟级或逻辑级形式出现的差动级。上述工作级包括至少一个工作电路(37)、至少一个用来把第一驱动电流加到上述运算级的工作电流源(34)以及至少一个工作负载(41)；
上述控制电路系统，其特征在于：包括若干个上述工作电流源(34)和上述工作负载(41)的第一可控电流源和负载元件(分别为34和42、44)，分别用来实现对上述第一驱动电流强度和上述工作负载大小的控制；
包括至少一个参考级(2；59；60，62)，此级本质上由上述工作级(4)的镜象电路(10，20)组成，它带有一个用来为上述参考级提供第二驱动电流的基准电流源(10)和一个基准负载(20)；上述基准电流源和上述基准负载包括若干个第二可控电流源和负载元件(分别为10和20)，用来分别实现对上述第二驱动电流强度和上述基准负载大小的控制，它们与上述第一电流和负载元件分别相同；上述参考级还包括：
一个相联的输入级，用来接收一个可调基准参数(Iref)并通过该基准参数分别控制从上述基准电流源(10)和上述工作电流源(34)到上述第二和第一可控负载元件(42，44；20)的电流；
还包括一个相联的比较和控制电路(22-28)，用来对上述基准负载(20)的大小同一个参考负载(Vr)进行比较，并控制上述负载元件(20)和工作负载元件(42，44)的一个工作参数，以使得不管通过上述基准负载的电流强度如何，都能使上述基准负载(20)和上述参考负载(Vr)之间保持一致的关系。
2、根据权利要求1所述的一种电路控制系统，其特征在于：上述基准负载元件和工作负载元件的工作参数是相应元件上的电压降。
3、根据权利要求1或者所述的一种电路控制系统，其特征在于：上述基准参数是一个基准电流(Iref)，上述输入级包括一个与之相联的晶体管元件(8)，用来流通上述基准电流，上述基准及工作电流源包括基本相同的晶体管元件(分别为10和34)，它们的控制极联到上述输入级的上述晶体管元件(8)的一个电压输出端(12)上。
4、根据权利要求3所述的一种电路控制系统，其特征在于：上述输入级和上述基准电流源的上述晶体管元件(8和10)联到一个电流镜象电路中。
5、根据上述各项权利要求的所述的一种电路控制系统，其特征在于：上述参考级(2)和上述运算级(4)的负载元件(分别为20和42，44)为晶体管元件，它们都有控制极，来自比较和控制电路(22-28)的电压输出接到这些控制极上。
6、根据权利要求5所述的一种电路控制系统，其特征在于：上述比较和控制电路包括一个运算放大器(22)，它的第一输入端(24)联到电路中用来检测上述参考级的上述负载晶体管元件(20)上的电压；第二个输入端联到电路中用来检测构成上述参考负载的一个固定参考电压(Vr)。
7、根据权利要求3或4所述的一种电路控制系统，其特征在于：上述基准和工作电流源的上述晶体管元件为NMOS型晶体管(20和34)。
8、根据权利要求7和权利要求5或6所述的一种控制电路系统，其特征在于：上述基准和工作负载的上述晶体管元件为PMOS型晶体管(20和42，44)。
9、根据前面的任一权利要求所述的一种控制电路系统，其特征在于：由多个参考级(60，62)组成。
10、根据前面的任一权利要求所述的一种控制电路系统，其特征在于：在运算级(4)中的负载(41)和电流源(34)与在参考级(2)中的相应负载和电流源的大小尺寸不同。
11、根据前面的任一权利要求所述的一种控制电路系统，其特征在于：工作级(4)有不同的组合并包含若干个运算电路(37)、工作电流源(34)和工作负载(41)。
12、根据前面的任一权利要求所述的一种控制电路系统，其特征在于：上述控制一个或多个参数是最佳参数，上述参数包括功率和/或带宽和/或延迟。
CN93108051A 1992-07-01 1993-07-01 一种控制逻辑电路或参数的控制电路系统 Expired - Lifetime CN1047702C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE9202033 1992-07-01
SE9202033A SE9202033L (sv) 1992-07-01 1992-07-01 Kopplingsanordning för styrning av parametrar i logikkopplingar eller liknande

Publications (2)

Publication Number Publication Date
CN1085700A true CN1085700A (zh) 1994-04-20
CN1047702C CN1047702C (zh) 1999-12-22

Family

ID=20386673

Family Applications (1)

Application Number Title Priority Date Filing Date
CN93108051A Expired - Lifetime CN1047702C (zh) 1992-07-01 1993-07-01 一种控制逻辑电路或参数的控制电路系统

Country Status (11)

Country Link
US (1) US5367201A (zh)
EP (1) EP0648390A1 (zh)
KR (1) KR100250644B1 (zh)
CN (1) CN1047702C (zh)
AU (1) AU671136B2 (zh)
BR (1) BR9306649A (zh)
FI (1) FI946197A (zh)
MX (1) MX9303682A (zh)
NO (1) NO945023D0 (zh)
SE (1) SE9202033L (zh)
WO (1) WO1994001936A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103986443A (zh) * 2014-05-29 2014-08-13 威盛电子股份有限公司 延迟线电路及半导体集成电路

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4227282C1 (de) * 1992-08-18 1993-11-25 Siemens Ag Digitaler Stromschalter
JP3276512B2 (ja) * 1993-12-21 2002-04-22 三菱電機株式会社 差動増幅回路
US5677642A (en) * 1994-11-01 1997-10-14 At&T Global Information Solutions Company Signal generator with supply voltage tolerance
US5767698A (en) * 1996-06-06 1998-06-16 International Business Machines Corporation High speed differential output driver with common reference
DE19654221B4 (de) 1996-12-23 2005-11-24 Telefonaktiebolaget Lm Ericsson (Publ) Leitungsanschlußschaltkreis
US6720799B2 (en) 2001-01-11 2004-04-13 Broadcom Corporation Replica network for linearizing switched capacitor circuits
US7283010B2 (en) * 2005-10-20 2007-10-16 Honeywell International Inc. Power supply compensated voltage and current supply

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4435652A (en) * 1981-05-26 1984-03-06 Honeywell, Inc. Threshold voltage control network for integrated circuit field-effect trransistors
US4410813A (en) * 1981-08-14 1983-10-18 Motorola, Inc. High speed CMOS comparator circuit
US4791318A (en) * 1987-12-15 1988-12-13 Analog Devices, Inc. MOS threshold control circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103986443A (zh) * 2014-05-29 2014-08-13 威盛电子股份有限公司 延迟线电路及半导体集成电路
CN105322923A (zh) * 2014-05-29 2016-02-10 上海兆芯集成电路有限公司 延迟线电路及半导体集成电路
CN103986443B (zh) * 2014-05-29 2017-08-25 上海兆芯集成电路有限公司 延迟线电路及半导体集成电路
CN105322923B (zh) * 2014-05-29 2018-09-11 上海兆芯集成电路有限公司 延迟线电路及半导体集成电路

Also Published As

Publication number Publication date
FI946197A0 (fi) 1994-12-30
AU671136B2 (en) 1996-08-15
NO945023L (no) 1994-12-23
SE9202033L (sv) 1994-01-02
EP0648390A1 (en) 1995-04-19
MX9303682A (es) 1994-02-28
FI946197A (fi) 1994-12-30
US5367201A (en) 1994-11-22
AU4517793A (en) 1994-01-31
KR950702354A (ko) 1995-06-19
KR100250644B1 (ko) 2000-04-01
NO945023D0 (no) 1994-12-23
SE9202033D0 (sv) 1992-07-01
BR9306649A (pt) 1998-12-08
WO1994001936A1 (en) 1994-01-20
CN1047702C (zh) 1999-12-22

Similar Documents

Publication Publication Date Title
US4346343A (en) Power control means for eliminating circuit to circuit delay differences and providing a desired circuit delay
CN1214525C (zh) 振荡电路
US20040012449A1 (en) Ring oscillator with frequency stabilization
US20010052818A1 (en) Operational amplifier circuit
CN1047702C (zh) 一种控制逻辑电路或参数的控制电路系统
US7466202B2 (en) High-speed CMOS current mirror
CA1167116A (en) High speed cmos comparator circuit
DE19725459B4 (de) Von externer Spannung unabhängiger Sperrvorspannungspegeldetektor
US20080258714A1 (en) Delay circuit and test apparatus
EP0848868B1 (en) Resonant driver circuit with reduced power consumption
CN1231780A (zh) 受电压控制的可变电流基准
US8698478B2 (en) Reference voltage generation circuit
US6628150B1 (en) System and method to speed-up operation of a driver
US6323695B1 (en) Comparator with controllable bias current source
EP0281113B1 (en) Semi-conductor buffer circuit
CN1821925A (zh) 提高片外驱动器的电流和转换速率比率的方法
EP0511646A1 (en) High-speed logic circuit
CN1499727A (zh) 用以降低锁相回路的回路滤波器所需电容值的电荷泵
EP0380095A2 (en) Logic circuit
EP1091485A1 (en) Input stage for buffer with negative feedback
US7436224B2 (en) Low variation voltage output differential for differential drivers
CN1691508A (zh) 高速电流模式逻辑电路
CN109156061B (zh) 用于pwm电流环路的预测led正向电压
US6744306B2 (en) Filter circuit
CN113394968B (zh) 电荷泵电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CX01 Expiry of patent term

Expiration termination date: 20130701

Granted publication date: 19991222