KR100250644B1 - 논리회로의 매개변수 제어를 위한 제어회로 장치 - Google Patents

논리회로의 매개변수 제어를 위한 제어회로 장치 Download PDF

Info

Publication number
KR100250644B1
KR100250644B1 KR1019940704845A KR19940704845A KR100250644B1 KR 100250644 B1 KR100250644 B1 KR 100250644B1 KR 1019940704845 A KR1019940704845 A KR 1019940704845A KR 19940704845 A KR19940704845 A KR 19940704845A KR 100250644 B1 KR100250644 B1 KR 100250644B1
Authority
KR
South Korea
Prior art keywords
load
drive
stage
control
current
Prior art date
Application number
KR1019940704845A
Other languages
English (en)
Other versions
KR950702354A (ko
Inventor
올로프 좌컴 헤드버그 매쓰
Original Assignee
에를링 블로메
텔레폰아크티에볼라게트 엘엠 에릭슨
타게 뢰브그렌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에를링 블로메, 텔레폰아크티에볼라게트 엘엠 에릭슨, 타게 뢰브그렌 filed Critical 에를링 블로메
Publication of KR950702354A publication Critical patent/KR950702354A/ko
Application granted granted Critical
Publication of KR100250644B1 publication Critical patent/KR100250644B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00376—Modifications for compensating variations of temperature, supply voltage or other physical parameters in bipolar transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H03K3/0322—Ring oscillators with differential cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Electronic Switches (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Selective Calling Equipment (AREA)
  • Control Of Stepping Motors (AREA)

Abstract

본 발명은 지연단 또는 논리단 형태인 적어도 하나의 구동단(4)을 가지는 회로내 하나 또는 그 이상의 매개변수를 제어하기 위한 제어회로 장치에 관한 것으로서, 상기 구동단은 적어도 적어도 하나의 구동회로(37), 상기 구동단에 구동전류 공급을 위한 적어도 하나의 구동전류원(34) 및 적어도 하나의 구동부하(41)를 포함한다. 구동단은 상기 구동단내에서 구동전류 및 부하 각각의 크기의 제어를 허용하는 다수의 상기 구동전류원(34) 및 상기 구동부하(41)의 제어 가능한 구성요소(34 및 42, 44)를 포함한다. 적어도 하나의 기준단(2)은 상기 기준단 및 기준부하(20)에 전류공급을 하기 위한 기준전류원(10)을 가지는 상기 구동단(4)의 영상회로(10, 20)를 근본적으로 포함하는데, 다수의 제어 가능한 기준구성요소(10 및 20)를 포함하고, 기준단의 구동전류 및 부하의 크기 제어를 각각 허용한다. 기준량(Iref)에 의해 기준단은 상기 기준부하(20) 및 상기 구동부하 구성요소(42, 44) 각각에 대한 상기 기준 및 구동 전류원(10 및 34)의 전류를 제어한다.

Description

[발명의 명칭]
논리회로의 매개변수(parameters) 제어를 위한 제어회로 장치
[도면의 간단한 설명]
본 발명은 첨부된 도면을 참조하여 보다 상세히 설명될 것이다.
도1은 본 발명에 따른 제어회로 장치의 한 실시예의 회로도.
도2는 본 발명에 따른 제어회로 장치의 다른 실시예의 회로도.
도3은 궤환지연단 연결의 주파수 제어를 위한 본 발명의 응용을 개략적으로 설명하는 전류 제어된 발진기의 회로도.
도4는 본 발명의 혼합 논리회로의 응용을 개략적으로 설명하는 회로도.
[발명의 상세한 설명]
[기술분야]
본 발명은 지연단(delay stage) 또는 논리단(logic stage) 형태인 적어도 하나의 구동단(operational stage), 특히 미분단(difterential)을 가지는 회로의 하나 이상의 매개변수를 제어하는 제어회로 장치에 관한 것이다.
상기 구동단은 하나 이상의 구동회로, 상기 구동단에 제1구동전류를 공급하기 위한 하나 이상의 구동전류원 및 하나 이상의 구동부하를 포함한다. 여기서 상기 회로는 최적화를 포함하고, 상기 매개변수는 전력 및/또는 대역폭(bandwidth)및/또는 지연을 포함한다.
[기술의 개요]
최근까지 논리회로의 전력 최적화 및/또는 대역폭 최적화는 여러 대역폭을 갖는 여러 논리회로부분을 설계함으로써 이루어졌고, 이에 의해 전력소비의 감소가 이루어졌다.
지연단과 관련하여 관련 기술상황에서는 여러 가능성을 포함한다.
가장 보편적인 방법은 플랭크(flank)를 따라 임계값 또는 결정점을 조절하여, 이에 의해 다음 단의 전환(switch-over)을 제시간의 앞뒤로 변위시키는 것이다.
다른 방법은 대강의 조정을 위해 회로단에 용량성 부하를 추가 또는 빼고, 그리고 상세조정을 위해 전류를 변화시키는 것이다.
세번째 방법은 콜렉터 부하로서 다이오우드를 사용하는 것이다. 다이오우드를 지나는 전류를 변화시킴으로써 이들의 저항은 변하게 되어 회로의 시정수(time const ant )를 변화시킨다.
[발명의 기술]
본 발명의 목적은 제시된 제어 방법으로 여러 지연 및 논리회로의 대역폭 제어를 가능하게 하는 제어회로 장치를 제공하는 것이다.
이 목적은 다음에 규정된 제어회로 장치에 의해 이루어진다. 제어회로 장치는, 제1구동전류 및 구동부하 각각의 크기제어를 각각 허용하는 다수의 제어 가능한 제1전류원, 상기 구동전류원의 부하 구성요소 및 그리고 상기 구동부하를 포함한다. 상기 시스템은 또한 기준단과 기준부하에 제2구동전류를 공급하기 위한 기준 전류원을 가지는 상기 구동단의 영상회로(image circuit)를 기본적으로 포함하는 적어도 하나의 기준단을 포함하되, 상기 기준전류원과 상기 기준부하는 상기 제2구동전류와 상기 기준부하의 크기 제어를 허용하는 다수의 제어가능한 제2전류원과 부하 구성요소를 각각 포함하고, 상기 제1전류원과 부하 구성요소와는 각각 본질적으로 동일하다. 상기 기준단은 또한 조정 가능한 기준 매개변수를 수용하고, 그리고 상기 기준 매개변수에 의해 상기 기준전류원 및 상기 구동전류원으로부터 각각의 상기 제2 및 제1제어 가능한 부하 구성요소로의 전류 공급을 제어하기 위해 연결된 입력단을 포함한다. 시스템은 또한 상기 기준부하와 상기 부하기준 사이의 관계를 상기 기준부하를 통한 전류의 크기에 관계없이 동일하게 유지시켜, 이에 의해 차후 다양한 구동전류에 대해 상기 구동단의 동작점을 일정하게 유지시키기 위해, 상기 기준부하의 크기를 부하기준과 비교시키고, 상기 기준부하 구성요소와 구동부하 구성요소의 구동 매개변수를 제어하기 위해 연결되는 비교 및 제어회로를 포함한다.
본 발명에 따른 장치는 다양한 논리회로 및 지연단의 대역폭, 즉 속도를 제어 방법으로 제어할 수 있게 하는 요구를 충족시킨다. 본 발명에 따른 제어회로 장치의 수많은 다른 응용중 다음의 것이 기술되어 질 수 있다.
- 예컨대 데이터 또는 클럭신호를 위한 지연라인.
- 발진기, 여기서 지연단은 궤환 시간을 결정하고, 이것에 의해 주파수를 결정한다.
- 제어 가능하 매개변수를 가진 필터.
- 논리회로의 전력최적화.
구동전류가 대역폭에 직접적으로 비례하기 때문에, 다양한 속도에 적합할 수 있는 회로를 설계하는 것이 가능하다. 이에 의해 불필요한 고속논리 회로가 필요치 않는다는 것을 근거로 하면, 저속에서 전력을 절약하는 것이 가능하다.
본 발명의 바람직한 실시예에 따르면, 상기 기준 매개변수는 기준전류이고, 상기 입력단은 상기 기준전류의 통과 흐름을 위해 연결된 트랜지스터 구성요소를 포함하고, 상기 기준 및 구동전류원은 각각 본질적으로 동일한 트랜지스터 구성 요소를 포함하는데, 트랜지스터의 제어 전극은 상기 입력단의 트랜지스터 구성 요소의 전압출력단에 연결되어 있다.
상기 입력단 및 상기 기준전류원의 상기 트랜지스터 구성요소는 전류영상회로로 상호간에 연결되는 것이 바람직하다.
상기 기준단 및 상기 구동단의 부하 구성요소는 상기 비교 및 제어회로로부터의 전압출력이 연결되는 제어전극을 가지는 트랜지스터 구성요소인 것이 바람직하다.
상기 비교 및 제어회로는 상기 기준단의 상기 부하 트랜지스터 구성요소에 걸친 전압을 감지하기 위해 연결된 제1입력 및 상기 부하기준을 형성하는 고정 기준전압을 감지하기 위해 연결된 제2입력을 가지는 연산증폭기를 포함할 수 있다.
상기 기준 및 구동전류원의 상기 트랜지스터 구성요소는 NMOS 트랜지스터이고, 상기 기준 및 구동부하의 상기 트랜지스터 구성요소는 PMOS 트랜지스터인 것이 바람직하다.
본 발명에 따른 제어회로 장치는 다수의 기준단, 부하를 추가로 포함할 수 있고, 구동단의 전류원은 기준단의 대응하는 구성요소 보다는 다른 크기일 수 있고, 그리고 구동단은 다양한 조합 및 다수의 구동단, 구동전류원 및 구동부하를 포함할 수 있다.
[실시예]
도1에서 기준단은 일반적으로 2로 표시되고 논리단 또는 단순한 지연단은 일반적으로 4로 표시된다. 단(4)의 오른쪽에 동일한 것이 지연단으로서 부호화되어 있다. 아래에서 보다 상세히 설명되는 바와 같이 기준단(2)의 역할은 논리단/지연단(4)의 동작점을 다양한 구동전류에 대해 일정하게 유지하는 것이다.
입력으로서 기준단(2)은 일반적으로 6으로 표시되어 있고, 전류영상회로(current image circuit)를 가지는데, 이는 본질적으로 공지의 설계일 수 있다. 보다 상세히, 전류영상회로(6)는 두개의 NMOS 트랜지스터(8, 10)를 포함하는데 트랜지스터의 각 제어전극(12, 14)이 서로 접속되어 있고, 그들의 각 에미터 전극(16, 18)은 기준단(2) 및 논리단(4)의 최소전압(VEE)에 집속되게 되어 있다. 트랜지스터(8)의 콜렉터전극(19)은 기준전류(Iref)를 수신하기 위해 연결되고, 그리고 제어전극(12, 14)과 상호 연결된다. 트랜지스터(8)를 통해 흐르는 전류(Iref) 때문에 트랜지스터(10)의 저항에 기인한 전압(VRE)이 트랜지스터(10)의 제어전극(14)뿐만 아니라 트랜지스터(8)의 제어전극(12)에 나타난다. 트랜지스터(10)에 대한 "기준전류원" 개념이 여기에서 도입된 바 이는 다음 명세서의 기술에서 보다 명백히 된다.
PM0S 트랜지스터(20)와 직렬인 트랜지스터(10)는 전압(VEE)과 최대전압(VCC)사이에 있는 두 저항(R1, R2)과 병렬로 연결된다. PMOS 트랜지스터(20)는 NMOS 트랜지스터(10)의 콜렉터 부하를 구성한다. 연산증폭기(22)는 트랜지스터(10, 20) 사이의 전압출력(26)에 연결된 플러스입력(24) 및 전압출력(30)에 연결된 마이너스입력(28)을 포함한다. 연산증폭기(22)의 출력은 PMOS 트랜지스터(20)의 제어전극(32)에 연결되고, 그리고 VRC로 표시되는 전압을 가진다. 트랜지스터(20)에 대해 "기준부하" 개념이 도입되는 바 이는 아래의 명세서에서 보다 명백해 질 것이다.
전압점 VEE와 VCC사이에서 논리단(4)은 트랜지스터(8, 10)와 동일한 NMOS 트랜지스터(34)와, 일반적으로 36으로 표시되는 트랜지스터(34)의 콜렉터부하를 가진다. 콜렉터부하(36)는 한편으로는, 차동적으로 연결된 두 트랜지스터(38, 40)단을 포함하는 구동단(37)을 포함하고, 다른 한편으로는 구동부하(41)를 포함한다. 구동부하(41)는 두개의 PMOS 트랜지스터(42, 44)를 포함하는데, 이는 트랜지스터(38, 40)의 콜렉터부하를 각각 구성한다. 트랜지스터(42, 44)는 PMOS 트랜지스터(20)와 동일하다. 각 제어전극에서 트랜지스터(34)는 전압(VRE)에 의해 제어되고, 트랜지스터(42, 44)는 전압(VRC)에 의해 제어된다. 구동단(37)의 입력(INP, ITN)은 (46)에서 트랜지스터(38, 40)의 베이스전극에 각각 연결되고 트랜지스터의 출력(UTP, UTN)은 (48)에서 동일한 트랜지스터의 각 콜렉터 전극에 연결된다.
기술된 트랜지스터의 구동 방법은 다음과 같다.
기준단(2)의 역할은 논리단(4)의 동작점을 여러 구동전류에 대해 일정하게 유지하는 것이다. 기준단(2)은 논리단의 영상회로이고, 이의 PMOS 및 NMOS 트랜지스터는 논리단 트랜지스터와 동일한 규격치를 가지거나 또는 특정적으로 관련된다. 기준전류(Iref)는 기준단에 있는 PMOS 트랜지스터(20)에 부분적으로 인가되고, 그리고 전압 기준(VRE)을 통해 모든 제어 논리회로에 부분적으로 인가된다. 이에 의해 모든 제어 전류원은 동일한 기준으로 작동한다. 논리회로로 부터의 출력신호를 48에서 일정하게 유지하고, 그리고 콜렉터 저항과는 독립적으로 유지하기 위해서는, 콜렉터 부하(42, 44)의 전류원(34)으로부터 수신된 전류에 대해 조절하는 것이 필요한데, 이는 기준단(2)에 의해 수행된다. 기준단은 기준전압(Vr)을 가지는 전압분배기(R1/R2) 형태인 내부 전압기준을 가진다. 이 전압은 연산증폭기(22)에 의해 콜렉터부하(20)에 걸친 전압과 비교된다. 연산증폭기(22)에 의해 콜렉터부하(20)의 저항은 트랜지스터(20)를 통해 흐르는 전류의 크기에 관계없이 저항(R1)에 걸친 전압 강하와 비슷하게 전압강하를 유지하기 위해 조정된다. 부하(20)상의 제어전압(VRC)은 모든 제어 논리회로로 분배되는데, 이로써 기준단 및 논리단의 모든 콜렉터부하는 같아진다. 콜렉터부하에 걸친 전환(swing over)은 미세하기 때문에 부하는 순수 저항으로 여겨질 수 있다.
단(38, 40)인 차동단으로 부터의 출력신호의 전압/시간 미분은 바이폴라(bipolar) 트랜지스터가 이상적인 전류원으로 여겨질 수 있기 때문에 단내 부하(42/44)의 시상수에 의해 결정된다. 부하는 PMOS 트랜지스터(42, 44)의 저항과 트랜지스터(38, 40) 및 (42, 44)의 기생 용량으로 구성된 용량을 가지는 순수 RC-부하로 여겨질 수 있고, 그리고 부하에 더해진 네트워크 연결이 뒤따른다. 용량 부하는 일정한 반면 저항은 PMOS 트랜지스터(42, 44)의 제어전압(VRC)을 통해 제어될 수 있다. 48에서 출력신호의 전환은 전류원, 즉 NMOS 트랜지스터(34)와 부하저항(42/44)으로 부터의 전류에 의해 결정된다. 전류는 NMOS 트랜지스터(34)상의 제어전압(VRE)을 통해 제어될 수 있다.
도1에 도시된 회로는 기본 구조블럭인데, 이는 요구된 기능을 제공하기 위해 많은 방법으로 변경될 수 있다. 그러나, 항상 공통적인 것은 콜렉터 저항 및 전류원과 각각 플러스 및 네가티브 공급전압쪽으로 향하는 그들의 위치이다.
도2는 논리회로가 도1의 기본 논리단(4)에 도시된 부분의 도움으로 어떻게 구성될 수 있는가를 보여준다. 도1에 도시된 것과 동일한 부분은 동일한 참조번호로 제공되었다. 보다 특별히, 예로써 도시된 것은 본 발명에 따른 대역폭 제어인 배타적 논리합 게이트(exclusive-OR-gate)의 설계이다. 상세한 회로의 오른쪽에 구체화된 기호가 도시되어 있다. 게이트회로는 본래 공지된 형태이기 때문에 여기에서 상세히 설명할 필요가 없다.
그러나 간단히 언급할 것 같으면, 회로는 차동형인데 즉 구동단(37)의 각 논리입력(A, B)은 각 입력에서 두개의 차동적인 동작신호도선(INP, INN)과 결합한다. 입력(A)상의 높은 논리레벨 또는 1은 A상의 INP가 A상의 INN보다 좀 더 양이라는것을 의미한다. A상의 낮은 논리레벨 또는 0은 INN이 INP보다 좀 더 양이라는 것을 의미한다. 물론 동일한 추론이 구동단의 차동출력(X)에 대해서도 타당하다.
게이트함수는 다음과 같이 설명될 수 있다.
입력의 상태가 벡터(A, B)로 여겨지면, 벡터(0, 0) 및 (1, 1)는 출력상에 논리 0이 되어야만 하고, 벡터(0, 1) 및 (1, 0)는 출력상에 논리 1이 되어야만 한다.
트랜지스터 회로도를 보면, 벡터(0, 1)는 34로부터의 전류가 Q1 및 Q4를 통해 전도되게 하는데, 이는 낮은 UTN 및 높은 UTP가 된다. 벡터(0, 0)는 전류가 Q2 및 Q6를 통해 전도되게 하는데, 이는 UTP를 낮게, 그리고 UTN을 높게 한다. 트랜지스터(Q7 및 Q8), 그리고 전류 드레인(NM2 및 NM3)은 논리레벨이 실제로 동작하도록 전압변위를 이루는 목적을 가지고 있다. 도시된 회로 해석으로 트랜지스터(Q7, Q8)를 통하는 구동 전류는 논리회로를 지나간 것과 동일한 크기를 가진다.
본 발명, 즉 도1 또는 도2 또는 아래에 기술되는 다른 실시예에 따른 제어회로 장치에 있어서, 기준단 및 제어 논리회로/지연회로는 다른 매개변수, 온도등을 기준단 및 논리회로에 대해 동일하게 만들기 위해 동일한 기재(여기에서 실리콘)에 만들어져야 한다. 또한 보다 국부적으로 몇몇 기준단을 사용하는 것이 가능하고, 그리고 이들에게 전류를 분산하는 것이 가능해, 이에 의해 온도 경사로 인한 문제점을 피할 수 있다.
제어 논리회로 또는 지연회로내 부하 및 전류원은 다양한 크기가 될 수 있는데, 예컨대 크기가 커지거나 작아질 수 있고 또는 기준단의 다른 것에 대해 다른 방향이 될 수 있지만, 이들 매개변수의 제어는 항상 유지된다.
도3에서는 전류제어 발진기 형태인 지연회로와 관련해 상기 기술된 형태의 기준단의 사용을 도시해 놓았다. 도면에서 기준단은 50으로 표시되고, 상기 단은 기준전류(Iref)의 도움으로 두개의 기준량(VRC, VRE)을 만든다. 발진기는 본래 공지된 방법으로 두 지연단(52, 54)으로 설계될 수 있는데, 이들 둘은 상기 기준량을 수신하게 된다.
가장 간단한 형태인 지연단(52, 54)은 도1에 도시된 단(4)으로 설계될 수 있다. 그러나, 일반적으로 이들은 응용에 따라 결정되는 그러한 몇몇 기본 논리단을 포함할 수 있다. 단(52, 54)의 입력은 단들이 기준단으로부터 오는 기준에 의해 제어된 대역폭이라는 것을 나타낸다.
도4에는 혼합 논리회로의 대역폭 제어를 위해 상기 기술된 형태의 두 기준단의 사용을 도시해 놓았다. 여기서 기준회로는 각각 60과 62로 표시되고, 그리고 각각 기준전류(Iref1, Iref2)의 도움으로 기준량(VRC, VRE)을 발생시킨다. 이들 기준량들은 도시된 방법으로 다섯개의 논리단에 공급되며 상기 단들은 두개의 D-플립플롭(64, 66), 하나의 배타논리합 게이트(68), 하나의 논리합 게이트(OR-gate)(70) 및 하나의 논리곱 게이트(AND-gate)(72)로 부호화되어 있다. 게이트(68)는 도2를 참조하여 기술된 바와 같이 설계될 수 있다.
단(52, 54, 64∼72)은 이들 각각은 본 발명에 따라 비록 도3과 도4에 도시되지 않았지만 도1 및 도2와 같은 방법으로, 아리의 것으로 구성되는 것으로 규정될 수 있다는 공통점이 있다 :
적어도 하나의 구동회로, 상기 구동단에 제1구동전류를 공급하기 위한 적어도 하나의 구동전류원, 그리고 적어도 하나의 구동부하, 그리고 상기 제1구동전류 및 상기 구동부하의 크기의 제어를 허용하기 위한 상기 구동전류원 및 상기 구동부하의 다수의 제1제어 가능한 전류원 및 부하 구성요소.
또한 기준단(50 ,60, 62)은 이들 각각이 본 발명에 따라 비록 도3 및 도4에 도시되지 않았지만 도1 및 도2에 도시된 것과 같은 방법으로, 아래에 기재된 구동단의 영상회로를 포함하는 것으로 규정될 수 있다 :
구동단의 영상회로는 상기 기준단에 제2구동전류를 공급하기 위한 기준전류원 및 기준부하를 가지되, 상기 기준전류원과 상기 기준부하는 상기 제2구동전류 및 상기 기준부하의 크기의 제어를 허용하기 위해 다수의 제2제어 가능한 전류원과 부하 구성요소를 포함하고, 상기 제1전류원과 부하 구성요소와 본질적으로 동일하며, 상기 기준단은 또한 조정 가능한 기준 매개변수를 수신하기 위해, 그리고 상기 기준 매개변수로 상기 기준전류원과 상기 구동전류원으로부터 상기 제2 및 제1제어 가능한 부하 구성요소로 전류 공급을 제어하기 위해 연결된 입력단을 포함하며, 상기 기준부하와 부하기준 사이의 관계를 상기 기준부하를 통하는 전류의 크기와 관계없이 동일하게 유지시켜, 이에 의해 상기 구동단의 동작점을 차후 다양한 구동전류에 대해 일정하게 유지시키도록 상기 기준부하 구성요소와 구동부하 요소의 구동 매개변수를 제어하고 상기 기준단의 크기를 부하기준과 비교하기 위해, 연결된 비교 및 제어회로(22∼28)를 가진다.

Claims (12)

  1. (정정)회로내의 하나이상의 매개변수를 제어하는 제어회로 장치에 있어서, 하나 이상의 구동회로(37), 구동단에 제1구동전류를 공급하기 위한 하나 이상의 구동전류원(34) 및 하나 이상의 구동부하(41)를 포함하는 지연단 또는 논리단 형태로의 하나이상의 구동단(4 ; 52, 54 ; 64∼72), 상기 제1구동전류 및 상기 구동부하 각각의 크기의 제어를 허용하기 위한 상기 구동전류원(34) 및 상기 구동부하(41)의 다수의 제1제어 가능한 전류원 및 부하 구성요소(각각 34 및 42, 44), 기준단에 제2구동전류를 공급하기 위한 기준전류원(10) 및 기준부하(20)를 가지는 상기 구동단(4)의 영상회로(10, 20)를 포함하는 적어도 하나의 기준단(2 ; 50 ; 60, 62)을 포함하되, 상기 기준 전류원과 상기 기준부하는 제2구동전류 및 상기 기준부하 각각의 크기의 제어를 허용하기 위한 다수의 제2제어 가능한 전류원 및 부하 구성요소(각각 10, 20)를 포함하고, 상기 제1전류원 및 부하 구성 요소 각각과 본질적으로 동일하며, 또한 상기 기준단은 조정 가능한 기준 매개변수(Iref)를 수신하고, 그리고 상기 기준 매개변수에 의해 상기 기준전류원(10) 및 상기 구동전류원(34)으로부터 상기 제2 및 제1 제어 가능한 부하 구성요소(42, 44 ; 20) 각각에 전류 공급을 제어하기 위해 연결된 입력단을 포함하며, 상기 기준부하(20)와 상기 부하기준(Vr) 사이의 관계를 상기 기준부하를 통하는 전류의 크기에 관계없이 동일하게 유지해, 이에 의해 구동단의 동작점을 차후 다양한 구동전류에 대해 일정하게 유지시키도록 상기 기준부하 구성요소(20) 및 구동부하 구성요소(42, 44)의 구동 매개변수를 제어하고, 상기 기준부하(20)의 크기를 부하기준(Vr)와 비교하기 위해, 연결된 비교 및 제어회로(22∼28)를 포함하는 것이 특징인 회로내의 하나 이상의 매개변수를 제어하는 제어회로 장치.
  2. (정정) 제1항에 있어서, 상기 기준부하 구성요소 및 구동부하 구성요소의 상기 구동 매개변수는 각 구성요소에 걸친 전압 강하인 것이 특징인 제어회로 장치.
  3. (정정) 제1항 또는 제2항에 있어서, 상기 기준 매개변수는 기준전류(Iref)이고, 상기 입력단은 상기 기준전류의 통과 흐름을 위해 연결된 트랜지스터 구성요소(8)를 포함하고, 상기 기준 및 구동전류원은 각각 본질적으로 동일한 트랜지스터 구성요소(각각 10, 34)를 포함하며, 상기 트랜지스터의 제어전극은 입력단의 상기 트랜지스터 구성요소(8)의 전압 출구(12)에 연결되는 것이 특징인 제어회로 장치.
  4. (정정) 제3항에 있어서, 상기 기준단 및 상기 기준전류원의 상기 트랜지스터 구성요소(8, 10)는 전류영상회로내에서 상호 연결되어 있는 것이 특징인 제어회로 장치.
  5. (정정) 제1항 또는 제2항에 있어서, 상기 기준단(2) 및 상기 구동단(4)의 상기 부하 구성요소(20 및 42, 44)는 상기 비교 및 제어회로(22∼28)로부터의 전압 출력이 연결되는 제어 전극을 가지는 트랜지스터 구성요소인 젓이 특징인 제어회로 장치.
  6. (정정) 제5항에 있어서, 상기 비교 및 제어회로는 상기 기준단의 상기 부하 트랜지스터 구성요소(20)에 걸친 전압을 감지하기 위해 연결된 제1입력(24) 및 상기 부하기준을 구성하는 고정된 기준전압(Vr)을 감지하기 위해 연결된 제2입력을 가지는 연산증폭기(22)를 포함하는 것이 특징인 제어회로 장치.
  7. (정정) 제3항에 있어서, 상기 기준 및 구동전류원의 상기 트랜지스터 구성요소는 NMOS 트랜지스터인 것이 특징인 제어회로 장치.
  8. (정정) 제6항에 있어서, 상기 기준 및 구동부하의 상기 트랜지스터 구성요소는 PMOS 트랜지스터(20 및 42, 44)인 것이 특징인 제어회로 장치.
  9. (정정) 제1항에 있어서, 다수의 기준단(60, 62)을 포함하는 것이 특징인 제어회로 장치.
  10. (정정) 제1항에 있어서, 상기 구동단(4)에 포함된 부하(41) 및 전류원(34)은 상기 기준단(2)에 포함된 유사한 부하 및 전류원 보다는 다른 크기를 가지는 것이 특징인 제어회로 장치.
  11. (정정) 제1항에 있어서, 상기 구동단(4)은 다른 결합과, 다수의 구동회로(37), 구동전류원(34) 및 구동부하를 포함하는 것이 특징인 제어회로 장치.
  12. (정정) 제1항에 있어서, 하나 또는 그 이상의 매개변수 제어는 최적화를 포함하고, 상기 매개변수는 전력 및/또는 대역폭 및/또는 지연을 포함하는 것이 특징인 제어회로 장치.
KR1019940704845A 1992-07-01 1993-06-10 논리회로의 매개변수 제어를 위한 제어회로 장치 KR100250644B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE9202033-8 1992-07-01
SE9202033A SE9202033L (sv) 1992-07-01 1992-07-01 Kopplingsanordning för styrning av parametrar i logikkopplingar eller liknande
PCT/SE1993/000520 WO1994001936A1 (en) 1992-07-01 1993-06-10 A control circuit system for control of parameters in logic circuits or similar

Publications (2)

Publication Number Publication Date
KR950702354A KR950702354A (ko) 1995-06-19
KR100250644B1 true KR100250644B1 (ko) 2000-04-01

Family

ID=20386673

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940704845A KR100250644B1 (ko) 1992-07-01 1993-06-10 논리회로의 매개변수 제어를 위한 제어회로 장치

Country Status (11)

Country Link
US (1) US5367201A (ko)
EP (1) EP0648390A1 (ko)
KR (1) KR100250644B1 (ko)
CN (1) CN1047702C (ko)
AU (1) AU671136B2 (ko)
BR (1) BR9306649A (ko)
FI (1) FI946197A (ko)
MX (1) MX9303682A (ko)
NO (1) NO945023D0 (ko)
SE (1) SE9202033L (ko)
WO (1) WO1994001936A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4227282C1 (de) * 1992-08-18 1993-11-25 Siemens Ag Digitaler Stromschalter
JP3276512B2 (ja) * 1993-12-21 2002-04-22 三菱電機株式会社 差動増幅回路
US5677642A (en) * 1994-11-01 1997-10-14 At&T Global Information Solutions Company Signal generator with supply voltage tolerance
US5767698A (en) * 1996-06-06 1998-06-16 International Business Machines Corporation High speed differential output driver with common reference
DE19654221B4 (de) 1996-12-23 2005-11-24 Telefonaktiebolaget Lm Ericsson (Publ) Leitungsanschlußschaltkreis
US6720799B2 (en) 2001-01-11 2004-04-13 Broadcom Corporation Replica network for linearizing switched capacitor circuits
US7283010B2 (en) * 2005-10-20 2007-10-16 Honeywell International Inc. Power supply compensated voltage and current supply
CN103986443B (zh) * 2014-05-29 2017-08-25 上海兆芯集成电路有限公司 延迟线电路及半导体集成电路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4435652A (en) * 1981-05-26 1984-03-06 Honeywell, Inc. Threshold voltage control network for integrated circuit field-effect trransistors
US4410813A (en) * 1981-08-14 1983-10-18 Motorola, Inc. High speed CMOS comparator circuit
US4791318A (en) * 1987-12-15 1988-12-13 Analog Devices, Inc. MOS threshold control circuit

Also Published As

Publication number Publication date
AU671136B2 (en) 1996-08-15
SE9202033L (sv) 1994-01-02
NO945023L (no) 1994-12-23
MX9303682A (es) 1994-02-28
SE9202033D0 (sv) 1992-07-01
FI946197A0 (fi) 1994-12-30
US5367201A (en) 1994-11-22
AU4517793A (en) 1994-01-31
EP0648390A1 (en) 1995-04-19
NO945023D0 (no) 1994-12-23
CN1047702C (zh) 1999-12-22
BR9306649A (pt) 1998-12-08
FI946197A (fi) 1994-12-30
KR950702354A (ko) 1995-06-19
WO1994001936A1 (en) 1994-01-20
CN1085700A (zh) 1994-04-20

Similar Documents

Publication Publication Date Title
US5734272A (en) Differential stage logic circuit
JP4059387B2 (ja) 集積回路のノードにおけるディジタル信号の遷移エッジのスルー・レートを変化させる装置
US6900663B1 (en) Low voltage differential signal driver circuit and method
US4866314A (en) Programmable high-speed digital delay circuit
US7999628B2 (en) Bias generation circuit and voltage controlled oscillator
US20110199131A1 (en) Bus driver circuit
US7466202B2 (en) High-speed CMOS current mirror
US5548237A (en) Process tolerant delay circuit
US4893095A (en) Frequency stabilized oscillator
US5063311A (en) Programmable time delay circuit for digital logic circuits
KR100250644B1 (ko) 논리회로의 매개변수 제어를 위한 제어회로 장치
US6018261A (en) Method and apparatus for providing a low voltage level shift
US20060176118A1 (en) Oscillator
US6947514B1 (en) Phase-locked loop circuit, information processing apparatus, and information processing system
US20030085747A1 (en) Integrable, controllable delay device, delay device in a control loop, and method for delaying a clock signal using a delay device
US6628150B1 (en) System and method to speed-up operation of a driver
US6411159B1 (en) Circuit for controlling current levels in differential logic circuitry
US5541539A (en) Digital current switch
US5189313A (en) Variable transition time generator
US6255857B1 (en) Signal level shifting circuits
US6052003A (en) CMOS delay circuit
EP1110319A1 (en) Dc output level compensation circuit
US8736360B2 (en) Output conductance automatic regulation circuit of differential current output type circuit and filter circuit
EP0253135A1 (en) Programmable high-speed digital delay circuit
US6642781B1 (en) Selectable equalization system and method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090105

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee